JPH0542015B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に関し、特に演算回路
等のチエツクに用いられるモジユロＷ回路に関す
る。

〔従来の技術〕

モジユロＷ回路は、主に演算回路等のチエツク
回路として従来より頻繁に使用されているチエツ
ク回路の１つである。ところで、モジユラスＷと
しては、Ｗ＝2^w−１（例えば、３、７、15、…）
がしばしば用いられている。この理由は、モジユ
ロＷの値をｗビツトで表現できるから、他のモジ
ユラスに比べて低コストで実現できるからである
（以下、Ｗ＝2^w−１の代表として、Ｗ＝2²−１＝
３を考える。）。モジユロ３の３通りの値０、１、
２に対し、２ビツトデータで表現することができ
る４通りの値〔０、０〕、〔０、１〕、〔１、０〕、
〔１、１〕のうち３通りの値を定義づける。例え
ば、０に対し〔０、０〕、１に対し〔０、７〕、２
に対し〔１、０〕を対応させる。

第８図に従来のモジユロ３チエツク回路の一例
を示す。第８図を参照して、演算装置９０００
は、第１入力データと、第２入力データとを入力
すると、それぞれ第１入力オペランドレジスタ９
００１、第２入力オペランドレジスタ９００２に
格納し、演算回路９０１１によつて、第１入力オ
ペランドと第２入力オペランドとの間の演算を実
行し、その結果を演算結果レジスタ９００３に格
納し、その後出力する。

この演算装置９０００におけるモジユロ３回路
は、モジユロ３期待値生成回路９０１２と、モジ
ユロ３期待値レジスタ９００４と、モジユロ３一
致チエツク回路９０１３と、エラー表示フラグ９
００５とで構成される。

モジユロ３期待値生成回路９０１２は第１入力
オペランドレジスタ９００１と第２入力オペラン
ドレジスタ９００２とから、それぞれデータパス
９０１，９０２を通して第１入力オペランドと第
２入力オペランドとを入力すると、演算回路９０
１１に対応したモジユロ３演算を実行し、演算結
果のモジユロ３の期待値を生成してデータパス９
１２を通してモジユロ３期待値レジスタ９００４
に出力する。

モジユロ３期待値レジスタ９００４はモジユロ
３期待値生成回路９０１２の出力であるモジユロ
３期待値をデータパス９１２を通して入力し、格
納した後、データパス９０４を通してモジユロ３
一致チエツク回路９０１３に出力する。

モジユロ３一致チエツク回路９０１３は、演算
結果レジスタ９００３よりデータパス９０３を通
して演算結果を入力すると共に、モジユロ３期待
値レジスタ９００４よりデータパス９０４を通し
てモジユロ３期待値を入力すると、演算結果のモ
ジユロ３を生成し、その値と、前記モジユロ３期
待値が一致しているか否かをチエツクし、一致し
ていないときはエラー報告をデータパス９１３を
通してエラー表示フラグ９００５に出力する。

エラー表示フラグ（以下EIFと呼ぶ）９００５
はデータパス９１３を通して、エラー報告を入力
するとそれを格納し、以後解除信号を入力するま
でその値を保持すると共に、エラー報告をデータ
パス９０５を通し出力する。

上述した動作により演算装置９０００の故障が
検出され、報告される。ところで、一般的なモジ
ユロ３回路において第８図で説明したよりも詳細
にチエツクを実行しているのが普通である。つま
り、演算回路の最終結果だけでなく、中間結果に
対しても同様な一致チエツクを実行している。こ
の場合、中間結果のモジユロ３期待値は921を通
つて演算回路に入力される。

第９図は演算装置内の演算回路の一部であつ
て、その中間結果に対してモジユロ３チエツクを
実行する場合の一例を示す図である。

第９図を参照して、演算回路８０００は２個の
２進データＸ、Ｙとそれぞれのモジユロ３値Ａ、
Ｂとを入力し、ＸとＹとの間の演算結果Ｚと、Ｚ
のモジユロ３値Ｃと、モジユロ３チエツクの結果
によるエラー報告Ｅとを出力する。

第１入力レジスタ８０１と、第２入力レジスタ
８０２とはそれぞれＸとＹとを入力し、格納した
後、それぞれデータパス８１，８２を通してＸ、
Ｙを出力し、図示のようにＸは演算回路８１１と
第１入力モジユロ３生成回路８１２とに入力さ
れ、Ｙは演算回路８１１と第２入力モジユロ３生
成回路８１３とに入力される。

演算回路８１１はデータパス８１を通してＸ
を、データパス８２を通してＹを入力すると、Ｘ
とＹとの間で演算を実行し、その演算結果Ｚをデ
ータパス９１を通し、演算結果出力レジスタ８０
３に出力する。

演算結果出力レジスタ８０３はデータパス９１
を通して演算結果Ｚを入力し、格納した後、デー
タパス８３を通して演算結果Ｚを出力する。Ｚ
は、演算結果８０００の出力となると共に、演算
結果モジユロ３生成回路８１６の入力となる。

第１入力モジユロ３生成回路８１２はデータパ
ス８１を通してＸを入力すると、そのモジユロ３
値を生成し、データパス９２を通して出力し、一
致回路８１４と第１モジユロ３保持レジスタ８０
４の入力とする。

第２入力モジユロ３生成回路８１３はデータパ
ス８２を通してＹを入力すると、そのモジユロ３
値を生成し、データパス９３を通して出力し、一
致回路８１５と第２モジユロ３保持レジスタ８０
５の入力とする。

第１モジユロ３保持レジスタ８０４と第２モジ
ユロ３保持レジスタ８０５は、それぞれデータパ
ス９２，９３を通してＸ、Ｙのモジユロ３値を入
力し、格納した後、それぞれデータパス８４，８
５を通してモジユロ３演算回路８１７の入力とす
る。

モジユロ３演算回路８１７はデータパス８４を
通してＸのモジユロ３値を、またデータパス８５
を通してＹのモジユロ３値を入力し、演算回路８
１１の演算に対応したモジユロ３演算を実行し、
演算結果Ｚのモジユロ３の期待値を生成し、デー
タパス９７を通して出力し、一致回路８１８の入
力とする。

演算結果モジユロ３生成回路８１６はデータパ
ス８３を通して、演算結果Ｚを入力すると、Ｚの
モジユロ３値を生成し、データパス９６を通し
て、一致回路８１８とモジユロ３出力レジスタ８
０６の入力とする。

モジユロ３出力レジスタ８０６はデータパス９
６を通してＺのモジユロ３値を入力し、格納した
後、データパス８６を通してＺのモジユロ３値Ｃ
を出力する。モジユロ３値Ｃは演算回路８０００
の１出力として、後段のモジユロ３チエツク回路
の入力等に用いられる。

一致回路８１４は、データパス９２を通して、
Ｘのモジユロ３値を入力すると共に、Ｘのモジユ
ロ３期待値Ａを入力し、Ｘのモジユロ３値と、そ
の期待値Ａが一致しているか否かをチエツクし、
一致していないときはエラー報告をデータパス９
４を通してEIF（エラー表示フラグ）８０８に出
力する。

一致回路８１５は、データパス９３より入力さ
れるＹのモジユロ３値と、その期待値Ｂとを比較
し、その結果をデータパス９５を通してEIF８０
９に出力する。

さらに一致回路８１８はデータパス９６より入
力されるＺのモジユロ３値と、データパス９７よ
り入力される期待値とを比較し、その結果をデー
タパス９８を通してEIF８０７に出力する。

EIF８０７，８０８及び８０９は、それぞれデ
ータパス９８，９４及び９５を通してエラー報告
を入力すると、それを格納し、以後解除信号を入
力するまでその値を保持すると共に、その値を論
理和回路８１０に出力する。

論理和回路８１０は、EIF８０７，８０８、及
び８０９のいずれかよりエラー報告を入力する
と、故障発生を示すエラー報告Ｅを演算回路８０
００の１出力として出力する。

〔発明が解決しようとする問題点〕

ところで第８図及び第９図において、従来のモ
ジユロ３回路では、モジユロ３が「データの示す
数値を３で割つた余り」であるという数字的理由
から、モジユロ３の値として３つまり２進データ
〔１、１〕は考慮されていないが、本来データ処
理装置で用いられるモジユロ３回路は、回路の故
障を検出するためのチエツク回路に用いられてい
るのであるから、故障によつてモジユロ３の値が
〔１、１〕となるケースも考慮すべきである。

例えば第９図において、第１入力モジユロ３生
成回路８１２の故障によりデータパス９２のパス
上に〔１、１〕が出力された場合、従来のモジユ
ロ３回路は〔１、１〕の入力に対する出力は不定
とされ、一致回路８１４、モジユロ３演算回路８
１７、一致回路８１８等の出力は、論理的な意味
を持たず、その回路構成に依存する。

従つてモジユロ３回路自体の故障によつて
〔１、１〕のパターンが生じた場合、その故障を
検出する事は困難であり、さらに演算回路上の故
障によつて演算結果が不正となつた場合もそのモ
ジユロ３の値が、上記〔１、１〕に対する出力と
同じ値の場合には、その故障は検出されず、その
チエツク回路の検出率は著しく低下するばかりで
なく、それより下段のチエツク回路においてエラ
ー表示フラグが点灯した時にはその故障箇所の指
摘に誤りを生ずる要因となる。

また演算回路の一部をLSI等で実現する様な場
合そのLSI等単体の故障検出のための評価には、
通常ある種のテストパターンの入力に対する出力
およびフリツプフロツプ内の値を用いて、LSI等
内の論理ゲートや論理パターンの検証をする。
LSI内にモジユロ３回路を含む場合には、テスト
入力として〔１、１〕のケースを含まないと、そ
の検出率が向上しないため、演算回路全体として
は論理的に全く無意味とされる〔１、１〕の入力
に対しても論理の記述が必要となり、その論理は
回路構成に完全に依存するため、以上に複雑で容
易に理解しがたい記述となつてしまう。

一方モジユロ３を用いたチエツク方式として
は、前述の様にモジユロ３の期待値と、実際の演
算結果から生成されるモジユロ３の値とを一致チ
エツクするため、検出率を向上するためには、演
算回路各部の期待値を生成し、その個々にエラー
フラグを設定する必要があり、ハードウエア量の
増加が大きいと共に、その中の複数のエラーフラ
グが点灯した時には、その原因が同じ故障による
ものか否かの判別が困難である。

一般に、従来のモジユロＷ回路では２進値
〔１、…、１〕に対する考慮がなされているため、
モジユロＷ回路としての故障の検出率、分解能の
向上が困難であり、さらに近年のLSI化に伴うチ
エツク回路の検証の際無意味な２進値〔１、…、
１〕の論理記述が設計効率向上の妨げとなつてい
るという欠点がある。

〔問題点を解決するための手段〕

本発明では、ｎ（ｎは２以上の整数）個のｗ（ｗ
は２以上の整数）ビツトデータA₁＝〔a₁₁、…、
a_1w〕、A₂＝〔a₂₁、…、a_2w〕…、A_o＝〔a_o1、…、
a_ow〕が入力され、該ｎ個の入力データが全て同
じ値のときは、出力ＣとしてｗビツトデータＣ＝
〔C₁、…、C_w〕＝〔a₁₁、…、a_1w〕＝A₁を出力し、
前記ｎ個の入力データのいずれかが異なる値のと
き、あるいはいずれかの値が〔１、…、１〕のと
きは、出力ＣとしてＣ＝〔C₁、…、C_w〕＝〔１、
…、１〕となるｗビツトデータＣを出力するモジ
ユロＷ（Ｗ＝2^w−１）一致回路と、ｗビツトデー
タＣ＝〔C₁、…、C_w〕とストローブ信号とを入力
し、出力Ｄ＝〔１、…、１〕の状態でストローブ
信号を入力すると、Ｄ＝〔１、…、１〕となるｗ
ビツトデータを出力し、その他の状態でストロー
ブ信号を入力するとＤ＝〔C₁、…、C_w〕となるｗ
ビツトデータＤ＝〔d₁、…、d_w〕を出力するモジ
ユロＷレジスタとを備え、前記ｎ個の入力データ
A₁、A₂、…、A_oの全てが一致したときは、スト
ローブ信号に同期してＤ＝A₁＝〔a₁₁、…、a_1w〕
を格納後、出力し、その他のときはＤ＝〔１、…、
１〕を生成して保持するようにしたことを特徴と
するモジユロＷ回路が得られる。

また、本発明では上述のモジユロＷレジスタに
は、入力Ｃ＝〔１、…、１〕あるいは出力Ｄ＝
〔１、…、１〕の状態でストローブ信号を入力す
るとｆ＝１となる１ビツトデータｆを出力し、そ
の他の状態でストローブ信号を入力するとｆ＝０
となる１ビツトデータｆを出力する機能が付加さ
れ、前記ｎ個の入力データA₁、A₂、…、A_oの全
てが一致したときは、ストローブ信号に同期して
Ｄ＝A₁＝〔a₁₁、…、a_1w〕を格納後出力し、その
他のときはＤ＝〔１、…、１〕を生成して保持す
ると共に、１ビツトデータｆによつてエラー報告
を出力するようにしたことを特徴とするモジユロ
Ｗ回路が得られる。

〔実施例〕

次に、本発明について図面を参照して説明す
る。なお、ここでは、モジユロＷ回路の一例とし
てモジユロ３回路について説明する。

第１図は、本発明の第１の実施例を示すブロツ
ク図である。第１図を参照して、モジユロ３回路
１０００は２個のモジユロ３値Ａ＝〔a₁、a₂〕、及
びＢ＝〔b₁、b₂〕を入力し、Ａ＝Ｂの時はストロ
ーブ信号に同期して出力としてＤ＝Ａを格納後出
力し、その他の時はＤ＝〔１、１〕を生成し出力
すると共に、それ以後はストローブ信号の入力に
関らずＤ＝〔１、１〕の値を保持する。

モジユロ３一致回路１０１は、２個のモジユロ
３値Ａ＝〔a₁、a₂〕、Ｂ＝〔b₁、b₂〕を入力し、a₁
＝b₁かつa₂＝b₂のときは、出力としてＣ＝〔c₁、
c₂〕＝〔a₁、a₂〕、その他のときは、Ｃ＝〔１、１〕
を生成し、データパス１１を通して出力し、モジ
ユロ３レジスタの入力とする。

モジユロ３レジスタ１０２はＣ＝〔c₁、c₂〕を
入力し、ストローブ信号によつて格納後、データ
パス１２を通してＤ＝〔c₁、c₂〕を出力する。こ
のモジユロ３値Ｄは、モジユロ３回路１０００の
出力となる。ただし、ストローブ信号入力前の値
がＤ＝〔１、１〕のときは、ストローブ信号入力
後も〔１、１〕が保持され、Ｄ＝〔１、１〕が出
力される。

(1)モジユロ３一致回路の故障によりモジユロ３
のデータパス１１上にモジユロ３値として〔１、
１〕が発生した場合、(2)チエツク対象となる演算
回路または前段のモジエロ３回路の故障により、
モジユロ３回路１０００の入力ＡがＡ＝〔１、１〕
の場合、(3)モジユロ３回路１０００の入力ＢがＢ
＝〔１、１〕の場合、および(4)Ａ≠〔１、１〕、Ｂ
≠〔１、１〕ではあるが、Ａ≠Ｂの場合、上述の
(1)〜(3)の全てのケースにおいて出力Ｄ＝〔１、１〕
となる。

モジユロ３の値として〔１、１〕は不正データ
であるから、出力Ｄ以前の回路に故障が発生して
いる事が判断できる。

第２図は本発明の第２の実施例を示すブロツク
図であり、第１図はモジユロ３演算回路１０００
内のモジユロ３レジスタとして入力モジユロ３値
または出力モジユロ３値が〔１、１〕の状態でス
トローブ信号を入力するとｆ＝１、その他の状態
でストローブ信号の入力するとｆ＝０となる１ビ
ツトデータｆを出力する機能を有するモジユロ３
レジスタを備えた例である。

第２図を参照して、モジユロ３レジスタ２０２
は、モジユロ３一致回路２０１の出力モジユロ３
値Ｃ＝〔c₁、c₂〕をデータパス２１を通して入力
し、ストローブ信号に同期して格納後、データパ
ス２２を通してＤ＝〔c₁、c₂〕を出力すると共に、
もし入力Ｃ＝〔１、１〕のとき、またはストロー
ブ信号入力前にＤ＝〔１、１〕のときには、スト
ローブ信号を入力するとｆ＝１、その他の状態の
ときには、ストローブ信号を入力するとｆ＝０と
なる１ビツトデータｆを出力する。そして、ｆ＝
１となるときは本レジスタ内には〔１、１〕の値
を保持し、ストローブ信号の入力に関らず、変化
しない。

なお、その他の動作は第１図のモジユロ３回路
１０００と同様なので説明は省略する。

第３図は本発明のモジユロ３回路をチエツク回
路として使用した演算回路のブロツク図である。

第３図を参照して、演算回路６０００は２個の
２進データＸ、Ｙと、それぞれのモジユロ３期待
値Ａ、Ｂとを入力とし、ＸとＹとの間の演算結果
Ｚと、Ｚのモジユロ３値Ｃとを出力する。

第１入力レジスタ７０１と第２入力レジスタ７
０２はそれぞれＸとＹとを入力し格納した後、そ
れぞれデータパス７１，７２を通してＸ、Ｙを出
力し、図示のようにＸは演算回路６０１と第１入
力モジユロ３生成回路６０２へ入力され、Ｙは演
算回路６０１と第２入力モジユロ３回路６０３へ
入力される。

演算回路６０１は、データパス７１を通してＸ
を、データパス７２を通してＹを入力すると、Ｘ
とＹとの間で演算を実行し、その演算結果Ｚをデ
ータパス６１を通し、演算結果出力レジスタ７０
３に出力する。

演算結果出力レジスタ７０３は、データパス６
１を通して演算結果Ｚを入力し格納した後、デー
タパス７３を通して演算結果Ｚを出力する。Ｚは
演算回路６０００の出力になると共に、演算結果
モジユロ３生成回路６０６へ入力される。

第１入力モジユロ３生成回路６０２はデータパ
ス７１を通して上記のＸを入力すると、そのモジ
ユロ３値を生成し、データパス６２を通してこの
モジユロ３値を出力し、第１入力モジユロ３一致
回路６０４の入力とする。

第２入力モジユロ３生成回路６０３はデータパ
ス７２を通して上記のＹを入力すると、そのモジ
ユロ３値を生成し、データパス６３を通してモジ
ユロ３値を出力し、第２入力モジユロ３一致回路
６０５の入力とする。

演算結果モジユロ３生成回路６０６はデータパ
ス７３を通して上記のＺを入力すると、そのモジ
ユロ３値を生成し、データパス６６を通してこの
モジユロ３値を出力し、演算結果モジユロ３一致
回路６０８の入力とする。

第１入力モジユロ３一致回路６０４はデータパ
ス６２を通して、上記のＸのモジユロ３値を入力
すると共に、Ｘのモジユロ３期待値Ａを入力し、
Ｘのモジユロ３値と、その期待値Ａが一致してい
るか否かをチエツクする。一致している時はＸの
モジユロ３値をそのまま出力し、一方、Ｘのモジ
ユロ３値と期待値Ａとのいずれかが〔１、１〕の
時、あるいはＸのモジユロ３値と期待値が一致し
ていない時は〔１、１〕を出力し、この出力され
たモジユロ３値はデータパス６４を通して、第１
モジユロ３保持レジスタ７０４の入力とする。

第２入力モジユロ３一致回路６０５はデータパ
ス６３を通して上記のＹのモジユロ３値を入力す
ると共に、Ｙのモジユロ３期待値Ｂを入力し、前
記第１入力モジユロ３一致回路６０４と同様に一
致チエツクを実行し、Ｙのモジユロ３値あるいは
〔１、１〕をデータパス６５を通して出力し、第
２モジユロ３保持レジスタ７０５の入力とする。

第１モジユロ３保持レジスタ７０４はデータパ
ス６４を通し、第１入力モジユロ３一致回路６０
４の出力モジユロ３値を入力し、ストローブ信号
によつて格納後、データパス７４を通して出力
し、モジユロ３演算回路６０７の１入力とする。
ただし、ストローブ信号入力前の本レジスタ内の
保持値が〔１、１〕のときは、ストローブ信号力
後も〔１、１〕が保持され、ストローブ信号に関
らず、本レジスタの出力モジユロ３値は〔１、
１〕を保ち、変化しない。

第２モジユロ３保持レジスタ７０５はデータパ
ス６５を通して、第２入力モジユロ３一致回路６
０５の出力モジユロ３値の入力し、ストローブ信
号によつて格納後、データパス７５を通して出力
し、モジユロ３演算回路６０７の１入力とする。
ただしストローブ信号入力前の本レジスタ内の保
持値が〔１、１〕のときは、第１モジユロ３保持
レジスタ７０４と同様に〔１、１〕が保持され、
出力は変化しない。

モジユロ３演算回路６０７は第１モジユロ３保
持レジスタ７０４の出力モジユロ３値をデータパ
ス７４を通して入力すると共に、第２モジユロ３
保持レジスタ７０５の出力モジユロ３値をデータ
パス７５を通して入力し、この２個のモジユロ３
値間で演算回路６０１に対応したモジユロ３演算
を実行し、その結果を出力する。

モジユロ３演算回路６０７の出力は、演算回路
６０１のモジユロ３期待値としてデータパス６７
を通して演算結果モジユロ３一致回路６０８の１
入力とされる。

演算結果モジユロ３一致回路６０８はデータパ
ス６６を通して演算結果Ｚのモジユロ３値を入力
すると共に、データパス６７を通してＺのモジユ
ロ３期待値を入力する。

演算結果モジユロ３一致回路６０８は第１入力
モジユロ３一致回路６０４、および第２入力モジ
ユロ３一致回路６０５と同様に、Ｚのモジユロ３
値とその期待値との一致チエツクを実行する。そ
して、一致している時は、Ｚのモジユロ３値をそ
のまま出力し、Ｚのモジユロ３値と期待値とのい
ずれがが〔１、１〕の時、あるいはＺのモジユロ
３値と期待値が一致してないい時は〔１、１〕を
出力する。出力されたモジユロ３値はデータパス
６８を通して、モジユロ３出力レジスタ７０６の
入力となる。

モジユロ３出力レジスタ７０６は、演算結果モ
ジユロ３一致回路６０８の出力モジユロ３値をデ
ータパス６８を通して入力し、ストローブ信号に
よつて格納後、データパス７６を通して出力す
る。この出力モジユロ３値Ｃは、演算回路６００
０の１出力として後段のモジユロ３回路の入力等
に用いられる。ただし、ストローブ信号入力前の
本レジスタ内の保持値が〔１、１〕のときは第
１、第２のモジユロ３保持レジスタ７０４，７０
５と同様に〔１、１〕が保持され、出力は変化し
ない。

演算回路６０００において、例えば第１モジユ
ロ３保持レジスタ７０４の出力に故障が生じ、デ
ータパス７４上のモジユロ３値が〔１、１〕とな
つた場合、モジユロ３の値として不正な値〔１、
１〕はデータパス７４を通りモジユロ３演算回路
６０７の出力に影響を及ぼす。その結果、その不
正なモジユロ３期待値がデータパス６７を通り、
演算結果モジユロ３一致回路６０８に入力され、
データパス６６を通り入力された演算結果のモジ
ユロ３値と比較される。その比較結果として不正
データ〔１、１〕がデータパス６８を通して出力
され、モジユロ３出力レジスタ７０６に保持され
ると共に、データパス７６を通して不正なモジユ
ロ３値Ｃ＝〔１、１〕となつて出力される。

また第２の例として、第２入力モジユロ３一致
回路６０５で、Ｙのモジユロ３値とその期待値Ｂ
が一致しない時は〔１、１〕がデータパス６５を
通して出力される。このデータ〔１、１〕は第２
モジユロ３保持レジスタ７０５に保持されると共
に、データパス７５を通り出力され、モジユロ３
演算回路６０７の出力に影響を及ぼす。そして不
正なモジユロ３期待値がデータパス６７を通り、
演算結果モジユロ３一致回路６０８に入力され、
データパス６６を通り入力された演算結果のモジ
ユロ３値と比較される。その比較結果として不正
データ〔１、１〕がデータパス６８を通して出力
され、モジユロ３出力レジスタ７０６に保持され
ると共に、データパス７６を通して不正なモジユ
ロ３値Ｃ＝〔１、１〕となつて出力される。

さらに演算回路６０１の故障によつて演算結果
Ｚが異常な値のときは、そのモジユロ３値がデー
タパス６６から演算結果モジユロ３一致回路６０
８に入力される。演算結果モジユロ３一致回路６
０８でデータパス６７上の期待値との一致チエツ
クが実行され、一致しない時の値〔１、１〕がデ
ータパス６８を通つてモジユロ３レジスタ７０６
に保持されると共に、データパス７６を通してモ
ジユロ３値Ｃ＝〔１、１〕が出力される。

入力の期待値Ａ＝〔１、１〕の場合も同様であ
り、データパス６４，７４，６７，６８，７６上
のモジユロ３値は〔１、１〕となりモジユロ３値
Ｃ＝〔１、１〕を出力する。

以上述べた様に、演算回路６０００内に故障が
生じた時、または入力データが不正の時は、出力
モジユロ３値Ｃは、モジユロ３の値としては不正
な値〔１、１〕となり、演算回路６０００の出力
Ｃより前段で故障が生じた事を後段のモジユロ３
回路に伝達する事ができる。

またモジユロ３値Ｃ＝〔１、１〕によつて故障
が報告された後、回路全体のどの部分で故障が生
じたかを知るために、不正なモジユロ３値〔１、
１〕がどよのうに伝搬してきたかを調べれば、故
障箇所を調べることが容易である。

第４図は、本発明に使用されるモジユロ３一致
回路の真理値表の一例である。２個の２ビツトデ
ータＡ＝〔a₁、a₂〕とＢ＝〔b₁、b₂〕がＡ＝Ｂのと
き、Ｃ＝〔c₁、c₂〕＝〔a₁、a₂〕、Ａ≠Ｂのときおよ
びＡまたはＢ＝〔１、１〕のとき（図中、その他
で示す）Ｃ＝〔c₁、c₂〕＝〔１、１〕となる２ビツ
トデータＣを出力する。

第５図は演算結果Ｚからそのモジユロ３値を生
成するモジユロ３生成回路３０１と、そのモジユ
ロ３の期待値を生成するモジユロ３演算回路３０
２と、第４図の真理値表で示した論理で構成され
たモジユロ３一致回路３０３を含むチエツク回路
のブロツク図である。

例えば２個の２進データＸ＝〔０、１、１、０〕
とＹ＝〔０、１、０、１〕の加算により、ＸとＹ
との和Ｚ＝Ｘ＋Ｙ＝〔１、０、１、１〕を出力す
る加算回路のチエツク回路の場合、モジユロ３演
算回路３０２は上記のＸのモジユロ３値Ａ＝〔a₁、
a₂〕＝〔１、１〕と上記のＹのモジユロ３値Ｂ＝
〔b₁、b₂〕＝〔１、０〕とを入力し、ＡとＢとの和
のＣ＝Ａ□＋Ｂ＝〔c₁、c₂〕＝〔１、０〕（ただし、□
＋
はモジユロ３加算を示す）をモジユロ３期待値と
して生成し、データパス３２を通して、モジユロ
３一致回路３０３の入力とする。

一方、モジユロ３生成回路３０１は上記の和の
２進数Ｚを入力するとＺのモジユロ３の値Ｄ＝
〔d₁、d₂〕＝〔１、０〕を生成しデータパス３１を
通してモジユロ３一致回路３０３の入力とする。

モジユロ３一致回路３０３はデータパス３１を
通してＺのモジユロ３値Ｄを、データパス３２を
通して、その期待値Ｃを入力すると、Ｄ＝Ｃのと
きはＭ＝〔m₁、m₂〕＝〔d₁、d₂〕、Ｄ≠Ｃのとき、
およびＤまたはＣ＝〔１、１〕のときはＭ＝〔m₁、
m₂〕＝〔１、１〕となる２ビツトデータＭを出力
する。

ここでモジユロ３生成回路３０１に故障が発生
してＤ＝〔１、１〕となつた場合、モジユロ３演
算回路３０２の入力ＡまたはＢが〔１、１〕とな
つた場合、モジユロ３演算回路３０２内に故障が
発生してＣ＝〔１、１〕となつた場合、モジユロ
３一致回路３０３自体に故障が発生してＭ＝〔１、
１〕となつた場合、演算回路部またはモジユロ３
演算回路３０２に故障が発生してＤ≠Ｃとなつた
場合、これらのいずれの場合にも出力Ｍ＝〔１、
１〕となり、出力Ｍ以前の回路に故障が発生した
事を検出し、故障を示すモジユロ３の値〔１、
１〕を後段のチエツク回路に出力する事になる。
後段のチエツク回路では、〔１、１〕以外の値を
入力した時は、正常なデータ、〔１、１〕の時は
故障が検出されている事を判別する事ができる。

第６図ａ及びｂはそれぞれ本発明に使用される
モジユロ３レジスタの真理値表及びブロツク図で
ある。ただし第６図ａにおいて一は任意の値を示
す。

第６図ａ及びｂを参照して、モジユロ３レジス
タ５０１は２ビツトデータＤ＝〔d₁、d₂〕とスト
ローブ信号STBを入力とし、真理値表で示す論
理構成により、２ビツトデータＥ＝〔e₁、e₂〕を
出力する。例えばストローブ信号入力前の出力Ｅ
＝〔１、０〕の時、Ｄ＝〔０、１〕でストローブ信
号が入力されると出力Ｅは〔１、０〕から〔０、
１〕に変化する。同様にこの状態（Ｅ＝〔０、１〕
の状態）でＤ＝〔０、０〕でストローブ信号が入
力されると、出力Ｅは〔０、１〕から〔０、０〕
に変化する。但し出力Ｅの元の状態が〔１、１〕
の時は、Ｄの値に関らず〔１、１〕の状態を保つ
ことになる。従つてＤ＝〔１、１〕またはＥ＝
〔１、１〕の場合のストローブ入力後の出力Ｅは
〔１、１〕に固定され、本来モジユロ３の値とし
て〔１、１〕は不正データであるから、本回路以
前の回路に故障が発生している事を検出した事に
なる。また本回路の不正データ〔１、１〕からエ
ラー報告信号を生成すれば本回路はエラー表示フ
ラグとして役割も兼ねることになる。

第７図ａ及びｂはそれぞれ第６図のモジユロ３
レジスタ５０１に、エラー報告等に用いることの
できるビツトデータｆを出力する機能を追加した
モジユロ３レジスタのａ真理値表及びｂブロツク
図である。

第７図ａ及びｂを参照して、モジユロ３レジス
タ５０２は、２ビートデータＤ＝〔d₁、d₂〕とス
トローブ信号STBを入力とし、真理値表で示す
論理構成により、２ビツトデータＥ＝〔e₁、e₂〕
と１ビツトデータｆが出力される。

１ビツトデータｆは、入力Ｄ＝〔１、１〕の状
態でストローブ信号が入力されると１となり、そ
の後は出力Ｅ＝〔１、１〕と共にｆ＝１の状態を
保つことになる。この１ビツトデータｆ＝１は不
正データ〔１、１〕が入力された事を意味するの
で、そのままエラー報告信号として用いる事がで
きる。

その他の動作は第６図において説明したモジユ
ロ３レジスタ５０１と同様なので、説明は省略す
る。

なお、上述の実施例では、Ｗ＝３、即ちモジユ
ロ３回路について説明したが、Ｗ＝2^w−１（ｗは
２以上の整数）の場合についても同様に構成でき
る。

〔発明の効果〕

以上説明した様に、本発明ではモジユロＷの値
として、不正なデータ〔１、…、１〕を考慮し、
〔１、…、１〕を故障検出時のモジユロＷの値と
することによつてチエツク回路自体の〔１、…、
１〕の故障が検出できると共に、後段のチエツク
回路に前段の故障検出を伝達する事ができ、さら
に〔１、…、１〕の伝達経路をたどる事によつて
故障箇所を判別し易いため、チエツク回路全体の
故障の検出率、分解能の向上させ、さらにLSI化
等に適した構成にできるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロツク
図、第２図は第２の実施例を示すブロツク図、第
３図は本発明のモジユロ３回路をチエツク回路と
して使用した演算回路のブロツク図、第４図は本
発明に使用されるモジユロ３一致回路の真理値表
を示す図、第５図は第４図の真理値表で示した論
理で構成されたモジユロ３一致回路を含むチエツ
ク回路のブロツク図、第６図ａ及びｂはそれぞれ
本発明に使用されるモジユロ３レジスタの真理値
表を示す図及びブロツク図、第７図ａ及びｂはそ
れぞれモジユロ３レジスタの真理値表を示す図及
びブロツク図、第８図は従来のモジユロ３チエツ
ク回路の一例を示すブロツク図、第９図は演算装
置内の演算回路の一部を示す図であり、その中間
結果に対するモジユロ３チエツク回路の一例を示
すブロツク図である。 １０１，２０１，６０４，６０５，６０８，３
０３……モジユロ３一致回路、１０２，２０２，
７０４，７０５，７０６，５０１，５０２，８０
４，８０５，８０６……モジユロ３レジスタ、１
０００，２０００……モジユロ３回路、６０２，
６０３，６０６，３０１，８１２，８１３，８１
６……モジユロ３生成回路、６０７，３０２，８
１７……モジユロ３演算回路、６０１，８１１…
…演算回路、７０１，７０２，８０１，８０２…
…入力レジスタ、７０３，８０３……演算結果レ
ジスタ、８１４，８１５，８１８……一致回路、
８０７，８０８，８０９……EIF（エラー表示フ
ラグ）、９００１，９００２……入力オペランド
レジスタ、９００３……演算結果レジスタ、９０
１１……演算回路、９０１２……モジユロ３期待
値生成回路、９００４……モジユロ３期待値レジ
スタ、９０１３……モジユロ３一致チエツク回
路、９００５……エラー表示フラグ、６０００，
８０００……演算回路、９０００……演算装置。

Claims (1)

1. 【特許請求の範囲】 １ ｎ（ｎは２以上の整数）個のｗ（ｗは２以上の
   整数）ビツトデータA₁＝〔a₁₁、…、a_1w〕、A₂＝
   〔a₂₁、…、a_2w〕…、A_o＝〔a_o1、…、a_ow〕が入力
   され、該ｎ個の入力データが全て同じ値のときは
   出力Ｃとして、ｗビツトデータＣ＝〔C₁、…、
   C_w〕＝〔a₁₁、…、a_1w〕＝A₁を出力し、前記ｎ個の
   入力データのいずれかが異なる値のとき、あるい
   はいずれかの値が〔１、…、１〕のときは出力Ｃ
   としてＣ＝〔C₁、…、C_w〕＝〔１、…、１〕となる
   ｗビツトデータＣを出力するモジユロＷ（Ｗ＝2^w
   −１）一致回路と、前記ｗビツトデータＣ＝
   〔C₁、…、C_w〕とストローブ信号とを入力し、出
   力Ｄ＝〔１、…、１〕の状態で前記ストローブ信
   号を入力すると、Ｄ＝〔１、…、１〕をｗビツト
   データＤとして出力し、その他の状態で前記スト
   ローブ信号を入力すると、Ｄ＝〔C₁、…、C_w〕と
   なるｗビツトデータＤ＝〔d₁、…、d_w〕を出力す
   るモジユロＷレジスタとを備え、前記ｎ個の入力
   データA₁、A₂、…、A_oの全てが一致したとき
   は、前記ストローブ信号に同期してＤ＝A₁＝
   〔a₁₁、…、a_1w〕を格納後出力し、その他のとき
   はＤ＝〔１、…、１〕を生成して保持することを
   特徴とするモジユロＷ回路。 ２ ｎ（ｎは２以上の整数）個のＷ（ｗは２以上の
   整数）ビツトデータA₁＝〔a₁₁、…、a_1w〕、A₂＝
   〔a₂₁、…、a_2w〕…、A_o＝〔a_o1、…、a_ow〕が入力
   され、該ｎ個の入力データが全て同じ値のとき
   は、出力ＣとしてｗビツトデータＣ＝〔C₁、…、
   C_w〕＝〔a₁₁、…、a_1w〕＝A₁を出力し、前記ｎ個の
   入力データのいずれかが異なる値のとき、あるい
   は前記入力データいずれかの値が〔１、…、１〕
   のときは、出力ＣとしてＣ＝〔C₁、…、C_w〕＝
   〔１、…、１〕となるｗビツトデータＣを出力す
   るモジユロＷ（Ｗ＝2^w−１）一致回路と、前記ｗ
   ビツトデータＣ＝〔C₁、…、C_w〕とストローブ信
   号とを入力し、出力Ｄ＝〔１、…、１〕の状態で
   前記ストローブ信号を入力すると、Ｄ＝〔１、…、
   １〕をｗビツトデータＤとして出力し、その他の
   状態で前記ストローブ信号を入力すると、Ｄ＝
   〔C₁、…、C_w〕となるｗビツトデータＤ＝〔d₁、
   …、d_w〕を出力し、さらに前記入力Ｃ＝〔１、
   …、１〕、あるいは前記出力Ｄ＝〔１、…、１〕の
   状態で前記ストローブ信号を入力するとｆ＝１、
   その他の状態で前記ストローブ信号を入力すると
   ｆ＝０となる１ビツトデータｆを出力するモジユ
   ロｗレジスタとを備え、前記ｎ個の入力データ
   A₁、A₂、…、A_oの全てが一致したときは、前記
   ストローブ信号に同期してＤ＝A₁＝〔a₁₁、…、
   a_1w〕を格納後出力し、その他のときはＤ＝〔１、
   …、１〕を生成して保持すると共に、前記１ビツ
   トデータｆによつてエラー報告を出力することを
   特徴とするモジユロＷ回路。