JPH0542017B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明はデータ処理装置に関し、特に演算回路
等のチエツクに用いられるモジユロＷ回路に関す
る。 〔従来の技術〕 モジユロＷ回路は、主に演算回路等のチエツク
回路として、従来より頻繁に使用されているチエ
ツク回路の１つである。ところで、モジユラスＷ
としてはＷ＝2^w−１（例えば、３、７、15、…）
がしばしば用いられる。この理由は、モジユロＷ
の値をｗビツトで表現できるから、他のモジユラ
スに比べて低コストで実現できるからである（以
下、Ｗ＝2^w−１の代表としてＷ＝2²−１＝３を考
える。ｗは２以上の整数）。モジユロ３の３通り
の値０、１、２に対し、２ビツトデータで表現す
ることができる４通りの値〔０、０〕、〔０、１〕、
〔１、０〕、〔１、１〕のうち３通りの値を定義づ
ける。例えば、０に対し〔０、０〕、１に対し
〔０、１〕、２に対し〔１、０〕を対応させる。 第１０図に従来のモジユロ３回路の一例を示
す。第１０図を参照して、演算装置９０００は、
第１入力データと第２入力データとを入力する
と、それぞれ第１入力オペランドレジスタ９００
１、第２入力オペランドレジスタ９００２に格納
し、演算回路９０１１によつて、第１入力オペラ
ンドと第２入力オペランドとの間の演算を実行
し、その結果を演算結果レジスタ９００３に格納
し、その後出力する。 この演算装置９０００におけるモジユロ３回路
は、モジユロ３期待値生成回路９０１２と、モジ
ユロ３期待値レジスタ９００４と、モジユロ３一
致チエツク９０１３と、エラー表示フラグ９００
５とで構成される。 モジユロ３期待値生成回路９０１２は第１入力
オペランドレジスタ９００１と第２入力オペラン
ドレジスタ９００２とから、それぞれデータパス
９０１，９０２を通して第１入力オペランドと第
２入力オペランドとを入力すると、演算回路９０
１１に対応したモジユロ３演算を実行し、演算結
果のモジユロ３の期待値を生成してデータパス９
１２を通してモジユロ３期待値レジスタ９００４
に出力する。 モジユロ３期待値レジスタ９００４はモジユロ
３期待値生成回路９０１２の出力であるモジユロ
３期待値をデータパス９１２を通して入力し、格
納した後、データパス９０４を通してモジユロ３
一致チエツク回路９０１３に出力する。 モジユロ３一致チエツク回路９０１３は演算結
果レジスタ９００３よりデータパス９０３を通し
て演算結果を入力すると共に、モジユロ３期待値
レジスタ９００４よりデータパス９０４を通して
モジユロ３期待値を入力すると、演算結果のモジ
ユロ３を生成し、この値と、モジユロ３期待値が
一致しているか否かをチエツクし、一致していな
いときはエラー報告をデータパス９１３を通して
エラー表示フラグ９００５に出力する。 エラー表示フラグ（以下EIFと呼ぶ）９００５
はデータパス９１３を通してエラー報告を入力す
るとそれを格納し、以後解除信号を入力するまで
その値を保持すると共に、エラー報告をデータパ
ス９０５を通し、出力する。 上述した動作により、演算装置９０００の故障
が検出され、報告されるが一般的にモジユロ３チ
エツク回路においては、第１０図で説明したより
も詳細にチエツクを実行している。つまり、演算
回路の最終結果だけでなく、中間結果に対しても
同様な一致チエツクが実行されている。この場合
の中間結果のモジユロ３期待値はデータパス９２
１を通つて演算回路に入力される。 第１１図は、演算装置内の演算回路の一部であ
つて、その中間結果に対してモジユロ３チエツク
を実行する場合の一例を示す図である。 第１１図を参照して、演算回路８０００は２個
の２進データＸ、Ｙとそれぞれのモジユロ３値
Ａ、Ｂとを入力し、ＸとＹとの間の演算結果Ｚ
と、Ｚのモジユロ３値Ｃと、モジユロ３チエツク
の結果によるエラー報告Ｅとを出力する。 第１入力レジスタ８０１と第２入力レジスタ８
０２とはそれぞれＸとＹとを入力し、格納した
後、それぞれデータパス８１，８２を通してＸ、
Ｙを出力し、図示のように演算回路８１１と、第
１入力モジユロ３生成回路８１２と第２入力モジ
ユロ３生成回路８１３の１入力とする。 演算回路８１１は、データパス８１を通してＸ
を、データパス８２を通してＹを入力するとＸと
Ｙとの間で演算を実行し、その演算結果Ｚをデー
タパス９１を通し、演算結果出力レジスタ８０３
に出力する。 演算結果出力レジスタ８０３はデータパス９１
を通してＺを入力し格納した後、データパス８３
を通してＺを出力する。Ｚは演算結果８０００の
出力となると共に、演算結果モジユロ３生成回路
８１６の１入力となる。 第１入力モジユロ３生成回路８１２はデータパ
ス８１を通してＸを入力すると、そのモジユロ３
値を生成し、データパス９２を通して出力し、一
致回路８１４と、第１モジユロ３保持レジスタ８
０４の入力とする。 第２入力モジユロ３生成回路８１３はデータパ
ス８２を通してＹを入力すると、そのモジユロ３
値を生成しデータパス９３を通して出力し、一致
回路８１５と、第２モジユロ３保持レジスタ８０
５の入力とする。 第１モジユロ３保持レジスタ８０４と第２モジ
ユロ３保持レジスタ８０５は、それぞれデータパ
ス９２，９３を通してＸ、Ｙのモジユロ３値を入
力し、格納した後、それぞれデータパス８４，８
５を通してモジユロ３演算回路８１７に入力され
る。 モジユロ３演算回路８１７はデータパス８４を
通してＸのモジユロ３値を、データパス８５を通
してＹのモジユロ３値を入力し、演算回路８１１
の演算に対応したモジユロ３演算を実行し、演算
結果Ｚのモジユロ３の期待値を生成し、データパ
ス９７を通して出力し、一致回路８１８の１入力
とする。 演算回路モジユロ３生成回路８１６はデータパ
ス８３を通して演算結果Ｚを入力するとＺのモジ
ユロ３値を生成しデータパス９６を通して一致回
路８１８と、モジユロ３出力レジスタ８０６の１
入力とする。 モジユロ３出力レジスタ８０６はデータパス９
６を通してＺのモジユロ３値を入力し、格納し
た、後データパス８６を通してＺのモジユロ３値
Ｃを出力する。Ｃは演算回路８０００の１出力と
して、後段のモジユロ３チエツク回路の入力等に
用いられる。 一致回路８１４は、データパス９２を通して、
Ｘのモジユロ３値を入力すると共に、Ｘのモジユ
ロ３期待値Ａを入力し、Ｘのモジユロ３値と、そ
の期待値Ａが一致しているか否かをチエツクし、
一致していないときはエラー報告をデータパス９
４を通してEIF（エラー表示フラグ）８０８に出
力する。 一致回路８１５は、データパス９３より入力さ
れるＹのモジユロ３値と、その期待値Ｂとを比較
し、その結果をデータパス９５を通してEIF８０
９に出力する。 さらに、一致回路８１８はデータパス９６より
入力されるＺのモジユロ３値と、データパス９７
より入力される期待値とを比較し、その結果をデ
ータパス９８を通してEIF８０７に出力する。 EIF８０７，８０８、及び８０９は、それぞれ
データパス９８，９４、及び９５を通してエラー
報告を入力すると、それを格納し、以後解除信号
を入力するまでその値を保持すると共に、その値
を論理和回路８１０に出力する。 論理和回路８１０は、EIF８０７，８０８、及
び８０９のいずれかよりエラー報告を入力する
と、故障発生を示すエラー報告Ｅを演算回路８０
００の１出力として出力する。 〔発明が解決しようとする問題点〕 第１０図及び第１１図に示す従来のモジユロ３
回路では、モジユロ３が「データの示す数値を３
で割つた余り。」であるという数字的理由から、
モジユロ３の値として３つまり２進データ〔１、
１〕は考慮されていないが、本来データ処理装置
で用いられるモジユロ３回路は回路の故障を検出
するためのチエツク回路に用いられているのであ
るから、故障によつてモジユロ３の値が〔１、
１〕となるケースも考慮すべきである。 例えば第１１図において、第１入力モジユロ３
生成回路８１２の故障によりデータパス９２のパ
ス上に２進データ〔１、１〕が出力された場合、
従来のモジユロ３回路は〔１、１〕の入力に対す
る出力は不定とされ、一致回路８１４、モジユロ
３演算回路８１７、一致回路８１８等の出力は、
論理的な意味を持たず、その回路構成に依存す
る。 従つてモジユロ３回路自体の故障によつて
〔１、１〕のパターンが生じた場合、その故障を
検出する事は紺なであり、さらに演算回路上の故
障によつて演算結果が不正となつた場合もそのモ
ジユロ３の値が、上記〔１、１〕に対する出力と
同じ値の場合には、その故障は検出されず、その
チエツク回路の検出率は著しく低下するばかりで
なく、それより下段のチエツク回路において、エ
ラー表示フラグが点灯した時にはその故障箇所の
指摘に誤りを生ずる要因となる。 また演算回路の一部をLSI等で実現する様な場
合そのLSI等単体の故障検出のための評価には、
通常ある種のテストパターンの入力に対する出力
およびフリツプフロツプ内の値を用いて、LSI等
内の論理ゲートや論理パターンの検証をする。
LSI内にモジユロ３回路を含む場合には、テスト
入力として〔１、１〕のケースを含まないと、そ
の検出率が向上しないため、演算回路全体として
は論理的に全く無意味とされる〔１、１〕の入力
に対しても論理の記述が必要となりその論理は前
述のように回路構成に完全に依存するため、非常
に複雑で容易に理解しがたい記述となつてしま
う。 一方モジユロ３を用いたチエツク方式として
は、前述の様にモジユロ３の期待値と、実際の演
算結果から生成されるモジユロ３の値とを一致チ
エツクするため、検出率を向上させるためには演
算回路各部の期待値を生成し、その個々にエラー
フラグを設定する必要があり、ハードウエア量の
増加が大きいと共に、その中の複数のエラーフラ
グが点灯した時には、その原因が同じ故障による
ものか否かの判別が困難である。 一般に、従来のモジユロＷ回路では２進値
〔１、…、１〕に対する考慮がされていないため、
モジユロＷ回路としての故障の検出率、分割能の
向上が困難であり、さらに近年のLSI化に伴うチ
エツク回路の検証の際、無意味な〔１、…、１〕
の論理記述が設計効率向上の妨げとなつていると
いう欠点がある。 〔問題点を解決するための手段〕 本発明では、ｎ（ｎは２以上の整数）個のｗ（ｗ
は２以上の整数）ビツトデータA₁＝〔a₁₁、…、
a_1w〕、A₂＝〔a₂₁、…、a_2w〕…、A_o＝〔a_o1、…、
a_ow〕が入力とし、該ｎ個の入力A₁、A₂、…、
A_o間でのモジユロＷ演算の結果をＤ＝〔d₁、…、
d_w〕としたとき、前記入力A₁、A₂、…、A_oのう
ちの１つ以上が〔１、…、１〕のときはＣ＝〔１、
…、１〕、その他のときはＣ＝〔d₁、…、d_w〕とな
るｗビツトデータＣ＝〔c₁、…、c_w〕を出力する
モジユロＷ演算回路と、ＮビツトのデータＺのう
ち、ＭビツトのデータZ₁を入力とし、該データZ₁
のモジユロＷ値Ｅ＝〔e₁、…、e_w〕を生成し出力
する第１モジユロＷ生成回路と、前記データＺの
うち、前記データZ₁を除いたＮ−Ｍビツトのデー
タZ₂を入力とし、該データZ₂のモジユロＷ値Ｆ＝
〔f₁、…、f_w〕を生成し出力する第２モジユロＷ
生成回路と、前記モジユロＷ演算回路の出力CK
〔c₁、…、c_w〕と、前記第２モジユロＷ生成回路
の出力Ｆ＝〔f₁、…、f_w〕とを入力とし、該入力
ＣとＦとの差Ｃ−ＦのモジユロＷ値をＧ＝〔g₁、
…、g_w〕としたとき、前記入力Ｃ、Ｆのうちの
１つ以上が〔１、…、１〕のときはＨ＝〔１、…、
１〕その他のときはＨ＝〔g₁、…、g_w〕となるｗ
ビツトデータＨ＝〔h₁、…、h_w〕を出力するモジ
ユロＷ減算回路と、該モジユロＷ減算回路の出力
Ｈ＝〔h₁、…、h_w〕と、前記第１モジユロＷ生成
回路の出力Ｅ＝〔e₁、…、e_w〕とを入力とし、Ｈ
＝ＥのときはＫ＝〔e₁、…、e_w〕、Ｈ≠Ｅまたは
Ｈ、Ｅのうちの１つ以上が〔１、…、１〕のとき
はＫ＝〔１、…、１〕となるｗビツトデータＫ＝
〔k₁、…、k_w〕を出力するモジユロＷ一致回路と
を備え、前記ｎ個の入力データA₁、A₂、…、A_o
間の演算結果Ｄから前記モジユロＷ値Ｆを差し引
いた結果Ｇと、前記モジユロＷ値Ｅとが一致し、
かつ、入力データのなかに〔１、…、１〕の値が
ないときは、Ｋ＝Ｅ＝〔e₁，…，e_w〕、その他のと
きはＫ＝〔１，…，１〕となるｗビツトデータＫ
＝〔k₁、…、k_w〕を出力するようにしたことを特
徴とするモジユロＷ回路が得られる。 本発明ではさらに、モジユロＷ値の伝達パス上
にあつて、該モジユロＷ値Ｌ＝〔l₁、…、l_w〕と、
ストローブ信号とを入力とし、出力Ｐ＝〔１、…、
１〕の状態でストローブ信号を入力するとＰ＝
〔１、…、１〕、その他の状態でストローブ信号を
入力するとＰ＝〔l₁、…、l_w〕となるＷビツトデ
ータＰ＝〔p₁、…、p_w〕を、前記入力Ｌ＝〔l₁、
…、l_w〕の１ストローブ後のモジユロＷ値として
出力するモジユロＷレジスタを備えており、前記
ｎ個の入力データA₁、A₂、…、A_o間の演算結果
Ｄから前記モジユロＷ値Ｆを差し引いた結果Ｇ
と、前記モジユロＷ値Ｅとが一致し、かつ、入力
データのなかに〔１、…、１〕の値がないとき
は、ｗビツトデータＫ＝Ｅ＝〔e₁、…、e_w〕を出
力し、その他のときはＫ＝〔１、…、１〕を保持
し、出力すると共に、前記モジユロＷレジスタの
保持値によつて、〔１、…、１〕の伝達経路を検
出するようにしたことを特徴とするモジユロＷ回
路が得られる。 また本発明では上記のモジユロＷレジスタに
は、前記入力Ｌ＝〔１、…、１〕またはＰ＝〔１、
…、１〕の状態でストローブ信号を入力するとｑ
＝１、その他の状態でストローブ信号を入力する
とｑ＝０となる１ビツトデータｑを出力する機能
が付加され、前記ｎ個の入力データA₁、A₂、…、
A_o間の演算結果Ｄから前記モジユロＷ値Ｆを差
し引いた結果Ｇと、前記モジユロＷ値Ｅとが一致
し、かつ、入力データのなかに〔１、…、１〕の
値がないときはｗビツトデータＫ＝Ｅ＝〔e₁、…、
e_w〕を出力し、その他のときはＫ＝〔１、…、１〕
を保持し、該ｗビツトデーKEと前記１ビツトデ
ータｑによつて、エラー報告とを出力すると共に
前記モジユロＷレジスタの保持値によつて〔１、
…、１〕の伝達経路を検出するようにしたことを
特徴とするモジユロＷ回路が得られる。 〔実施例〕 次に本発明について図面を参照して説明する。
なお、ここでは、モジユロＷ回路の一例としてモ
ジユロ３回路について説明する。 第１図は、本発明の第１の実施例を示すブロツ
ク図である。 第１図を参照して、モジユロ３回路１０００
は、ＮビツトのデータＺと、２個の２ビツトデー
タＡ、Ｂとを入力とし、ＺのＮビツトのうちのＭ
ビツト（Ｍ＜Ｎ）のデータZ₁のモジユロ３値Ｋを
出力する。 第１モジユロ３生成回路１０１は、Ｎビツトの
入力データＺのうちのＭビツトのデータZ₁を入力
すると、Z₁のモジユロ３値Ｅ＝〔e₁、e₂〕を生成
し、データパス１１を通して出力し、モジユロ３
一致回路１０５の１入力とする。 第２モジユロ３生成回路１０２は、Ｎビツトの
入力データＺのうちのデータZ₁を除いたＮ−Ｍビ
ツトのデータZ₂を入力すると、Z₂のモジユロ３値
Ｆ＝〔f₁、f₂〕を生成し、データパス１２を通し
て出力し、モジユロ３減算回路１０４の１入力と
する。 モジユロ３演算回路１０３は、２個の２ビツト
データＡ、Ｂとを入力し、Ａ、Ｂ間でモジユロ３
演算を実行し、その結果のモジユロ３値をＤ＝
〔d₁、d₂〕とすると、Ｃ＝Ｄ＝〔d₁、d₂〕となる２
ビツトデータＣ＝〔c₁、c₂〕を出力する。ただし
入力Ａ、Ｂのうちの１つ以上が〔１、１〕のとき
はＣ＝〔１、１〕を出力する。出力Ｃは、データ
パス１３を通つてモジユロ３減算回路１０４の１
入力となる。 モジユロ３減算回路１０４は、データパス１２
を通してモジユロ３値Ｆを、データパス１３を通
してモジユロ３値Ｃを入力すると、Ｃ−Ｆのモジ
ユロ３減算を実行し、その結果のモジユロ３値を
Ｇ＝〔g₁、g₂〕とすると、Ｈ＝Ｇ＝〔g₁、g₂〕とな
る２ビツトデータＨ＝〔h₁、h₂〕を出力する。た
だし、入力Ｃ、Ｆのうちの１以上が〔１、１〕の
ときはＨ＝〔１、１〕を出力する。出力Ｈはデー
タパス１４を通つてモジユロ３一致回路１０５の
１入力となる。 モジユロ３一致回路１０５はデータパス１１を
通してモジユロ３値Ｅを、データパス１４を通し
てモジユロ３値Ｈを入力すると、ＥとＨの一致チ
エツクを実行し、Ｈ＝ＥのときはＫ＝Ｅ＝〔e₁、
e₂〕となる２ビツトデータＫを出力する。ただ
し、Ｈ≠Ｅまたは入力Ｈ、Ｅのうちの１つ以上が
〔１、１〕のときはＫ＝〔１、１〕を出力する。出
力Ｋはデータパス１５を通つてモジユロ３回路１
０００の出力となる。 モジユロ３回路１０００において、例えば第２
モジユロ３回路１０２の故障によつてデータパス
１２上にモジユロ３の値として〔１、１〕が発生
すると、この〔１、１〕の値はモジユロ３減算回
路１０４を経て、データパス１４を通りモジユロ
３一致回路１０５を経て、データパス１５を通
り、モジユロ３値Ｋ＝〔１、１〕を出力する。 また、第２の例として、入力Ａ＝〔１、１〕の
時は、〔１、１〕の値はモジユロ３演算回路１０
３を経て、データパス１３を通り、モジユロ３減
算回路１０４を経て、データパス１４を通り、モ
ジユロ３一致回路１０５を経てデータパス１５を
通り、モジユロ３値Ｋ＝〔１、１〕を出力する。 さらに第３の例として、モジユロ３回路１００
０を、Ｎビツトの２進数ＸとＹとの和Ｚの上位Ｍ
ビツトデータZ₁を求める加算回路のチエツク回路
として使用し、ＸとＹのそれぞれのモジユロ３値
をＡ、Ｂとすると、モジユロ３演算回路１０３
は、ＡとＢとの間でモジユロ３加算を実行し、Ａ
□＋Ｂのモジユロ３値をＤ＝〔d₁、d₂〕とすると、
Ｃ＝Ｄ＝〔d₁、d₂〕となる２ビツトデータＣ＝
〔c₁、c₂〕をデータパス１３を通して出力し、モ
ジユロ３減算回路の１入力とする。一方、加算結
果のＮビツトのデータＺのうち、下位Ｎ−Ｍビツ
トのデータZ₂が第２モジユロ３生成回路１０２に
入力され、Z₂のモジユロ３値Ｆ＝〔f₁、f₂〕がデ
ータパス１２を通つてモジユロ３減算回路の１入
力となる。モジユロ３減算回路ではＣ−Ｆのモジ
ユロ３値をＧ＝〔g₁、g₂〕とすると、Ｈ＝Ｇ＝
〔g₁、g₂〕となる２ビツトデータＨをデータパス
１４を通して出力し、モジユロ３一致回路の１入
力とする。第１モジユロ３生成回路の加算結果の
ＮビツトのデータＺのうち上位Ｍビツトのデータ
Z₁を入力し、Z₁のモジユロ３値Ｅを生成しデータ
パス１１を通して出力し、モジユロ３一致回路１
０５の１入力とする。ここでＺのモジユロ３値＝
Z₁のモジユロ３値＋Z₂のモジユロ３値＝Ｘのモジ
ユロ３値＋Ｙのモジユロ３値というモジユロ３演
算における等式が成立するから、□＋をモジユロ３
加算、□−をモジユロ３減算とすると、Z₁のモジユ
ロ３値Ｅ＝Ａ□＋Ｂ□−Ｆ＝Ｃ□−Ｆ＝Ｈのはずであ
る。従つてモジユロ３一致回路の出力Ｋ＝Ｅ＝
〔e₁、e₂〕となる。しかし、ＸとＹの加算回路の
故障またはモジユロ３回路自体の故障によりＨ≠
ＥまたはＨ、Ｅのうちの１つ以上が〔１、１〕と
なつた時は、出力Ｋ＝〔１、１〕となる。 以上述べた様に、モジユロ３回路１０００内の
故障、または入力モジユロ３値の異常、またはチ
エツク対象の演算回路の故障の時は、出力モジユ
ロ３値Ｋは、モジユロ３の値としては不正な値
〔１、１〕となり、モジユロ３回路１０００の出
力Ｋより、前段で故障が発生していることを後段
のモジユロ３回路に伝達する事ができる。 第２図は本発明の第２の実施例であり、本発明
のモジユロ３回路をチエツク回路として使用した
演算回路のブロツク図である。 第２図を参照して、演算回路２０００は、２個
の２進データＸ、Ｙと、それぞれのモジユロ３値
Ａ、Ｂとを入力とし、ＸとＹとの間の演算結果Ｚ
のうちの１部のデータZ₁と、Z₁のモジユロ３値Ｃ
とを出力する。 第１入力レジスタ７０１と、第２入力レジスタ
７０２は、それぞれＸとＹとを入力し、格納した
後、それぞれデータパス７１，７２を通してＸ、
Ｙを出力し、図示のように演算回路６０１と、第
１入力モジユロ３生成回路６０２と、第２入力モ
ジユロ３回路６０３の１入力とする。 演算回路６０１は、データパス７１を通してＸ
を、データパス７２を通してＹを入力すると、Ｘ
とＹとの間で演算を実行し、その演算結果Ｚをデ
ータパス６１を通し、演算結果出力レジスタ７０
３に出力する。 演算結果出力レジスタ７０３は、データパス６
１を通してＺを入力し、格納した後、データパス
７３１を通してＺの１部のデータZ₁を、データパ
ス７３２を通して残りのデータZ₂を出力する。Z₁
は演算回路２０００の出力となると共に、第１結
果モジユロ３生成回路２０１の１入力となり、Z₂
は第２結果モジユロ３生成回路２０２の１入力と
なる。 第１入力モジユロ３生成回路６０２は、データ
パス７１を通してＸを入力すると、そのモジユロ
３値を生成し、データパス６２を通して出力し、
第１入力モジユロ３一致回路６０４の１入力とす
る。 第２入力モジユロ３生成回路６０３は、データ
パス７２を通してＹを入力すると、そのモジユロ
３値を生成し、データパス６３を通して出力し、
第２入力モジユロ３一致回路６０５の１入力とす
る。 第１結果モジユロ３生成回路２０１は、データ
パス７３１を通してZ₁を入力すると、そのモジユ
ロ３値を生成し、データパス２１を通して出力
し、第１結果モジユロ３一致回路２０４の１入力
とする。 第２結果モジユロ３生成回路２０２はデータパ
ス７３２を通してZ₂を入力すると、そのモジユロ
３値を生成し、データパス２２を通して出力し、
モジユロ３減算回路２０３の１入力とする。 第１入力モジユロ３一致回路６０４はデータパ
ス６２を通してＸのモジユロ３値を入力すると共
に、Ｘのモジユロ３期待値Ａを入力し、Ｘのモジ
ユロ３値と、この期待値Ａが一致しているか否か
をチエツクし、一致している時はＸのモジユロ３
値をそのまま出力し、Ｘのモジユロ３値と期待値
Ａとのいずれかが〔１、１〕の時、あるいはＸの
モジユロ３値と期待値Ａが一致していない時は
〔１、１〕を出力し、出力されたモジユロ３値は
データパス６４を通して第１モジユロ３保持レジ
スタ７０４の１入力とする。 第２入力モジユロ３一致回路６０５はデータパ
ス６３を通してＹのモジユロ３値を入力すると共
に、Ｙのモジユロ３期待値Ｂを入力し、第１入力
モジユロ３一致回路６０４と同様に一致チエツク
を実行し、Ｙのモジユロ３値あるいは〔１、１〕
を、データパス６５を通して出力し、第２モジユ
ロ３保持レジスタ７０５の１入力とする。 第１モジユロ３保持レジスタ７０４は、データ
パス６４を通して、第１入力モジユロ３一致回路
６０４の出力モジユロ３値を入力し、ストローブ
信号によつて格納後、データパス７４を通して出
力し、モジユロ３演算回路６０７の１入力とす
る。ただし、ストローブ信号入力前の本レジスタ
内の保持値が〔１、１〕のときはストローブ信号
入力後も〔１、１〕が保持され、ストローブ信号
に拘らず、本レジスタの出力モジユロ３値は
〔１、１〕を保ち、変化しない。 第２モジユロ３保持レジスタ７０５は、データ
パス６５を通し、第２入力モジユロ３一致回路６
０５の出力モジユロ３値を入力し、ストローブ信
号によつて格納後、データパス７５を通して出力
し、モジユロ３演算回路６０７の１入力となる。 ただし、ストローブ信号入力前の本レジスタ内
の保持値が〔１、１〕のときは、第１モジユロ３
保持レジスタ７０４と同様に、〔１、１〕が保持
され、出力は変化しない。 モジユロ３演算回路６０７は、第１モジユロ３
保持レジスタ７０４の出力モジユロ３値をデータ
パス７４を通して入力すると共に、第２モジユロ
３保持レジスタ７０５の出力モジユロ３値をデー
タパス７５を通して入力とし、いずれかのモジユ
ロ３値が〔１、１〕の時は、〔１、１〕をそのま
ま出力し、両方共に〔１、１〕でない時には、そ
の２個のモジユロ３値間で、演算回路６０１に対
応したモジユロ３演算を実行し、その結果を出力
する。 モジユロ３演算回路６０７の出力は演算結果Ｚ
のモジユロ３期待値として、データパス６７を通
してモジユロ３減算回路２０３の１入力とする。 モジユロ３減算回路２０３はデータパス２２を
通して前記演算結果Ｚの一部Z₂のモジユロ３値を
入力すると共に、データパス６７を通してＺのモ
ジユロ３期待値を入力とし、いずれかのモジユロ
３値が〔１、１〕のときは〔１、１〕をそのまま
出力し、両方共に〔１、１〕でない時には、Ｚ−
Z₂のモジユロ３値を生成して出力する。 モジユロ３減算回路２０３の出力は、演算結果
の一部Z₁のモジユロ３期待値としてデータパス２
３を通して第１結果モジユール３一致回路２０４
の１入力となる。 第１結果モジユロ３一致回路２０４は、データ
パス２１を通して演算結果Ｚの一部Z₁のモジユロ
３値を入力すると共に、データパス２３を通して
Z₁のモジユロ３期待値を入力すると、第１入力モ
ジユロ３一致回路６０４、および第２入力モジユ
ロ３一致回路６０５と同様に、Z₁のモジユロ３値
と、その期待値との一致チエツクを実行し、一致
している時はZ₁のモジユロ３値をそのまま出力
し、Z₁のモジユロ３値と期待値とのいずれかが
〔１、１〕の時、あるいはZ₁のモジユロ３値とそ
の期待値が一致していない時は〔１、１〕を出力
し、出力されたモジユロ３値は、データパス２４
を通してモジユロ３出力レジスタ７０６の入力と
なる。 モジユロ３出力レジスタ７０６は第１結果モジ
ユロ３一致回路２０４の出力モジユロ３値をデー
タパス６８を通して入力し、ストローブ信号によ
つて格納後、データパス７６を通して出力する。
この出力モジユロ３値は、演算回路２０００の１
出力として後段のモジユロ３回路の入力等に用い
られる。 ただし、ストローブ信号入力前の本レジスタ内
の保持値が〔１、１〕の時は、第１、第２モジユ
ロ３保持レジスタ７０４，７０５と同様に、〔１、
１〕が保持され、出力は変化しない。 演算回路２０００において、例えば第１モジユ
ロ３保持レジスタ７０４の出力に故障が生じ、デ
ータパス７４上のモジユロ３値が〔１、１〕とな
つた場合、モジユロ３の値として不正な値〔１、
１〕は、データパス７４を通り、モジユロ３演算
回路６０７を経て、データパス６７を通り、モジ
ユロ３減算回路２０３を経て、データパス２３を
通り、第１結果モジユロ３一致回路２０４を経
て、データパス２４を通りモジユロ３出力レジス
タ７０６を経て、データパス７６を通つて、モジ
ユロ３値Ｃ＝〔１、１〕を出力する。 また第２の例として第２入力モジユロ３一致回
路６０５によりＹのモジユロ３値と、その期待値
Ｂが一致しない時は、〔１、１〕がデータパス６
５を通して出力され、第２モジユロ３保持レジス
タ７０５からデータパス７５を通り、モジユロ３
演算回路６０７からデータパス６７を通り、モジ
ユロ３減算回路２０３から、データパス２３を通
り、第１結果モジユロ３一致回路２０４からデー
タパス２４を通り、モジユロ３出力レジスタ７０
６からデータパス７６を通つてモジユロ３値Ｃ＝
〔１、１〕を出力する。 さらに演算回路６０１の故障によつて演算結果
Ｚが異常な値のときは、データパス２１，２２上
のモジユロ３値はいずれかのモジユロ３値が異常
となる。データパス２２上のモジユロ３値が異常
な値のときは、モジユロ３減算回路２０３を経て
データパス２３を通り、Z₁のモジユロ３期待値と
しては異常な値が第１結果モジユロ３一致回路２
０４に入力され、データパス２１からのZ₁のモジ
ユロ３値と一致チエツクが実行され、一致しない
時の値〔１、１〕がデータパス２４を通つて出力
され、モジユロ３出力レジスタ７０６からデータ
パス７６を通つて、モジユロ３値Ｃ＝〔１、１〕
を出力する。 入力の期待値Ａ＝〔１、１〕の場合も同様であ
り、データパス６４，７４，６７，２３，２４、
及び７６上のモジユロ３値は〔１、１〕となり、
モジユロ３値Ｃ＝〔１、１〕を出力する。 以上述べた様に、演算回路２０００内に故障が
生じた時または入力データが不正の時には、出力
モジユロ３値Ｃはモジユロ３の値として不正な値
〔１、１〕となり、演算回路２０００の出力Ｃよ
り前段で故障が生じた事を後段のモジユロ３回路
に伝達する事ができる。 またこのモジユロ３値Ｃ＝〔１、１〕によつて、
故障が報告された後回路全体のどの部分で故障が
生じたかを知るために、不正なモジユロ３値
〔１、１〕がどのように伝搬してきたかを調べれ
ば、故障箇所を指摘することが容易である。 第３図は本発明の第３の実施例を示すブロツク
図であり、第２図の演算回路２０００内の３個の
モジユロ３レジスタ７０４，７０５，７０６に入
力モジユロ３値または出力モジユロ３値が〔１、
１〕の状態でストローブ信号を入力すると〔１〕、
その他の状態でストローブ信号を入力すると

〔０〕となる１ビツトデータを出力する機能を加
え、さらに論理和回路５０７を追加した例を示す
ブロツク図である。 第３図を参照して、第１モジユロ３保持レジス
タ５０４は、信号線６４を通して、第１入力モジ
ユロ３一致回路６０４の出力モジユロ３値を入力
し、ストローブ信号によつて格納後、データパス
７４を通して出力し、モジユロ３演算回路６０７
の１入力とする。 ただしストローブ信号入力前の本レジスタ内の
保持率が〔１、１〕のとき、またはデータパス６
４を通して入力するモジユロ３値が〔１、１〕の
ときは、ストローブ信号入力後も〔１、１〕が保
持され、ストローブ信号に拘らず本レジスタの出
力モジユロ３値は〔１、１〕を保ち、変化しない
と共にエラー報告の１ビツトデータl₁＝１がデー
タパス５４を通して出力され、論理和回路５０７
の１入力となる。 第２モジユロ３保持レジスタ５０５は、データ
パス６５を通して、第２モジユロ３一致回路６０
５の出力モジユロ３値を入力し、ストローブ信号
によつて格納後、データパス７５を通して出力
し、モジユロ３演算回路６０７の１入力とする。 ただしストローブ入力前の本レジスタ内の保持
値が〔１、１〕のとき、または入力モジユロ３値
が〔１、１〕のときは、第１モジユロ３保持レジ
スタ５０４と同様に〔１、１〕が保持され変化し
ないと共に、エラー報告の１ビツトデータl₂＝１
がデータパス５５を通して出力され、論理和回路
５０７の１入力となる。 モジユロ３出力レジスタ５０６は第１結果モジ
ユロ３一致回路６０８の出力モジユロ３値を信号
線６８を通して入力し、ストローブ信号によつて
格納後、データパス７６を通して出力する。この
出力モジユロ３値Ｃは演算回路３０００の１出力
として、後段のモジユロ３回路の入力等に用いら
れる。 ただし、ストローブ信号入力前の本レジスタ内
の保持値が〔１、１〕のとき、または入力モジユ
ロ３値が〔１、１〕のときは、第１、第２モジユ
ロ３保持レジスタ５０４，５０５と同様に〔１、
１〕が保持され、変化しないと共にエラー報告の
１ビツトデータl₃＝１がデータパス５６を通して
出力され、論理和回路５０７の１入力となる。 論理和回路５０７は、データパス５４を通して
l₁を、データパス５５を通してl₂を、データパス
５６を通してl₃を入力すると、l₁とl₂とl₃の論理和
Ｅを生成し出力する。l₁、l₂、l₃はそれぞれのモ
ジユロ３レジスタの保持値が〔１、１〕のとき、
つまり故障を検出したときに１となる１ビツトデ
ータであるから、論理和Ｅ＝１は演算回路３００
０内で故障を検出した事を示すことになる。 演算回路３０００内の他の回路は、第２図の演
算回路２０００と同等であるので説明は省略す
る。 第４図は本発明の第４の実施例を示すブロツク
図である。第４図を参照して、演算回路４０００
は２個の２進データＸ、Ｙとそれぞれのモジユロ
３値Ａ、Ｂとを入力とし、ＸとＹとの間の演算結
果Ｚと、Ｚの１部のデータZ₁のモジユロ３値Ｃ
と、残りのデータZ₂のモジユロ３値Ｄとを出力す
る。 本実施例では演算結果のデータＺを、後段の回
路において、Z₁とZ₂との２個のデータとして別別
に扱う様な場合に適したモジユロ３回路の例を示
す。 モジユロ３値Ｃ、Ｄを生成する回路より前段の
回路、すなわち、第１、第２入力レジスタ７０
１，７０２、演算回路６０１、演算結果出力レジ
スタ７０３、第１、第２入力モジユロ３生成回路
６０２，６０３、第１、第２モジユロ３一致回路
６０４，６０５、第１、第２モジユロ３保持レジ
スタ７０４，７０５は第２図の演算回路２０００
と同等なので説明は省略する。 第１結果モジユロ３生成回路４０１はデータパ
ス７３１を通して演算結果Ｚの一部のデータZ₁を
入力すると、そのモジユロ３値を生成し、データ
パス４１を通して出力し、第１結果モジユロ３一
致回路４０５と第２結果モジユロ３減算回路４０
４との１入力とする。 第２結果モジユロ３生成回路４０２は、データ
パス７３２を通して演算結果Ｚのうち、データZ₁
を除いた残りのデータZ₂を入力すると、そのモジ
ユロ３値を生成し、データパス４２を通して出力
し、第２結果モジユロ３一致回路４０６と、第１
結果モジユロ３減算回路４０３との１入力とす
る。 モジユロ３演算回路６０７は、第１モジユロ３
保持レジスタ７０４の出力モジユロ３値をデータ
パス７４を通して入力すると共に、第２モジユロ
３保持レジスタ７０５の出力モジユロ３値をデー
タパス７５を通して入力とし、いずれかのモジユ
ロ３値が〔１、１〕の時は、〔１、１〕をそのま
ま出力し、両方共に〔１、１〕でない時は、その
２個のモジユロ３値間で演算回路６０１に対応し
たモジユロ３演算を実行し、その結果を出力す
る。 モジユロ３演算回路６０７の出力は、演算結果
Ｚのモジユロ３期待値として、データパス６７を
通して第１結果モジユロ３減算回路４０３と第２
結果モジユロ３減算回路４０４との１入力とす
る。 第１結果モジユロ３減算回路４０３は、データ
パス４２を通して演算結果Ｚの一部Z₂のモジユロ
３値を入力すると共に、データパス６７を通して
Ｚのモジユロ３期待値を入力とし、いずれかのモ
ジユロ３値が〔１、１〕のときは〔１、１〕をそ
のまま出力し、両方共に〔１、１〕でない時に
は、Ｚ−Z₂のモジユロ３値を生成して出力する。 第１結果モジユロ３減算回路４０３の出力は、
演算結果の一部Z₁のモジユロ３期待値としてデー
タパス４３を通して第１結果モジユロ３一致回路
４０５の１入力となる。 第２結果モジユロ３減算回路４０４はデータパ
ス４１を通して演算結果Ｚの一部Z₁のモジユロ３
値を入力すると共に、エータパス６７を通してＺ
のモジユロ３期待値を入力とし、いずれかのモジ
ユロ３値が〔１、１〕のときは〔１、１〕をその
まま出力し、両方共に〔１、１〕でない時には、
Ｚ−Z₁のモジユロ３値を生成して出力する。 第２結果モジユロ３減算回路４０４の出力は前
記演算結果の一部Z₂のモジユロ３期待値として、
信号線４４を通して、第２結果モジユロ３一致回
路４０６の１入力となる。 第１結果モジユロ３一致回路４０５は、データ
パス４１を通して演算結果Ｚの一部Z₁のモジユロ
３値をデータパス４３を通してそのモジユロ３期
待値を入力すると、一致チエツクを実行し、一致
している時はZ₁のモジユロ３値をそのまま出力
し、Z₁のモジユロ３値と期待値とのいずれかが
〔１、１〕の時、あるいはZ₁のモジユロ３値とそ
の期待値が一致していない時は、〔１、１〕を出
力し、出力されたモジユロ３値はデータパス４５
を通して第１モジユロ３出力レジスタ４０７の入
力となる。 第２結果モジユロ３一致回路４０６はデータパ
ス４２を通して演算結果Ｚの一部Z₂のモジユロ３
値をデータパス４３を通してその期待値を入力す
ると、一致チエツクを実行し、一致している時は
Z₂のモジユロ３値をそのまま出力し、Z₂のモジユ
ロ３値と期待値とのいずれかが〔１、１〕の時、
あるいは、Z₂のモジユロ３値とその期待値が一致
していない時は、〔１、１〕を出力し、出力され
たモジユロ３値はデータパス４６を通して第２モ
ジユロ３出力レジスタ４０８の入力となる。 第１モジユロ３出力レジスタ４０７は第１結果
モジユロ３一致回路４０５の出力モジユロ３値を
データパス４５を通して入力し、ストローブ信号
によつて格納後、データパス４７を通して出力す
る。この出力モジユロ３値Ｃは、演算回路４００
０の１出力として後段のモジユロ３回路の入力等
に用いられる。 ただしストローブ信号入力前の本レジスタ内の
保持値が〔１、１〕の時は、〔１、１〕が保持さ
れ、出力は変化しない。 第２モジユロ３出力レジスタ４０８は第１結果
モジユロ３一致回路４０６の出力モジユロ３値
を、データパス４６を通して入力し、ストローブ
信号によつて格納後、データパス４８を通して出
力する。このモジユロ３値Ｄは演算回路４０００
の１出力として後段のモジユロ３回路の入力等に
用いられる。 ただしストローブ信号入力前の本レジスタ内の
保持値が〔１、１〕の時は〔１、１〕が保持され
出力は変化しない。 演算回路４０００内に故障が生じた時、また入
力データが不正の時には、出力モジユロ３値Ｃ、
Ｄはモジユロ３の値としては不正な値〔１、１〕
となり、演算回路４０００の出力ＣまたはＤより
前段で故障が生じた事を、後段のモジユロ３回路
に伝達する事ができ、またモジユロ３値Ｃまたは
Ｄ＝〔１、１〕によつて故障が報告された後、回
路全体のどの部分で故障が生じたかを知るため
に、不正なモジユロ３値〔１、１〕がどのように
伝搬してきたかを調べれば故障箇所を指摘する事
が容易であるという点において、第２図の演算回
路２０００と同様であるので説明を省略する。 第５図は、本発明に使用されるモジユロ３演算
回路の例を示す真理値表である。第５図ａは加算
回路、ｂは減算回路、ｃは乗算回路、ｄは反転回
路に対応し、それぞれモジユロ３加算、モジユロ
３減算、モジユロ３乗算、モジユロ３反転回路の
真理値表である。ただし、一は任意の値を示す。 ここで第５図ａの加算回路の例について説明す
る。 任意の２個の２進数ＸとＹの和Ｚを求める加算
回路のチエツク回路において、入力２進数Ｘのモ
ジユロ３の値をＡ＝〔a₁、a₂〕、入力２進数Ｙのモ
ジユロ３の値をＢ＝〔b₁、b₂〕とすると、２進数
ＸとＹの加算結果Ｚのモジユロ３の値としての期
待値Ｃ＝〔c₁、c₂〕を準備する。例えばＡ＝〔０、
１〕、Ｂ＝〔１、０〕の時は第５図ａの真理値表よ
りＣ＝〔０、０〕となる。 以上は従来のモジユロ３回路と同等であるが、
本回路の特徴は、モジユロ３の値として〔１、
１〕を考慮した事にある。 もし、２進数Ｘよりモジユロ３の値Ａ＝〔a₁、
a₂〕を生成する回路の故障によつてＡ＝〔１、１〕
となつた場合、第５図ａの真理値表に示す様に、
期待値Ｃ＝〔c₁、c₂〕＝〔１、１〕となる。 ２進数Ｙ側の故障についても同様である。つま
り期待値Ｃが〔１、１〕となるのは３ケース存在
し、１はＡ＝〔１、１〕の場合、他の１つはＢ＝
〔１、１〕の場合、そしてモジユロ３加算回路自
体の故障によつてＣ＝〔１、１〕となる場合であ
る。 第６図は本発明に使用されるモジユロ３一致回
路の真理値表を示す図である。２個の２ビツトデ
ータＡ＝〔a₁、a₂〕とＢ＝〔b₁、b₂〕がＡ＝Ｂのと
き、Ｃ＝〔c₁、c₂〕＝〔a₁、a₂〕、Ａ≠Ｂのときおよ
びＡまたはＢ＝〔１、１〕のときはＣ＝〔c₁、c₂〕
＝〔１、１〕となる２ビツトデータＣを出力する。 第７図は第５図の真理値表で示した論理で構成
されたモジユロ３演算回路３０２と、第６図の真
理値表で示した論理で構成されたモジユロ３一致
回路３０３を含むチエツク回路のブロツク図であ
る。 例えば２個の２進データＸ＝〔０、１、１、０〕
とＹ＝〔０、１、０、１〕の加算により、ＸとＹ
との和Ｚ＝Ｘ＋Ｙ〔１、０、１、１〕を出力する
加算回路のチエツク回路の場合、モジユロ３演算
回路３０２はＸのモジユロ３値Ａ＝〔a₁、a₂〕＝
〔０、０〕とＹのモジユロ３値Ｂ＝〔b₁、b₂〕＝
〔１、０〕とを入力し、ＡとＢとの和Ｃ＝Ａ□＋Ｂ
＝〔c₁、c₂〕＝〔１、０〕をモジユロ３期待値とし
て生成し、データパス３２を通して、モジユロ３
一致回路３０３の１入力とする。 モジユロ３生成回路３０７は和の２進数Ｚを入
力するとＺのモジユロ３の値Ｄ＝〔d₁、d₂〕＝〔１、
０〕を生成しデータパス３１を通してモジユロ３
一致回路３０３の１と入力する。 モジユロ３一致回路３０３はデータパス３１を
通してＺのモジユロ３値Ｄを、データパス３２を
通して、その期待値Ｃを入力すると、Ｄ＝Ｃのと
きはＭ＝〔m₁、m₂〕＝〔d₁、d₂〕、Ｄ≠Ｃのとき、
およびＤまたはＣ＝〔１、１〕のときはＭ＝〔m₁、
m₂〕＝〔１、１〕となる２ビツトデータＭを出力
する。 ここでモジユロ３生成回路３０１に故障が発生
してＤ＝〔１、１〕となつた場合、モジユロ３演
算回路３０２の入力ＡまたはＢ＝〔１、１〕とな
つた場合、モジユロ３演算回路３０２に故障が発
生してＣ＝〔１、１〕となつた場合、モジユロ３
一致回路３０３自体に故障が発生してＭ＝〔１、
１〕となつた場合、演算回路部またはモジユロ３
演算回路３０２に故障が発生してＤ≠Ｃとなつた
場合、のいずれの場合にも出力Ｍ＝〔１、１〕と
なり、出力Ｍ以前の回路に故障が発生した事を検
出し、故障を示すモジユロ３の値〔１、１〕を後
段のチエツク回路に出力する事になる。後段のチ
エツク回路では〔１、１〕以外の値を入力した時
は正常なデータ、〔１、１〕の時は故障が検出さ
れている事を判別する事ができる。 第８図ａ及びｂは本発明に使用されるモジユロ
３レジスタの真理値表及びブロツク図である。 第８図ａ及びｂを参照して、モジユロ３レジス
タ５０１は２ビツトデータＤ＝〔d₁、d₂〕とスト
ローブ信号STBを入力とし、真理値表で示す論
理構成により、２ビツトデータＥ＝〔e₁、e₂〕が
出力される。例えばストローブ信号入力前の出力
Ｅ＝〔１、０〕の時、Ｄ＝〔０、１〕でストローブ
信号が入力されると、出力Ｅは〔１、０〕から
〔０、１〕に変化する。同様にこの状態でＤ＝
〔０、０〕でストローブ信号が入力されると、出
力Ｅは〔０、１〕から〔０、０〕に変化する。但
し出力Ｅの元の状態が〔１、１〕の時は、Ｄの値
に拘らず〔１、１〕の状態を保つことになる。従
つてＤ＝〔１、１〕またはＥ＝〔１、１〕の場合の
ストローブ入力後の出力Ｅは〔１、１〕に固定さ
れ、本来モジユロ３の値として〔１、１〕は不正
データであるから、本回路以前の回路に故障が発
生している事を検出した事になる。また本回路の
不正データ〔１、１〕からエラー報告信号を生成
すれば本回路はエラー表示フラグとしての役割も
兼ねることになる。 第９図ａ及びｂは、第８図のモジユロ３レジス
タ５０１に、エラー報告等に用いることのできる
ビツトデータｆを出力する機能を追加したモジユ
ロ３レジスタの真理値表及びブロツク図である。 第９図ａ及びｂを参照してモジユロ３レジスタ
５０２は、２ビツトデータＤ＝〔d₁、d₂〕とスト
ローブ信号STBを入力とし、真理値表で示す論
理構成により、２ビツトデータＥ＝〔e₁、e₂〕と
１ビツトデータｆが出力される。１ビツトデータ
ｆは、入力Ｄ＝〔１、１〕の状態でストローブ信
号が入力されると“１”となり、その後は出力Ｅ
＝〔１、１〕と共にｆ＝１の状態を保つことにな
る。この１ビツトデータｆ＝１は不正データ
〔１、１〕が入力された事を意味するのでそのま
まエラー報告信号として用いる事ができる。その
他の動作は第８図において説明したモジユロ３レ
ジスタ５０１と同等なので、説明は省略する。 なお、上述の実施例では、Ｗ＝３、即ち、モジ
ユロ３回路について説明したが、Ｗ＝2^w−１（ｗ
は２以上の整数）の場合についても同様に構成で
きる。 〔発明の効果〕 以上説明した様に本発明ではモジユロＷの値と
して不正なデータ〔１、…、１〕を考慮し、〔１、
…、１〕を故障検出時のモジユロＷの値とするこ
とによつて、チエツク回路自体の〔１、…、１〕
の故障も検出できると共に、後段のチエツク回路
の前段の故障検出を伝達する事ができ、さらに
〔１、…、１〕の伝達経路をたどる事によつて、
故障箇所を判別し易いため、チエツク回路全体の
検出率、分解能を向上させ、さらにLSI化等に適
した構成にできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は本発明のモジユロ３回路をチエツク回路
として使用した演算回路の一例を示すブロツク
図、第３図は演算回路の他の例を示すブロツク
図、第４図は演算回路のさらに他の例を示すブロ
ツク図、第５図は本発明に使用されるモジユロ３
演算回路の真理値表示す図、第６図は本発明に使
用されるモジユロ３一致回路の真理値表を示す
図、第７図はモジユロ３演算回路とモジユロ３一
致回路とを含むチエツク回路の一例を示すブロツ
ク図、第８図ａ及びｂはそれぞれ本発明に使用さ
れるモジユロ３レジスタの真理値表を示す図及び
ブロツク図、第９図ａ及びｂはそれぞれモジユロ
３レジスタの他の例である真理値表を示す図及び
ブロツク図、第１０図は従来のモジユロ３チエツ
ク回路の一例を示すブロツク図、第１１図は演算
装置内の一部であり、その中間結果に対するモジ
ユロ３チエツク回路の一例を示すブロツク図であ
る。 １０１，１０２，６０２，６０３，２０１，２
０２，４０１，４０２，３０１，８１２，８１
３，８１６……モジユロ３生成回路、１０３，６
０７，３０２，８１７……モジユロ３演算回路、
１０４，２０３，４０３，４０４……モジユロ３
減算回路、１０５，６０４，６０５，２０４，４
０５，４０６，３０３……モジユロ３一致回路、
１０００……モジユロ３回路、７０４，７０５，
７０６，５０４，５０５，５０６，４０７，４０
８，５０１，５０２，８０４，８０５，８０６…
…モジユロ３レジスタ、７０１，７０２，８０
１，８０２……入力レジスタ、６０１，８１１…
…演算回路、７０３，８０３……演算結果出力レ
ジスタ、５０７，８１０……論理和回路、２００
０，３０００，４０００，８０００……演算回
路、８１４，８１５，８１８……一致回路、８０
７，８０８，８０９……EIF、９００１，９００
２……入力オペランドレジスタ、９００３……演
算結果レジスタ、９０１１……演算回路、９０１
２……モジユロ３期待値生成回路、９００４……
モジユロ３期待値レジスタ、９０１３……モジユ
ロ３一致チエツク回路、９００５……エラー表示
フラグ、９０００……演算装置。

Claims (1)

1. 【特許請求の範囲】 １ ｎ（ｎは２以上の整数）個のｗ（ｗは２以上の
   整数）ビツトデータA₁＝〔a₁₁、…、a_1w〕、A₂＝
   〔a₂₁、…、a_2w〕、…、A_o＝〔a_o1、…、a_ow〕を入
   力とし、該ｎ個の入力A₁、A₂、…、A_o間でのモ
   ジユロＷ（Ｗ＝2^w−１）演算の結果をＤ＝〔d₁、
   …、d_w〕としたとき、前記入力A₁、A₂、…、A_o
   のうちの１つ以上が〔１、…、１〕のときはＣ＝
   〔１、…、１〕、その他のときはＣ＝〔d₁、…、d_w〕
   となるｗビツトデータＣ＝〔c₁、…、c_w〕を出力
   するモジユロＷ演算回路と、ＮビツトのデータＺ
   のうち、ＭビツトのデータZ₁を入力とし該データ
   Z₁のモジユロＷ値Ｅ＝〔e₁、…、e_w〕を生成し出
   力する第１モジユロＷ生成回路と、前記データＺ
   のうち、前記データZ₁を除いたＮ−Ｍビツトのデ
   ータZ₂を入力とし、該データZ₂のモジユロＷ値Ｆ
   ＝〔f₁、…、f_w〕を生成し出力する第２モジユロ
   Ｗ生成回路と、前記モジユロＷ演算回路の出力Ｃ
   ＝〔c₁、…、c_w〕と、前記第２モジユロＷ生成回
   路の出力Ｆ＝〔f₁、…、f_w〕とを入力とし、該入
   力ＣとＦとの差Ｃ−ＦのモジユロＷ値をＧ＝〔g₁、
   …、g_w〕としたとき、前記入力Ｃ、Ｆのうちの
   １つ以上が〔１、…、１〕のときはＨ＝〔１、…、
   １〕、その他のときはＨ＝〔g₁、…、g_w〕となるｗ
   ビツトデータＨ＝〔h₁、…、h_w〕を出力するモジ
   ユロＷ減算回路と、該モジユロＷ減算回路の出力
   Ｈ＝〔h₁、…、h_w〕と、前記第１モジユロＷ生成
   回路の出力Ｅ＝〔e₁、…、e_w〕とを入力とし、Ｈ
   ＝ＥのときはＫ＝〔e₁、…、e_w〕、Ｈ≠Ｅまたは
   Ｈ、Ｅのうちの１つ以上が〔１、…、１〕のとき
   はＫ＝〔１、…、１〕となるｗビツトデータＫ＝
   〔k₁、…、k_w〕を出力するモジユロＷ一致回路と
   を備え、前記ｎ個の入力データA₁、A₂、…、A_o
   間の演算結果Ｄから、前記モジユロＷ値Ｆを差し
   引いた結果Ｇと、前記モジユロＷ値Ｅとが一致
   し、かつ入力データのなかに〔１、…、１〕の値
   がないときは、Ｋ＝Ｅ＝〔e₁，…，e_w〕、その他の
   ときはＫ＝〔１，…，１〕なるｗビツトデータＫ
   ＝〔k₁、…、k_w〕を出力するようにしたことを特
   徴とするモジユロＷ回路。 ２ ｎ（ｎは２以上の整数）個のｗ（ｗは２以上の
   整数）ビツトデータA₁＝〔a₁₁、…、a_1w〕、A₂＝
   〔a₂₁、…、a_2w〕、…、A_o＝〔a_o1、…、a_ow〕を入
   力とし、該ｎ個の入力A₁、A₂、…、A_o間でのモ
   ジユロＷ（Ｗ＝2^w−１）演算の結果をＤ＝〔d₁、
   …、d_w〕としたとき、前記入力A₁、A₂、…、A_o
   のうちの１つ以上が〔１、…、１〕のときはＣ＝
   〔１、…、１〕、その他のときはＣ＝〔d₁、…、d_w〕
   となるｗビツトデータＣ＝〔c₁、…、c_w〕を出力
   するモジユロＷ演算回路と、ＮビツトのデータＺ
   のうち、ＭビツトのデータZ₁を入力とし、該デー
   タZ₁のモジユロＷ値Ｅ＝〔e₁、…、e_w〕を生成し
   出力する第１モジユロＷ生成回路と、前記データ
   Ｚのうち、前記データZ₁を除いたＮ−Ｍビツトの
   データZ₂を入力とし、該データZ₂のモジユロＷ値
   Ｆ＝〔f₁、…、f_w〕を生成し出力する第２モジユ
   ロＷ生成回路と、前記モジユロＷ演算回路の出力
   Ｃ＝〔c₁、…、c_w〕と、前記第２モジユロＷ生成
   回路の出力Ｆ＝〔f₁、…、f_w〕とを入力とし、該
   入力ＣとＦとの差Ｃ−ＦのモジユロＷ値をＧ＝
   〔g₁、…、g_w〕としたとき、前記入力Ｃ、Ｆのう
   ちの１つ以上が〔１、…、１〕のときはＨ＝〔１、
   …、１〕その他のときはＨ＝〔g₁、…、g_w〕とな
   るｗビツトデータＨ＝〔h₁、…、h_w〕を出力する
   モジユロＷ減算回路と、該モジユロＷ減算回路の
   出力Ｈ＝〔h₁、…、h_w〕と、前記第１モジユロＷ
   生成回路の出力Ｅ＝〔e₁、…、e_w〕とを入力とし、
   Ｈ＝ＥのときはＫ＝〔e₁、…、e_w〕、Ｈ≠Ｅまたは
   Ｈ、Ｅのうちの１つ以上が〔１、…、１〕のとき
   はＫ＝〔１、…、１〕となるｗビツトデータＫ＝
   〔k₁、…、k₂〕を出力するモジユロＷ一致回路と、
   モジユロＷ値の伝達パス上にあつて、該モジユロ
   Ｗ値Ｌ＝〔l₁、…、l_w〕と、ストローブ信号とを
   入力とし、出力Ｐ＝〔１、…、１〕の状態でスト
   ローブ信号を入力するとＰ＝〔１、…、１〕、その
   他の状態でストローブ信号を入力するとＰ＝〔l₁、
   …、l_w〕となるｗビツトデータＰ＝〔p₁、…、p_w〕
   を前記入力Ｌ＝〔l₁、…、l_w〕の１ストローブ後
   のモジユロＷ値として出力するモジユロＷレジス
   タとを備え、前記ｎ個の入力データA₁、A₂、…、
   A_o間の演算結果Ｄから、前記モジユロＷ値Ｆを
   差し引いた結果Ｇと、前記モジユロＷ値Ｅとが一
   致し、かつ入力データのなかに〔１、…、１〕の
   値がないときは、ｗビツトデータＫ＝Ｅ＝〔e₁、
   …、e_w〕を出力し、その他のときはＫ＝〔１、…、
   １〕を保持し、出力すると共に前記モジユロＷレ
   ジスタの保持値によつて〔１、…、１〕の伝達経
   路を検出するようにしたことを特徴とするモジユ
   ロＷ回路。 ３ ｎ（ｎは２以上の整数）個のｗ（ｗは２以上の
   整数）ビツトデータA₁＝〔a₁₁、…、a_1w〕、A₂＝
   〔a₂₁、…、a_2w〕、…、A_o＝〔a_o1、…、a_ow〕を入
   力とし、該ｎ個の入力A₁、A₂、…、A_o間でのモ
   ジユロＷ（Ｗ＝2^w−１）演算の結果をＤ＝〔d₁、
   …、d_w〕としたとき、前記入力A₁、A₂、…、A_o
   のうちの１つ以上が〔１、…、１〕のときはＣ＝
   〔１、…、１〕、その他のときはＣ＝〔d₁、…、d_w〕
   となるｗビツトデータＣ＝〔c₁、…、c_w〕を出力
   するモジユロＷ演算回路と、ＮビツトのデータＺ
   のうち、ＭビツトのデータZ₁を入力とし、該デー
   タZ₁のモジユロＷ値Ｅ＝〔e₁、…、e_w〕を生成し
   出力する第１モジユロＷ生成回路と、前記データ
   Ｚのうち、前記データZ₁を除いたＮ−Ｍビツトの
   データZ₂を入力とし、該データZ₂のモジユロＷ値
   Ｆ＝〔f₁、…、f_w〕を生成し出力する第２モジユ
   ロＷ生成回路と、前記モジユロＷ演算回路の出力
   Ｃ＝〔c₁、…、c_w〕と、前記第２モジユロＷ生成
   回路の出力Ｆ＝〔f₁、…、f_w〕とを入力とし、該
   入力ＣとＦとの差Ｃ−ＦのモジユロＷ値をＧ＝
   〔g₁、…、g_w〕としたとき、前記入力Ｃ、Ｆのう
   ちの１つ以上が〔１、…、１〕のときはＨ＝〔１、
   …、１〕、その他のときはＨ＝〔g₁、…、g_w〕とな
   るｗビツトデータＨ＝〔h₁、…、h_w〕を出力する
   モジユロＷ減算回路と、該モジユロＷ減算回路の
   出力Ｈ＝〔h₁、…、h_w〕と、前記第１モジユロＷ
   生成回路の出力Ｅ＝〔e₁、…、e_w〕とを入力とし、
   Ｈ＝ＥのときはＫ＝〔e₁、…、e_w〕、Ｈ≠Ｅまたは
   Ｈ、Ｅのうちの１つ以上が〔１、…、１〕のとき
   はＫ＝〔１、…、１〕となるｗビツトデータＫ＝
   〔k₁、…、k_w〕を出力するモジユロＷ一致回路
   と、モジユロＷ値の伝達パス上にあつて、該モジ
   ユロＷ値Ｌ＝〔l₁、…、l_w〕と、ストローブ信号
   とを入力とし、出力Ｐ＝〔１、…、１〕の状態で
   ストローブ信号を入力するとＰ＝〔１、…、１〕、
   その他の状態でストローブ信号を入力するとＰ＝
   〔l₁、…、l_w〕となるｗビツトデータＰ＝〔p₁、…、
   p_w〕を、前記入力Ｌ＝〔l₁、…、l_w〕の１ストロ
   ーブ後のモジユロＷ値として出力するとともに前
   記入力Ｌ＝〔１、…、１〕またはｐ＝〔１，…，
   １〕の状態でストローブ信号を入力するとｑ＝
   １、その他の状態でストローブ信号を入力すると
   ｑ＝０となる１ビツトデータｑを出力するモジユ
   ロＷレジスタとを備え、前記ｎ個の入力データ
   A₁、A₂、…、A_o間の演算結果Ｄから前記モジユ
   ロＷ値Ｆを差し引いた結果Ｇと、前記モジユロＷ
   値Ｅとが一致し、かつ入力データのなかに〔１、
   …、１〕の値がないときはｗビツトデータＫ＝Ｅ
   ＝〔e₁、…、e_w〕を出力し、その他のときはＫ＝
   〔１、…、１〕を保持し、該ｗビツトデータＫと
   前記１ビツトデータｑとによつてエラー報告とを
   出力すると共に、前記モジユロＷレジスタの保持
   値によつて、〔１、…、１〕の伝達経路を検出す
   るようにしたことを特徴とするモジユロＷ回路。