JPH0786840B2 - モジュロｗ回路 - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明はデータ処理装置に関し，特に演算回路等のチェ
ックに用いられるモジュロＷ回路に関する。 〔従来の技術〕 モジュロＷ回路は，演算回路等のチェック回路として従
来より頻繁に使用されているチェック回路の１つであ
る。 又，モジュラスのＷとしてはＷ＝2^W−１（例えば,3,7,1
5,…）がしばしば用いられる。なぜなら，モジュロＷの
値をｗビットで表現できるため，他のモジュラスに比べ
低コストで実現できるからである。 以下,W＝2^W−１の代表として,W＝2²−１＝３を考える。
モジュロ３の３通りの値0,1,2に対し,2ビットデータで
表現する事ができる４通りの値〔0,0〕，〔0,1〕，〔1,
0〕〔1,1〕のうちの３通りの値を定義づける。例えば,0
に対し〔0,0〕,1に対し〔0,1〕,2に対し〔1,0〕を対応
させる。 第10図に従来より用いられているモジュロ３回路の一例
を示す。第10図において，演算装置9000は，第１入力デ
ータと第２入力データとを入力すると，それぞれ第１入
力オペランドレジスタ9001,第２入力オペランドレジス
タ9002に格納し，演算回路9011によって，第１入力オペ
ランドと第２入力オペランドとの間の演算を実行し，そ
の結果を演算結果レジスタ9003に格納し，その後出力す
る。 この演算装置9000におけるモジュロ３回路は，モジュロ
３期待値生成回路9012と，モジュロ３期待値レジスタ90
04と，モジュロ３一致チェック回路9013と，エラー表示
フラグ9005とで構成される。 モジュロ３期待値生成回路9012は，第１入力オペランド
レジスタ9001と第２入力オペランドレジスタ9002とか
ら，それぞれデータパス901,902を通して第１入力オペ
ランドと第２入力オペランドとを入力すると，演算回路
9011に対応したモジュロ３演算を実行し，演算結果のモ
ジュロ３の期待値を生成して，データパス912を通して
モジュロ３期待値レジスタ9004に出力する。 モジュロ３期待値レジスタ9004は，モジュロ３期待値生
成回路9012の出力であるモジュロ３期待値をデータパス
912を通して入力し，格納した後データパス904を通して
モジュロ３一致チェック回路9013に出力する。 モジュロ３一致チェック回路9013は，演算結果レジスタ
9003よりデータパス903を通して演算結果を入力すると
共に，モジュロ３期待値レジスタ9004よりデータパス90
4を通してモジュロ３期待値を入力すると，演算結果の
モジュロ３を生成し，その値と，モジュロ３期待値が一
致しているか否かをチェックし，一致していないとき
は，エラー報告をデータパス913を通してエラー表示フ
ラグ9005に出力する。 エラー表示フラグ（以後FIFと呼ぶ）9005は，データパ
ス913を通してエラー報告を入力すると，それを格納
し，以後解除信号を入力するまで，その値を保持すると
共に，エラー報告をデータパス905を通し出力する。 上述した様な動作により，演算装置9000の故障は検出さ
れ報告されるが，一般的なモジュロ３回路においては，
第10図で示したよりも詳細にチェックを実行しているの
が普通である。つまり，演算回路の最終結果だけなく，
中間結果に対しても同様な一致チェックが実行されてい
る。この場合の中間結果のモジュロ３期待値はデータパ
ス921を通って演算回路に入力される。 第11図は，演算装置内の演算回路の一部であって，その
中間結果に対してモジュロ３チェックを実行するときの
一例を示す図である。 第11図において，演算回路8000は２個の２進データX,Y
とそれぞれのモジュロ３値A,Bとを入力とし,2進データ
ＸとＹとの間の演算結果Ｚと，演算結果Ｚのモジュロ３
値Ｃと，モジュロ３チェックの結果によるエラー報告Ｅ
とを出力とする。 第１入力レジスタ801と第２入力レジスタ802は，それぞ
れ２進データＸとＹとを入力し格納した後，それぞれデ
ータパス81,82を通して２進データX,Yを出力し，図示の
ように２進データX,Yは演算回路811に入力し,2進データ
Ｘ及びＹはそれぞれ第１入力モジュロ３生成回路812及
び第２入力モジュロ３生成回路813の入力となる。 演算回路811は，データパス81を通して２進データＸ
を，データパス82を通して２進データＹを入力すると２
進データＸとＹとの間で演算を実行し，その演算結果Ｚ
をデータパス91を通し演算結果出力レジスタ803に出力
する。 演算結果出力レジスタ803は，データパス91を通して演
算結果Ｚを入力し格納した後，データパス83を通して演
算結果Ｚを出力する。演算結果Ｚは演算回路8000の出力
となると共に，演算結果モジュロ３生成回路816の入力
となる。 第１入力モジュロ３生成回路812は，データパス81を通
して２進データＸを入力すると，そのモジュロ３値を生
成し，データパス92を通して出力し，モジュロ３値を一
致回路814と第１モジュロ３保持レジスタ804の入力とす
る。 第２入力モジュロ３生成回路813は，データパス82を通
して２進データＹを入力すると，そのモジュロ３値を生
成し，データパス93を通して出力し，モジュロ３値を一
致回路815と第２モジュロ３保持レジスタ805の入力とす
る。 第１モジュロ３保持レジスタ804と第２モジュロ３保持
レジスタ805は，それぞれデータパス92,93を通して２進
データX,Yのモジュロ３値を入力し格納した後，それぞ
れデータパス84,85を通してモジュロ３演算回路817の入
力とする。 モジュロ３演算回路817は，データパス84を通して２進
データＸのモジュロ３値を，データパス85を通して２進
データＹのモジュロ３値を入力し，演算回路811の演算
に対応したモジュロ３演算を実行し，演算結果Ｚのモジ
ュロ３の期待値を生成し，データパス97を通して出力
し，一致回路818の入力とする。 演算結果モジュロ３生成回路816は，データパス83を通
して演算結果Ｚを入力すると，演算結果Ｚのモジュロ３
値を生成し，データパス96を通して一致回路818とモジ
ュロ３出力レジスタ806の入力とする。 モジュロ３出力レジスタ806は，データパス96を通して
演算結果Ｚのモジュロ３値を入力し格納した後，データ
パス86を通して演算結果Ｚのモジュロ３値Ｃを出力す
る。演算結果Ｚのモジュロ３値Ｃは演算回路8000の１出
力として，後段のモジュロ３回路（図示せず）の入力等
に用いられる。 一致回路814は，データパス92を通して２進データＸの
モジュロ３値を入力すると共に,2進データＸのモジュロ
３期待値Ａを入力し,2進データＸのモジュロ３値とその
期待値Ａが一致しているか否かをチェックし，一致して
いないときはエラー報告をデータパス94を通してFIF
（エラー表示フラグ）808に出力する。 一致回路815も同様に，データパス93より入力される２
進データＹのモジュロ３値とその期待値Ｂとを比較し，
その結果をデータパス95を通してFIF809に出力する。 一致回路818も同様にデータパス96より入力される演算
結果Ｚのモジュロ３値とデータパス97より入力される期
待値とを比較し，その結果をデータパス98を通してFIF8
07に出力する。 FIF807,808,809は，それぞれデータパス98,94,95を通し
てエラー報告を入力すると，それを格納し，以後解除信
号を入力するまでその値を保持すると共に，その値を論
理和回路810に出力する。 論理和回路810は,FIF807,808,809のいずれかよりエラー
報告を入力すると，故障発生を示すエラー報告Ｅを演算
回路8000の１出力として出力する。 〔発明が解決しようとする問題点〕 第10図及び第11図において，従来のモジュル３回路で
は，モジュロ３が「データの示す数値を３で割った余
り。」であるという数学的理由から，モジュロ３の値と
して３つまり２進データ〔1,1〕は考慮されていない。
しかしながら，本来データ処理装置で用いられるモジュ
ロ３回路は，回路の故障を検出するためのチェック回路
に用いられているのであるから，故障によってモジュロ
３の値が〔1,1〕となるケースも考慮すべきである。 例えば第11図において，第１入力モジュロ３生成回路81
2の故障により，データパス92のパス上に〔1,1〕が出力
された場合，従来のモジュロ３回路〔1,1〕の入力に対
する出力は不定とされ，一致回路814,モジュロ３演算回
路817,一致回路818等の出力は，論理的な意味を持た
ず，その回路構成に依存する。 従って，モジュロ３回路自体の故障によって，〔1,1〕
のパターンが生じた場合，その故障を検出する事は困難
であり，さらに演算回路上の故障によって演算結果が不
正となった場合も，そのモジュロ３の値が，上記〔1,
1〕に対する出力と同じ値の場合には，その故障は検出
されず，そのチェック回路の検出率は著しく低下するば
かりでなく，それより下段のチェック回路においてエラ
ー表示フラグが点灯した時には，その故障箇所の指摘に
誤りを生ずる要因となる。 また演算回路の一部をLSI等で実現する様な場合，そのL
SI等単体の故障検出のための評価には，通常ある種のテ
ストパターンの入力に対する出力およびフリップフロッ
プ内の値に用いて,LSI等内の論理ゲートや論理パターン
の検証をする。 LSI内にモジュロ３回路を含む場合には，テスト入力と
して〔1,1〕のケースを含まないと，その検出率が向上
しないため，演算回路全体としては論理的に全く無意味
とされる〔1,1〕の入力に対しても論理の記述が必要と
なり，その論理は回路構成に完全に依存するため，非常
に複雑で容易に理解しがたい記述となってしまう。 一方モジュロ３を用いたチェック回路としては，前述の
様にモジュロ３の期待値と，実際の演算結果から生成さ
れるモジュロ３の値とを一致チェックする。そのため，
検出率を向上させるためには，演算回路各部の期待値を
生成し，その個々にエラーフラグを設定する必要があ
り，ハードウェア量の増加が大きいと共に，その中の複
数のエラーフラグが点灯した時には，その原因が同じ故
障によるものか否かの判別が困難である。 一般に，従来のモジュロＷ回路では，全ビット“1"に対
する考慮がされていないため，モジュロＷ回路としての
故障の検出率，分解能の向上が困難であり，さらに近年
のLSI化に伴うチェック回路の検証の際，無意味な全ビ
ット“1"の論理記述が設計効率向上の妨げとなっている
という欠点がある。換言すると，従来のモジュロＷ回路
は，チェック回路設計が容易である反面，パリティ・チ
ェック等の他のチェック回路に比較し，エラー発生の際
の検出率及びエラー検出の際のエラー箇所指摘のための
分解能が低いという欠点がある。 〔問題点を解決するための手段〕 本発明は、ｗビットの入力、ｗビットの出力を有するモ
ジュロＷ回路であって、ｗビット（ｗ≧２）で表現する
ことができる2^w通りの２進値のうち、全ビットが“1"を
除くＷ（＝2^W−１）通りの２進値のうち１通りのコード
は、故障が検出されたことを示すエラーコードとして定
義され、全ビットが“1"を含む残りのＷ（＝2^W−１）通
りの２進値は、モジュロＷのＷ通りのコードとして定義
され、故障が発生又は故障を検出したエラーコードを生
成した際には、そのエラーコードを伝搬させることを特
徴とするモジュロＷ回路であって、ｎ個のｗビットデー
タA₁＝［a₁₁,a₁₂…,a_1w］,A₂＝［a₂₁,a₂₂…,a_2w］，…,
A_n＝［a_n1,a_n2,…,a_nw］の入力のうちの１つ以上が前記
エラーコードを示しているとき、ｗビットデータＣ＝
［c₁,c₂,…,c_w］として前記エラーコードを出力する。 〔実施例〕 次に本発明の実施例について図面を参照して説明する。 なお，以下の説明では,W＝３の場合，すなわちモジュロ
３回路について述べる。 第１図は本発明の実施例であり，本発明のモジュロ３回
路を使用した演算回路のブロック図である。 第１図において，演算回路6000は,2個の２進データX,Y
と，それぞれのモジュロ３期待値A,Bとを入力とし,2進
データＸとＹとの間の演算結果Ｚと，演算結果Ｚのモジ
ュロ３値Ｃとを出力する。 第１入力レジスタ701と第２入力レジスタ702は，それぞ
れ２進データＸとＹとを入力し格納した後，それぞれデ
ータパス17,72を通して２進データX,Yを出力し，図示の
ように２進データX,Yは演算回路601に入力し,2進データ
Ｘ及びＹはそれぞれ第１入力モジュロ３生成回路602及
び第２入力モジュロ３生成回路603の入力となる。 演算回路601は，データパス71を通して２進データＸ
を，データパス72を通して２進データＹを入力すると,2
進データＸとＹとの間で演算を実行し，その演算結果Ｚ
をデータパス61を通し，演算結果出力レジスタ703に出
力する。 演算結果出力レジスタ703は，データパス61を通して演
算結果Ｚを入力し格納した後，データパス73を通して演
算結果Ｚを出力する。演算結果Ｚは演算回路6000の出力
になると共に，演算結果モジュロ３生成回路606の入力
となる。 第１入力モジュロ３生成回路602は，データパス71を通
して２進データＸを入力すると，そのモジュロ３値を生
成し，データパス62を通して出力し，モジュロ３値を第
１入力モジュロ３一致回路604の入力とする。 第２入力モジュロ３生成回路603は，データパス72を通
して２進データＹを入力すると，そのモジュロ３値を生
成し，データパス63を通して出力し，モジュロ３値を第
２入力モジュロ３一致回路605の入力とする。 演算結果モジュロ３生成回路606は，データパス73を通
して演算結果Ｚを入力すると，そのモジュロ３値を生成
し，データパス66を通して出力し，モジュロ３値を演算
結果モジュロ３一致回路608の入力とする。 第１入力モジュロ３一致回路604は，データパス62を通
して２進データＸのモジュロ３値を入力すると共に,2進
データＸのモジュロ３期待値Ａを入力し,2進データＸの
モジュロ３値とその期待値Ａが一致しているか否かをチ
ェックし，一致している時は,2進データＸのモジュロ３
値をそのまま出力し,2進データＸのモジュロ３値と期待
値Ａとのいずれかが〔1,1〕の時，あるいは２進データ
Ｘのモジュロ３値の期待値Ａが一致していない時は，
〔1,1〕を出力し，出力されたモジュロ３値はデータパ
ス64を通して第１モジュロ３保持レジスタ704の入力と
なる。 第２入力モジュロ３一致回路605は，データパス63を通
して２進データＹのモジュロ３値を入力すると共に,2進
データＹのモジュロ３期待値Ｂを入力し，第１入力モジ
ュロ３一致回路604と同様に一致チェックを実行し,2進
データＹのモジュロ３値あるいは〔1,1〕を，データパ
ス65を通して出力し，第２モジュロ３保持レジスタ705
の入力とする。 第１モジュロ３保持レジスタ704は，データパス64を通
し第１入力モジュロ３一致回路604の出力モジュロ３値
を入力し，ストローブ信号によって格納後，データパス
74を通して出力し，モジュロ３演算回路607の入力とす
る。ただし，ストローブ信号入力前の本レジスタ内の保
持値が〔1,1〕）のときは，ストローブ信号入力後も
〔1,1〕が保持され，ストローブ信号に拘らず本レジス
タの出力モジュロ３値は〔1,1〕を保ち，変化しない。 第２モジュロ３保持レジスタ705は，データパス65を通
し第２入力モジュロ３一致回路605の出力モジュロ３値
を入力し，ストローブ信号によって格納後，データパス
75を通して出力し，モジュロ３演算回路607の別の入力
とする。ただし，ストローブ信号入力前の本レジスタ内
の保持値が〔1,1〕のときは，第１モジュロ３保持レジ
スタ704と同様に〔1,1〕が保持され，出力は変化しな
い。 モジュロ３演算回路607は，第１モジュロ３保持レジス
タ704の出力モジュロ３値をデータパス74を通して入力
とすると共に第２モジュロ３保持レジスタ705の出力モ
ジュロ３値をデータパス75を通して入力とし，いずれか
のモジュロ３値が〔1,1〕の時は〔1,1〕をそのまま出力
し，両方共に〔1,1〕でない時には，その２個のモジュ
ロ３値間で，演算回路601に対応したモジュロ３演算を
実行し，その結果を出力する。モジュロ３演算回路607
の出力は、演算結果Ｚのモジュロ３期待値とし，データ
パス67を通して演算結果モジュロ３一致回路608の入力
とする。 演算結果モジュロ３一致回路608は，データパス66を通
して演算結果Ｚのモジュロ３値を入力すると共に，デー
タパス67を通して演算結果Ｚのモジュロ３期待値を入力
すると，第１入力モジュロ３一致回路604および第２入
力モジュロ３一致回路605と同様に，演算結果Ｚのモジ
ュロ３値とその期待値との一致チェックを実行し，一致
している時は演算結果Ｚのモジュロ３値をそのまま出力
し，演算結果Ｚのモジュロ３値と期待値とのいずれかが
〔1,1〕の時，あるいは演算結果Ｚのモジュロ３値と期
待値が一致していない時は〔1,1〕を出力し，出力され
たモジュロ３値は，データパス68を通してモジュロ３出
力レジスタ706の入力となる。 モジュロ３出力レジスタ706は，演算結果モジュロ３一
致回路608の出力モジュロ３値をデータパス68を通して
入力し，ストローブ信号によって格納後，データパス76
を通して出力する。この出力モジュロ３値Ｃは，演算回
路6000の１出力として，後段のモジュロ３回路（図示せ
ず）の入力等に用いられる。ただし，ストローブ信号入
力前の本レジスタ内の保持値が〔1,1〕のときは，第１
及び第２モジュロ３保持レジスタ704及び705と同様に、
〔1,1〕が保持され，出力は変化しない。 演算回路6000において，例えば，第１モジュロ３保持レ
ジスタ704の出力に故障が生じ，データパス74上のモジ
ュロ３値が〔1,1〕となった場合，モジュロ３の値とし
て不正な値〔1,1〕は，データパス74を通りモジュロ３
演算回路607を経て，データパス67を通，演算結果モジ
ュロ３一致回路608からデータパス68を通り，モジュロ
３出力レジスタ706からデータパス76を通って，モジュ
ロ３値Ｃ＝〔1,1〕を出力する。 また第２の例として，第２入力モジュロ３一致回路605
により,2進データＹのモジュロ３値とその期待値Ｂが一
致しない時は，〔1,1〕がデータパス65を通して出力さ
れ，第２モジュロ３保持レジスタ705からデータパス75
を通り，モジュロ３演算回路607からデータパス67を通
り，演算結果モジュロ３一致回路608からデータパス68
を通り，モジュロ３出力レジスタ706からデータパス76
を通ってモジュロ３値Ｃ＝〔1,1〕を出力する。 さらに，演算回路601の故障によって，演算結果Ｚが異
常な値のときは，そのモジュロ３値は，データパス66か
ら演算結果モジュロ３一致回路608に入力され，データ
パス67上の期待値との一致チェックが実行され，一致し
ない時の値〔1,1〕がデータパス68を通ってモジュロ３
出力レジスタ706からデータパス76を通ってモジュロ３
値Ｃ＝〔1,1〕を出力する。 入力の期待値Ａ＝〔1,1〕の場合も同様であり，データ
パス64,74,67,68,76上のモジュロ３値は〔1,1〕とな
り，モジュロ３値Ｃ＝〔1,1〕を出力する。 以上述べた様に，演算回路6000内に故障が生じた時，ま
たは入力データが不正の時には，出力モジュロ３値Ｃ
は，モジュロ３の値としては不正な値〔1,1〕となり，
演算回路6000の出力Ｃより前段で故障が生じた事を，後
段のモジュロ３回路に伝達する事ができる。 また，このモジュロ３値Ｃ＝〔1,1〕によって，故障が
報告された後，回路全体のどの部分で故障が生じたかを
知るために，不正なモジュロ３値〔1,1〕がどのように
伝搬してきたかを調べれば，故障箇所を調べることが容
易である。 第２図は本発明の第２の実施例を示すブロック図であ
り，第１図の演算回路6000と同等な各種演算回路を組み
合わせた例であって，本発明に基づくモジュロ３回路
は，各演算回路ブロック内に，その演算回路に対応した
構成で含まれている。 以下の説明において， はモシュロ３加算， はモジュロ３減算または反転，及び はモジュロ３乗算を示す。 第２図において，演算回路7000は,6個の２進数X,Y,Z,R,
S,Tの入力に対し,P＝−（Ｘ＋Ｙ＋Ｚ−Ｒ）,Q＝（Ｘ＋
Ｙ−Ｓ・Ｔ）・（Ｘ＋Ｙ＋Ｚ−Ｒ）となる２個の２進数
P,Qを出力すると共に，その演算回路に対応して,X,Y,Z,
R,S,Tのそれぞれのモジュロ３の値A,B,C,D,E,Fを入力
し， となる２個のモシュロ３の値L,Mを出力する。 加算回路201は,2進数X,Yを入力すると，加算結果Ｘ＋Ｙ
を生成し，データパス１を通して出力し，加算回路204
と減算回路205の入力とすると共に，加算回路201内のモ
ジュロ３回路は,2進数ＸとＹのモジュロ３値A,Bを入力
し，加算結果Ｘ＋Ｙのモジュロ３期待値を生成し，加算
結果のチェックをして，故障が検出された時は〔1,1〕
を，それ以外の時は加算結果Ｘ＋Ｙのモジュロ３値 を，データパス21を通して出力し，加算回路204と減算
回路205の入力とする。 減算回路202は,2進数Z,Rを入力すると，減算経過Ｚ−Ｒ
を生成し，データパス２を通して出力すると共に,2進数
Z,Rのモジュロ３値C,Dを入力し，減算結果Ｚ−Ｒの結果
のチェックをして〔1,1〕または減算結果Ｚ−Ｒのモジ
ュロ３値 をデータパス22を通して出力し，加算回路204の入力と
する。 乗算回路203は,2進数S,Tを入力すると，乗算結果Ｓ・Ｔ
（＝Ｓ×Ｔ）を生成し，データパス３を通して出力する
と共に,2進数S,Tのモジュロ３値E,Fを入力し，乗算結果
Ｓ・Ｔの結果のチェックをして，〔1,1〕または乗算結
果Ｓ・Ｔのモジュロ３値 をデータパス23を通して出力し，加算回路205の入力と
する。 加算回路204は，データパス１を通して２進数Ｘ＋Ｙ
を，データパス２を通して２進数Ｚ−Ｒを入力し，加算
結果Ｘ＋Ｙ＋Ｚ−Ｒを生成し，データパス４を通して出
力すると共に，データパス21を通して２進数Ｘ＋Ｙのモ
ジュロ３値 を，データパス22を通して２進数Ｚ−Ｒのモジュロ３値 を入力し，加算結果Ｘ＋Ｙ＋Ｚ−Ｒの結果のチェックを
して，そのモジュロ３値 をデータパス24を通して出力する。ここでもし，加算回
路204内で故障が検出された場合，あるいは加算回路204
の入力以前に〔1,1〕となっている場合（ が〔1,1〕の場合）には， をデータパス24を通して出力し，この出力を反転回転20
6,乗算回路207の入力とする。 減算回路205は，データパス１を通して２進数Ｘ＋Ｙ
を，データパス３を通して２進数Ｓ・Ｔを入力し，減算
結果Ｘ＋Ｙ−Ｓ・Ｔを生成し，データパス５を通して出
力すると共に，データパス21を通してモジュロ３値 を，データパス23を通してモジュロ３値 を入力し，減算結果Ｘ＋Ｙ−Ｓ・Ｔのチェックをして，
そのモジュロ３値 をデータパス25を通して出力し，乗算回路207の入力と
する。データパス25上のモジュロ３値もそれより前段に
故障が発生していた場合には〔1,1〕となる。 反転回路206は，データパス４を通して２進数Ｘ＋Ｙ＋
Ｚ−Ｒを入力すると，反転結果−（Ｘ＋Ｙ＋Ｚ−Ｒ）を
生成し，データパス６を通して出力すると共に，データ
パス24を通してモジュロ３値 を入力し，反転結果−（Ｘ＋Ｙ＋Ｚ−Ｒ）のチェックを
して，そのモジュロ３値 をデータパス26を通して出力する。データパス26上のモ
ジュロ３値もそれより前段に故障が発生していた場合に
は〔1,1〕となる。 乗算回路207は，データパス４を通して２進数Ｘ＋Ｙ＋
Ｚ−Ｒを，データパス５を通して２進数Ｘ＋Ｙ−Ｓ・Ｔ
を入力すると，乗算結果（Ｘ＋Ｙ＋Ｚ−Ｒ）・（Ｘ＋Ｙ
−Ｓ・Ｔ）を生成し，データパス７を通して出力すると
共に，データパス24を通してモジュロ３値 を，データパス25を通してモジュロ３値 を入力すると，乗算結果（Ｘ＋Ｙ＋Ｚ−Ｒ）・（Ｘ＋Ｙ
−Ｓ・Ｔ）のチェックをし，そのモジュロ３値 をデータパス27を通して出力する。データパス27上のモ
ジュロ３値も，それより前段に故障が発生していた場合
には，〔1,1〕となる。 反転回路206の出力Ｐ＝−（Ｘ＋Ｙ＋Ｚ−Ｒ）とそのモ
ジュロ３値 ，および乗算回路207の出力Ｑ＝（Ｘ＋Ｙ＋Ｚ−Ｒ）・
（Ｘ＋Ｙ−Ｓ・Ｔ）とそのモジュロ３値 は，演算回路7000の出力となり，後段の回路に入力され
る。 ここで，例えば，乗算回路203内に故障が発生して，デ
ータパス23上のモジュロ３値が〔1,1〕となった場合，
このモジュロ３値は，減算回路205を経て，データパス2
5を通り，乗算回路207を経て，データパス27を通り,M＝
〔1,1〕となって出力される。Ｍ＝〔1,1〕は不正データ
であり,Mに至るまでのどこかに故障が発生した事が明示
され，かつ〔1,1〕の経路をたどることによってその原
因が乗算回路203であることを指摘する事も容易であ
る。 第２の例として，入力Ｄ＝〔1,1〕の場合，モジュロ３
値の不正データ〔1,1〕は，減算回路202を経て，データ
パス22を通り，加算回路204を経てデータパス24を通
り，反転回路206を経てデータパス26を通り,L＝〔1,1〕
となって出力されると共に，データパス24から乗算回路
207を経て，データパス27を通り,M（1,1〕となって出力
される。Ｌ＝Ｍ＝〔1,1〕は不正データであり,Lまたは
Ｍに至るまでのどこかに故障が発生した事が明示され，
かつ〔1,1〕の経路をたどることによって，その原因が
演算回路7000ではなく，それより前段に原因があり,Lと
Ｍが〔1,1〕となる原因は同一の原因によるものである
ことが判明する。 従来のモジュロ３回路の場合，〔1,1〕に対する考慮が
されていないため，回路の途中に上述した様な故障が生
じた場合,L,Mの値は，他の入力及び回路構成等に依存す
るため，不正データか否かの判断が困難であり，検出さ
れない場合も生じてくる。また，故障箇所を指摘する際
も途中の不正データの値の判断が困難なために，その分
解能は非常に低くなってしまう。 一方，本実施例の場合，不正データは〔1,1〕という値
で判断することが容易なため，故障の検出率も高く，か
つ〔1,1〕の値が通ったパスの値は全て〔1,1〕であるか
ら，その〔1,1〕の値の原因となっている故障箇所もさ
がしやすく分解能も高くなる。 また，従来のモジュロ３回路と異なり，入力として〔1,
1〕を考慮し，かつ出力の〔1,1〕も論理的に意味のある
値のため,LSI等で実現した場合，その論理検証のためだ
けに，論理的に無意味な〔1,1〕の記述をする必要もな
く，設計効率に支障をきたさない。 第３図は本発明の第３の実施例を示すブロック図であ
り，第１図の演算回路6000内の３個のモジュロ３レジス
タ704,705,706に，入力モジュロ３値または出力モジュ
ロ３値が〔1,1〕の状態でストローブ信号を入力すると
〔１〕，その他の状態でストローブ信号を入力すると

〔０〕となる１ビットデータを出力する機能を加えたそ
れぞれ，モジュロ３レジスタ504,505,506を使用し，さ
らに論理和回路507を追加した例である。 第３図において，第１モジュロ３保持レジスタ504は，
データパス64を通し，第１入力モジュロ３一致回路604
の出力モジュロ３値を入力し，ストローブ信号によって
格納後，データパス74を通して出力し，モジュロ３演算
回路607の入力とする。ただし，ストローブ信号入力前
の本レジスタ内の保持値が〔1,1〕のとき，またはデー
タパス64を通して入力するモジュロ３値が〔1,1〕のと
きは，ストローブ信号入力後も〔1,1〕が保持され，ス
トローブ信号に拘らず，本レジスタの出力モジュロ３値
は〔1,1〕を保ち，変化しないと共に，エラー報告の１
ビットデータl₁＝１がデータパス54を通して出力され，
論理和回路507の入力となる。 第２モジュロ３保持レジスタ505は，データパス65を通
し，第２モジュロ３一致回路605の出力モジュロ３値を
入力し，ストローブ信号によって格納後，データパス75
を通して出力し，モジュロ３演算回路607の別の入力と
する。ただし，ストローブ入力前の本レジスタ内の保持
値が，〔1,1〕のとき，または入力モジュロ３値が〔1,
1〕のときは，第１モジュロ３保持レジスタ504と同様
に，〔1,1〕が保持され変化しないと共に，エラー報告
の１ビットデータl₂＝１がデータパス55を通して出力さ
れ，論理和回路507の別の入力となる。 モジュロ３出力レジスタ506は，演算結果モジュロ３一
致回路608の出力モジュロ３値を，データパス68を通し
て入力し，ストローブ信号によって格納後，データパス
76を通して出力する。この出力モジュロ３値Ｃは，演算
回路5000の１出力として，後段のモジュロ３回路（図示
せず）の入力等に用いられる。ただし，ストローブ信号
入力前の本レジスタ内の保持値が〔1,1〕のとき，また
は入力モジュロ３値が〔1,1〕のときは，第１及び第２
モジュロ３保持レジスタ504及び505と同様に，〔1,1〕
が保持され変化しないと共に，エラー報告の１ビットデ
ータl₃＝１がデータパス56を通して出力され，論理和回
路507の入力となる。 論理和回路507は，データパス54を通してl₁を，データ
パス55を通してl₂を，データパス56を通してl₃を入力す
ると,l₁とl₂とl₃の論理和Ｅを生成し，出力する。l₁,
l₂,l₃はそれぞれのモジュロ３レジスタの保持値が〔1,
1〕のとき，つまり故障を検出したときに１となる１ビ
ットデータであるから，論理和Ｅ＝１は，演算回路5000
内で故障を検出した事を示すことになる。 演算回路5000内の他の回路は，第１図の演算回路6000と
同等であるので，説明は省略する。 第４図は，本発明の第４の実施例を示すブロック図であ
る。第４図において，演算回路4000は,2個の２進データ
X,Yとそれぞれのモジュロ３値A,Bとを入力とし,2進デー
タＸとＹとの間の演算結果Ｚと，演算結果Ｚの１部のデ
ータZ1のモジュロ３値Ｃと，残りのデータZ2のモジュロ
３値Ｄとを出力する。本実施例は，演算結果のデータＺ
を，後段の回路において,Z1とZ2との２個のデータとし
て別々に扱う様な場合に適したモジュロ３回路の例を示
す。 モジュロ３値C,Dを生成する回路より前段の回路，すな
わち，第１及び第２入力レジスタ701及び702,演算回路6
01,演算結果出力レジスタ703,第１及び第２入力モジュ
ロ３生成回路602及び603,第１及び第２モジュロ３一致
回路604及び605,及び第１及び第２モジュロ３保持レジ
スタ704及び705は，第１図の演算回路6000と同等なので
説明は省略する。 第１結果モジュロ３生成回路401は，データパス731を通
して演算結果Ｚの一部のデータZ1を入力すると，そのモ
ジュロ３値を生成し，データパス41を通して出力し，第
１結果モジュロ３一致回路405と第２結果モジュロ３減
算回路404との入力とする。 第２結果モジュロ３生成回路402は，データパス732を通
して演算結果Ｚのうち，データZ1を除いた残りのデータ
Z2を入力すると，そのモジュロ３値を生成し，データパ
ス42を通して出力し，第２結果モジュロ３一致回路406
と第１結果モジュロ３減算回路403との入力とする。 モジュロ３演算回路607は，第１モジュロ３保持レジス
タ704の出力モジュロ３値をデータパス74を通して入力
とすると共に，第２モジュロ３保持レジスタ705の出力
モジュロ３値をデータパス75を通して入力とし，いずれ
かのモジュロ３値が〔1,1〕の時は〔1,1〕をそのまま出
力し，両方共に〔1,1〕でない時は，その２個のモジュ
ロ３値間で演算回路601に対応したモジュロ３演算を実
行し，その結果を出力する。モジュロ３演算回路607の
出力は，演算結果Ｚのモジュロ３期待値として，データ
パス67を通して第１結果モジュロ３減算回路403と第２
結果モジュロ３減算回路404との別の入力となる。 第１結果モジュロ３減算回路403は，データパス42を通
して演算結果Ｚの一部Z2のモジュロ３値を入力すると共
に，データパス67を通して演算結果Ｚのモジュロ３期待
値を入力とし，いずれかのモジュロ３値が〔1,1〕のと
きは〔1,1〕をそのまま出力し，両方共に〔1,1〕でない
時にはＺ−Z2のモジュロ３値を生成して出力する。第１
モジュロ３減算回路403の出力は，演算結果の一部Z1の
モジュロ３期待値としてデータパス43を通して第１結果
モジュロ３一致回路405の入力となる。 第２モジュロ３減算回路404は，データパス41を通して
演算結果Ｚの一部Z1のモジュロ３値を入力すると共に，
データパス67を通して演算結果Ｚのモジュロ３期待値を
入力とし，いずれかのモジュロ３値が〔1,1〕のときは
〔1,1〕をそのまま出力し，両方共に〔1,1〕でない時に
はＺ−Z1のモジュロ３値を生成して出力する。第２モジ
ュロ３減算回路404の出力は，演算結果の一部Z2のモジ
ュロ３期待値として，データパス44を通して，第２結果
モジュロ３一致回路406の入力となる。 第１結果モジュロ３一致回路405は，データパス41を通
して演算結果Ｚの一部Z1のモジュロ３値を，データパス
43を通してそのモジュロ３期待値を入力すると，一致チ
ェックを実行し，一致している時はZ1のモジュロ３値を
そのまま出力し,Z1のモジュロ３値と期待値とのいずれ
かが〔1,1〕の時，あるいはZ1のモジュロ３値とその期
待値が一致していない時は〔1,1〕を出力し，出力され
たモジュロ３値はデータパス45を通して第１モジュロ３
出力レジスタ407の入力となる。 第２結果モジュロ３一致回路406は，データパス42を通
して演算結果Ｚの一部Z2のモジュロ３値を，データパス
44を通してその期待値を入力すると，一致チェックを実
行し，一致している時はZ2のモジュロ３値をそのまま出
力し,Z2のモジュロ３値と期待値とのいずれかが〔1,1〕
の時，あるいは,Z2のモジュロ３値とその期待値が一致
していない時は〔1,1〕を出力し，出力されたモジュロ
３値は，データパス46を通して第２モジュロ３出力レジ
スタ408の入力となる。 第１モジュロ３出力レジスタ407は，第１結果モジュロ
３一致回路405の出力モジュロ３値を，データパス45を
通して入力し，ストローブ信号によって格納後，データ
パス47を通して出力する。この出力モジュロ３値Ｃは，
演算回路4000の１出力として後段のモジュロ３回路の入
力等に用いられる。ただし，ストローブ信号入力前の本
レジスタ内の保持値が〔1,1〕の時は，〔1,1〕が保持さ
れ，出力は変化しない。 第２モジュロ３出力レジスタ408は，第２結果モジュロ
３一致回路406の出力モジュロ３値を，データパス46を
通して入力し，ストローブ信号によって格納後，データ
パス48を通して出力する。このモジュロ３値Ｄは，演算
回路4000の１出力として後段のモジュロ３回路の入力等
に用いられる。ただし，ストローブ信号入力前の本レジ
スタ内の保持値が〔1,1〕の時は，〔1,1〕が保持され，
出力は変化しない。 演算回路4000内に故障が生じた時，または入力データが
不正の時には，出力モジュロ３値C,Dはモジュロ３の値
としては不正な値〔1,1〕となり，演算回路4000の出力
ＣまたはＤより前段で故障が生じた事を，後段のモジュ
ロ３回路に伝達する事ができる。またモジュロ３値Ｃま
たはＤ＝〔1,1〕によって故障が報告された後，回路全
体のどの部分で故障が生じたかを知るために，不正なモ
ジュロ３値〔1,1〕がどのように伝搬してきたかを調べ
れば，故障箇所を指摘する事が容易であるという点にお
いて，第１図の演算回路6000と同等であるので説明は省
略する。 第５図は，本発明に使用されるモジュロ３演算回路の例
を示す真理値表である。（ａ）は加算回路，（ｂ）は減
算回路，（ｃ）は乗算回路，（ｄ）は反転回路に対応し
た，それぞれモジュロ３加算，モジュロ３減算，モジュ
ロ３乗算，モジュロ３反転回路の真理値表である。図中
の一は，任意の値を示す。 （ａ）の加算回路の例について説明する。任意の２個の
２進数ＸとＹの和Ｚを求める加算回路のチェック回路に
おいて，入力２進数Ｘのモジュロ３の値をＡ＝〔a₁,
a₂〕，入力２進数Ｙのモジュロ３の値をＢ＝〔b₁,b₂〕
とすると,2進数ＸとＹの加算結果Ｚのモジュロ３の値と
しての期待値Ｃ＝〔c₁,c₂〕を準備する。例えばＡ＝
〔0,1〕,B＝〔1,0〕の時は（ａ）の真理値表よりＣ＝
〔0,0〕となる。 以上は従来のモジュロ３回路と同等であるが，本回路の
特徴は，モジュロ３の値として〔1,1〕を考慮した事に
ある。もし,2進数Ｘよりモジュロ３の値Ａ＝〔a₁,a₂〕
を生成する回路の故障によって,A＝〔1,1〕となった場
合，（ａ）の真理値表に示す様に，期待値Ｃ＝〔c₁,
c₂〕＝〔1,1〕となる。２進数Ｙ側の故障についても同
様である。つまり，期待値Ｃが〔1,1〕となるのは３ケ
ース存在し,1つは前記Ａ＝〔1,1〕の場合，他の１つは
Ｂ＝〔1,1〕の場合，そしてモジュロ３加算回路自体の
故障によってＣ＝（1,1〕となる場合である。 第６図は，本発明に使用されるモジュロ３一致回路の例
を示す真理値表である。２個の２ビットデータＡ＝
〔a₁,a₂〕とＢ＝〔b₁,b₂〕がＡ＝Ｂのとき,C＝〔c₁,
c₂〕＝〔a₁,a₂〕,A≠ＢのときおよびＡまたはＢ＝〔1,
1〕のときＣ＝〔c₁,c₂〕＝〔1,1〕となる２ビットデー
タＣを出力する。 第７図は，第５図の真理値表で示した論理で構成された
モジュロ３演算回路302と，第６図の真理値表で示た論
理で構成されたモシュロ３一致回路303を含む，チェッ
ク回路のブロック図である。 例えば,2個の２進データＸ＝〔0,1,1,0〕とＹ＝〔0,1,
0,1〕の加算により、ＸとＹとの和Ｚ＝Ｘ＋Ｙ＝〔1,0,
1,1〕を出力する加算回路のチェック回路の場合，モジ
ュロ３演算回路302は,2進データＸのモジュロ３値Ａ＝
〔a₁,a₂〕＝〔0,0〕と２進データＹのモジュロ３値Ｂ＝
〔b₁,b₂〕＝〔1,0〕とを入力し,AとＢとのモジュロ３和 をモジュロ３期待値として生成し，データパス32を通し
て，モジュロ３一致回路303の１入力とする。 モジュロ３生成回路301は,2進データＸとＹの和の２進
数Ｚを入力すると,2進数Ｚのモジュロ３の値Ｄ＝〔d₁,d
₂〕＝〔1,0〕を生成し，データパス31を通してモジュロ
３一致回路303の別の入力とする。 モジュロ３一致回路303は，データパス31を通して２進
数Ｚのモジュロ３値Ｄを，データパス32を通して，その
期待値Ｃを入力すると,D＝ＣのときはＭ＝〔m₁,m₂〕＝
〔d₁,d₂〕,D≠Ｃのとき，およびＤまたはＣ＝〔1,1〕の
ときはＭ＝〔m₁,m₂〕＝〔1,1〕となる２ビットデータＭ
を出力する。 ここで，モジュロ３生成回路301に故障が発生してＤ＝
〔1,1〕となった場合，モジュロ３演算回路302の入力Ａ
またはＢ＝〔1,1〕となった場合，モジュロ３演算回路3
02に故障が発生してＣ＝〔1,1〕となった場合，モジュ
ロ３一致回路303自体に故障が発生してＭ＝〔1,1〕とな
った場合，演算回路部またはモジュロ３演算回路302に
故障が発生してＤ≠Ｃとなった場合，のいずれの場合に
も出力Ｍ＝〔1,1〕となり，出力Ｍ以前の回路に故障が
発生した事を検出し，故障を示すモジュロ３の値〔1,
1〕を後段のチェック回路に出力する事になる。後段の
チェック回路では，〔1,1〕以外の値を入力した時は正
常なデータ〔1,1〕の時は故障が検出されている事を判
別する事ができる。 第８図は本発明に使用されるモジュロ３レジスタの例を
示す（ａ）真理値表と（ｂ）ブロック図である。 第８図において，モジュロ３レジスタ501は,2ビットデ
ータＤ＝〔d₁,d₂〕とストローブ信号STBを入力とし，
（ａ）真理値表で示す論理構成により,2ビットデータＥ
＝〔e₁,e₂〕が出力される。例えば，ストローブ入力前
の出力Ｅ＝〔1,0〕の時Ｄ＝〔0,1〕でストローブ信号が
入力されると，出力Ｅは，〔1,0〕から〔0,1〕に変化す
る。同様にこの状態でＤ＝〔0,0〕でストローブ信号が
入力されると，出力Ｅは〔0,1〕から〔0,0〕に変化す
る。但し，出力Ｅの元の状態が〔1,1〕の時は,Dの値に
拘らず〔1,1〕の状態を保つことになる。従って,D＝
〔1,1〕またはＥ＝〔1,1〕の場合のストローブ入力後の
出力Ｅは〔1,1〕に固定され，本来モジュロ３の値とし
て〔1,1〕は不正データであるから，本回路以前の回路
に故障が発生している事を検出した事になる。また本回
路の不正データ〔1,1〕から，エラー報告信号を生成す
れば本回路はエラー表示フラグとしての役割も兼ねるこ
とになる。 第９図は，第８図のモジュロ３レジスタ501に，エラー
報告等に用いることのできるビットデータｆを出力する
機能を追加したモジュロ３レジスタの例を示す（ａ）真
理値表と（ｂ）ブロック図である。 第９図において，モジュロ３レジスタ502は,2ビットデ
ータＤ＝〔d₁,d₂〕とストローブ信号STBを入力とし，
（ａ）真理値表で示す論理構成により,2ビットデータＥ
＝〔e₁,e₂〕と１ビットデータｆが出力される。１ビッ
トデータｆは，入力Ｄ＝〔1,1〕の状態でストローブ信
号が入力されると１となり，その後は出力Ｅ＝〔1,1〕
と共に,f＝１の状態を保つことになる。この１ビットデ
ータｆ＝１は，不正データ〔1,1〕が入力された事を意
味するので，そのままエラー報告信号として用いる事が
できる。その他の動作は，第８図において説明したモジ
ュロ３レジスタ501と同等なので，説明は省略する。 なお，上述した実施例では，モシュロ３回路について述
べているが，本発明はこれに限定せず，モジュロＷ（＝
2^W−１）回路にも同様に適用できるのは勿論である。 〔発明の効果〕 以上説明した様に，本発明はモジュロＷの値として不正
なエラーコードを考慮し，エラーコードを故障検出時の
モジュロＷの値とすることによって，チェック回路自体
のエラーコードの故障も検出できると共に，後段のチェ
ック回路に，前段の故障検出を伝達する事ができる。さ
らにエラーコードの伝達経路をたどる事によって，故障
箇所を判別し易いため，チェック回路全体の故障の検出
率，分解能を向上させ，さらにLSI化等に適した構成に
できるという効果がある。

【図面の簡単な説明】

第１図は本発明のモジュロ３回路を使用した演算回路の
一例を示すブロック図，第２図は第１図の演算回路と同
等な各種演算回路を複数個，複数段使用した演算回路の
一例を示すブロック図，第３図は第１図の第１の実施例
に機能を追加した演算回路の一例を示すブロック図，第
４図は第１図の第１の実施例を応用した第４の実施例を
示すブロック図，第５図は本発明に使用されるモジュロ
３演算回路の例を示す真理値表，第６図は本発明に使用
されるモジュロ３一致回路の例を示す真理値表，第７図
は第５図の真理値表で示した論理構成のモジュロ３演算
回路と第６図の真理値表で示した論理構成のモジュロ３
一致回路とを含むチェック回路の例を示すブロック図，
第８図は本発明に使用されるモジュロ３レジスタの例を
示す真理値表とブロック図，第９図は第８図のモジュロ
３レジスタに機能を追加したモジュロ３レジスタの例を
示す真理値表とブロック図，第10図は従来から用いられ
ているモジュロ３回路の一例を示すブロック図，第11図
は演算装置内の演算回路の一部であり，その中間結果に
対するモジュロ３回路の一例を示すブロック図である。 602,603,606,401,402,301……モジュロ３生成回路,604,
605,608,405,406,303……モジュロ３一致回路,704,705,
706,504,505,506,407,408,501,502……モジュロ３レジ
スタ,607,302……モジュロ３演算回路,701,702……入力
レジスタ,601……演算回路,201,204……加算回路,202,2
05……減算回路,203,207……乗算回路,206……反転回
路,507……論理和回路,703……演算結果出力レジスタ,4
000,5000,6000,7000……演算回路,403,404……モジュロ
３減算回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ｗビットの入力、ｗビットの出力を有する
   モジュロＷ回路であって、ｗビット（ｗ≧２）で表現す
   ることができる2^w通りの２進値のうち、全ビットが“1"
   を除くＷ（＝2^w−１）通りの２進値のうち１通りのコー
   ドは、故障が検出されたことを示すエラーコードとして
   定義され、全ビットが“1"を含む残りのＷ（＝2^w−１）
   通りの２進値は、モジュロＷのＷ通りのコードとして定
   義され、故障が発生又は故障を検出してエラーコードを
   生成した際には、そのエラーコードを伝搬させることを
   特徴とするモジュロＷ回路であって、ｎ個のｗビットデ
   ータA₁＝［a₁₁,a₁₂…,a_1w］,A₂＝［a₂₁,a₂₂…,a_2w］，
   …,A_n＝［a_n1,a_n2,…,a_nw］の入力のうちの１つ以上が
   前記エラーコードを示しているとき、ｗビットデータＣ
   ＝［c₁,c₂,…,c_w］として前記エラーコードを出力する
   ことを特徴とするモジュロＷ回路。