JPH0542024B2 - - Google Patents

Info

Publication number
JPH0542024B2
JPH0542024B2 JP2158852A JP15885290A JPH0542024B2 JP H0542024 B2 JPH0542024 B2 JP H0542024B2 JP 2158852 A JP2158852 A JP 2158852A JP 15885290 A JP15885290 A JP 15885290A JP H0542024 B2 JPH0542024 B2 JP H0542024B2
Authority
JP
Japan
Prior art keywords
address
scsi bus
configuration
configurable
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2158852A
Other languages
English (en)
Other versions
JPH0329043A (ja
Inventor
Deyuun Deikusun Jerii
Suteibun Kiinaa Don
Jefurii Rotsukaa Hawaado
Aren Marazasu Jerarudo
Boisu Makuniiiru Andoryuu
Harorudo Nyuuson Toomasu
Aren Ozuboon Niiiru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0329043A publication Critical patent/JPH0329043A/ja
Publication of JPH0542024B2 publication Critical patent/JPH0542024B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
Ａ 産業上の利用分野 本発明は既存のバス構造に挿入できるアドレス
割当て可能なモジユラ装置に関する。詳細にいえ
ば、本発明は小型コンピユータ・システム・イン
タフエース（SCSI）環境における装置に関する。 Ｂ 従来の技術 データ・バス上で通信を行なう装置は周知であ
る。通信装置の各々に対してアドレスを割り当て
る手法は、たとえば、米国特許第4360870号及び
関連するIBM TDB、Vol.22、No.３、pp.882−
883、1979年８月に記載されている。これらの参
考文献に記載されている装置は、データ・バスに
構成された装置にアドレスを割り当てる機能を有
している。 Ｃ 発明が解決しようとする課題 SCSI環境には、これらの参考文献に記載され
ているアドレス割当て手法では満たされない要件
がある。詳細にいえば、従来技術の手法は、割当
て可能アドレス空間がアドレス割当て機能を実行
する特定の装置によつて完全に制御されていると
想定している。SCSI環境において、装置の中に
は、ハードワイヤードされ、固定され、したがつ
て変更できないアドレスを有していると考えられ
るものがある。アドレス割当てを行なう装置はま
ず、固定されたアドレスを有する装置の存在を考
慮し、これらの固定アドレスを割当て可能アドレ
スのリストから除去しなければならない。固定ア
ドレスを有するこのような装置の存在を識別して
から、アドレス割当て機能を有する追加装置の構
成を行なう必要がある。 SCSIバス環境におけるその他の問題は、アド
レス割当てを行なう装置がアドレス割当てを受け
る装置の前にあることもあれば、後ろにあること
もあることである。SCSIバスは２次元構造であ
り、アドレス割当て装置の位置が不規則なので、
バスが延びている２つの方向のいずれでもアドレ
ス指定し、予め設置されていた装置だけではな
く、後で追加した装置もアドレス構成できるよう
にする能力が必要である。 したがつて、この環境を与えた場合、SCSIバ
スが延びている２つの方向のいずれでもアドレス
を指定できる装置を提供することが有利である。
アドレス割当て機能のない既設の装置をバスに残
し、アドレスの以降の割当ての際に、その存在を
捉えらることが必要となろう。割当て不能アドレ
スを有する装置の存在を迅速に決定し、かつ他の
装置に固定アドレスの装置とは異なるアドレスを
迅速に割当てることを決定する方法を提供しなけ
ればならない。 さらに、バスに必要なオーバヘツドを最小限に
維持し、ケーブル及びIC基板のオーバヘツドを
最小限に維持することが必要である。 Ｄ 課題を解決するための手段 本発明の目的は、SCSIバスに接続された装置
にアドレス割当てを行なう方法及び装置を提供す
ることである。 本発明のより明確な目的は、SCSIバス上の固
定アドレスの装置のアドレス識別をマツピング
し、その後、他のアドレスをSCSIバス上の他の
装置に割り当てる装置及び方法を提供することで
ある。 これら及び他の目的は複数個のアドレス割当て
可能SCSIインタフエースを相互に接続する構成
バスによつて提供される。第２のバスによつて必
要となるケーブルは最小限のものであるが、新し
いSCSIインタフエースの各々にアドレスを構成
する機能を提供するものである。 本発明を実施するにあたり、SCSIインタフエ
ースの１つは、割当てコマンドを２つの方向へ伝
送できるマスタ装置として働く。他の相互接続さ
れたSCSI装置は、独自の構成プロトコルを利用
して構成コマンドに応答する。接続された各装置
は、ハードワイヤード・スイツチまたは機械的ス
イツチによつて提供される物理的識別手段を有し
得る。これは、エラー条件のもとで省略時設定さ
れる。 システムは優先順位が低い第２のマスタ・イン
タフエースを含んでいることもでき、このインタ
フエースは構成ルーチンの際に、SCSIバスへの
アクセスを第１のマスタ・インタフエースと競合
する。第１のマスタ・インタフエースが使用不能
となつた場合、第２のマスタ・インタフエースは
SCSIへのアクセスを獲得し、構成を行なう。 本発明は固定アドレスを有する装置を使用する
システムに、付加的なアドレス割当て可能インタ
フエースを使用する。マスタ装置は構成の初期の
段階において、アドレスを割り当てできない装置
のアドレスをマツプする。 本発明の好ましい実施例において、マスタ・イ
ンタフエース構成ルーチンは構成に関する構成コ
マンドを構成可能装置の各々に対して伝送し、相
互接続された装置を順次プログラミングする。 相互接続された装置の最初のものは構成バス上
で構成コマンドを受け取り、SCSIバス上で割り
当てられたアドレスを受け取る。相互接続された
装置はコマンドを受け入れ、構成バスに対し確認
応答または拒否応答を出す。以降の構成コマンド
はすべての割当て可能インタフエース装置にアド
レスが構成されるまで、以降の装置に渡される。 Ｅ 実施例 第１図には、アダプタ１２を介してSCSIバス
１０と通信を行なうプロセツサ１１が示されてい
る。SCSIバスは４本のデータ・ライン上で、接
続されている周辺装置から、アダプタ１２及びプ
ロセツサ１１へのデータ転送を可能とする。通
常、装置１３はSCSIバス１０に接続され、装置
１３で物理的に実現されているアドレスによつて
識別されている。アダプタ／装置１３は装置内に
配置されているロツカ・スイツチ、または装置１
３に対して４桁の２進アドレスをプログラミング
する接続された適切なジヤンパのいずれかによつ
て識別される物理的アドレスを有している。 したがつて、本発明の目的は、SCSIバス１０
に後で追加される装置にアドレス割当て機能を提
供することである。物理的IDを含んでおり、か
つ物理的IDを無効とする割り当てられたアドレ
スを受け取ることのできる装置１７，２０，２
３、及び２５が示されている。割り当てられたア
ドレスが存在しない場合、物理的IDはSCSIバス
に現れるあらゆるコマンドに対して、オブジエク
トを識別する。 アドレス割当て可能装置１７，２０，２３及び
２５の各々にアドレスをプログラムするための構
成バス１５が示されている。構成バスはマスタ・
アダプタ／装置２３から接続されており、この装
置はアドレスの割当てを両方向Ａ及びＢへ伝搬で
きる。それゆえ、第１図に示すように、特定のマ
スタがSCSI装置に追加される時期、あるいは他
のアドレス割当て可能装置に関するその相対的な
配置は、装置の作動にとつて重要なものではな
い。 プリンタ１６、デイスク駆動機構１８及びモデ
ム２７に接続された割当て可能装置１７，２０，
２３および２５の各々は、プロセツサ１１及びア
ダプタ１２に含まれているシステムを拡張するた
めのSCSIバスの用途の多様性を示している。 構成バス１５及びマスタ・インタフエース装置
２３を追加したことによつて、マスタ装置２３が
すべての相互接続されたアドレス割当て可能装置
にアドレスを割り当てることが可能となる。構成
時のアドレスの流れは、マスタからこれに最も近
い隣接したものへのものである。マスタ２３は第
３図を詳細に検討するときに明らかになるよう
に、プロセツサを含んでおり、このプロセツサは
構成ルーチンの間に、構成コマンドを２つの出力
の一方に割り当て、出力に接続された装置がアド
レスの割当てを受け取ることができるようにな
る。構成バス１５はSCSIケーブル構造全体で利
用できるケーブルの一部として含まれている。構
成バス１５を確立するのに必要な付加的な導線
は、最小限のものとしておくことが必要であり、
４本、すなわち１桁当たり１対のみ程度にし、ア
ドレス割当て可能装置の各々にアドレスを割り当
てることができる。正規の50芯SCSIバスは８ビ
ツトのデータ、ならびにコマンド及びプロトコル
機能を含んでいる。もちろん、構成バスをシング
ル・エンドの環境で、あるいは追加の導線が得ら
れる場合には、差動SCSI環境で実現できる。外
部装置１６，１８及び２７の各々は、SCSI構造
外部の電源から個別に電力を供給される。これに
は、これらの装置が個別に電力の供給を受け、シ
ステム設計者の管理を受けないというシステム制
約がある。 第２図には、アドレス割当て可能装置とマス
タ・インタフエース装置２３の間に必要な相互接
続が示されている。この図面に示されているの
は、シングル・エンドで構成バス１５を実現した
ものである。アドレス割当て可能装置２０及び２
５は４個の端子４８，４９，５１及び５２、なら
びに４２，４３，４５及び４６を有するものとし
て示されている。これら４つのリード線は、装置
がマスタ装置２３の位置に応じて、２つの方向の
いずれからでも割当て可能であることを示してお
り、装置２３は構成コマンドを伝送して、接続さ
れているアドレス割当て可能装置の各々に対して
アドレス割当てを行なう。個々の装置２０及び２
５はインタフエース・アダプタであり、SCSIバ
ス１０とのすべてのプロトコル機能を処理するマ
イクロプロセツサを含んでいる。図示のSCSIバ
ス１０は１組の４ビツト・データ導線３０、リセ
ツト導線３２及びビジー導線３３を含んでいる。
装置２０または２５が追つて説明する構成ルーチ
ンでアドレス割当てを受け取ると、装置は構成バ
ス上の以降のコマンドを出力端子４５及び４６、
ならびに５１及び５２の他の対に伝える。これら
の出力リード線は構成ルーチンの段階で指定され
るが、各装置は端子の対のどれがコマンド・デー
タを受け取つているのかを検知し、端子の他の対
を出力端子として指定する。それゆえ、アドレス
割当て時に、マスタ装置２３が示されている２つ
の方向のいずれへでもコマンドを伝搬することが
でき、隣接装置が特定の割当てで構成に組み込ま
れたときに、以降の割当てコマンドが構成バスを
介して、他のチエイン接続されたアドレス割当て
可能装置に送られることがわかる。 さらに、割当てシーケンスの直前に活動化され
るリセツト導線３２が示されている。マスタ装置
２３はリセツトを活動化し、すべてのアドレス割
当て可能装置にそれまで挿入されていたアドレス
割当てを消去する。 アドレス割当て時に、ビジー導線３３がマスタ
装置により活動化され、したがつて接続されてい
るアドレス割当て可能装置がSCSIバスでのデー
タ通信に関与することを禁止する。マスタ装置２
３はすべての割当てが、接続されている装置の
各々に対して行なわれるまで、構成ルーチンの間
その優先権を維持する。接続されている装置はす
べて、物理的IDも有しており、このIDはアドレ
スの割当てがない場合に、省略時のアドレスとし
て使用できる。物理的IDはホスト・プロセツサ
１１から生じるアドレスからの複数の装置応答を
避けるために、各装置に固有のものでなければな
らない。 構成バス・ラインの各々は単芯のものとして示
されており、端子３８を４８へ、３９を４９へ、
また４０を４２へ、４１を４３へ接続している。
接続された導線の各々に付随した接地導線があ
り、２進ビツトを図示の導線の各々に伝送するこ
とが可能であることが理解されよう。 アドレス構成ルーチンを第１表に示した６つの
状態に関して説明する。
【表】 中立状態 ０ １ ０ ０ データ
ナ
シ

Claims (1)

  1. 【特許請求の範囲】 １ SCSIバスで相互接続された複数の周辺装置
    にアドレスを割り当てるシステムであつて、 前記SCSIバスに接続され、それぞれ標準SCSI
    プロトコルを用いて通信を行なえる複数の構成可
    能装置と、 各構成可能装置に構成コマンドを順次に伝送す
    るとともに、当該装置のための一意的なアドレス
    を前記SCSIバス上に出力し、さらにアドレス割
    当ての間前記SCSIバス上にビジー信号を出力す
    るマスタ装置とを具備し、 前記構成可能装置のそれぞれは、 アドレス割当てコマンドの伝搬のために隣接装
    置に接続された構成入力端子及び出力端子と、 以前に割り当てられたアドレスを除去するため
    の信号を受け取るリセツト入力と、 前記構成入力端子に入力された構成コマンド及
    び前記SCSIバス上のアドレスを受け取り、それ
    に対する受け入れ応答または拒否応答を出力する
    とともに、あとで該アドレスを前記SCSIバスに
    出力する処理手段と、 アドレス割当て後に前記構成入力端子を前記構
    成出力端子に接続するスイツチ手段と、 を含んでいるアドレス割当てシステム。 ２ 前記SCSIバスに接続された第２のマスタ装
    置をさらに包含しており、各マスタ装置はいずれ
    が主装置となり、いずれが２次バツクアツプ装置
    となるかを決定するための異なる優先順位を有し
    ている、特許請求の範囲第１項記載のシステム。 ３ 前記マスタ装置がさらに割当てに利用できる
    アドレスを記憶するためのメモリ・マツプを包含
    している、特許請求の範囲第１項記載のシステ
    ム。 ４ 前記マスタ装置が前記SCSIバス上にポーリ
    ング・コマンドを発生させて、前記SCSIバス上
    に、割当て不能な固定アドレスを有する装置があ
    るかどうかを判定し、該割当て不能装置のアドレ
    スをメモリ・マツプから除去する、特許請求の範
    囲第３項記載のシステム。 ５ 前記マスタ装置が構成入出力端子の第１及び
    第２のセツトを含んでおり、構成可能装置の第１
    及び第２グループとの第１及び第２の連鎖接続を
    形成する、特許請求の範囲第１項記載のシステ
    ム。 ６ 各構成可能装置が前記入力及び出力端子を形
    成する第１及び第２端子を有しており、該端子の
    各々がコマンドの存在を検知し、構成コマンドを
    受け取る端子を入力端子として、また他の端子を
    出力端子として構成する手段を含んでいる、特許
    請求の範囲第５項記載のシステム。 ７ SCSIバスに接続された複数の構成可能装置
    にアドレスを割り当てる方法があつて、 マスタ装置から、前記SCSIバスにビジー状態
    を発生させ、 前記マスタ装置から、前記SCSIバスに接続さ
    れた構成可能装置の入力端子に構成コマンドを、
    また該コマンドに関連する割り当てられたアドレ
    スを前記SCSIバス上で伝送し、 前記構成可能装置の最初のものにおいて、その
    第１構成端子上で、前記構成コマンドの最初のも
    のを受け取り、前記SCSIバスから前記最初の構
    成可能装置に対するアドレスを受け取り、該アド
    レスを前記最初の構成可能装置のアドレスとして
    記憶し、 前記最初の構成可能装置で受け取つた第２の構
    成コマンドを隣接する構成可能装置に送り、 前記隣接構成可能装置において、前記第２の構
    成コマンドのデータの最初のものを受け取り、前
    記SCSIバス上の関連アドレスを当該隣接構成可
    能装置のアドレスとして記憶し、 ３番目以降に受け取つた構成コマンドを他の構
    成可能装置に送り、これによつて前記コマンドの
    各々に関連したアドレスが前記SCSIバス上で伝
    送され、かつ各構成可能装置に入力される、 アドレス割当て方法。 ８ 各構成可能装置において、前記アドレス割当
    てが受け入れられたことを前記マスタ装置に通知
    する受け入れ応答信号を前記入力端子上に発生さ
    せることをさらに包含している、特許請求の範囲
    第７項記載の構成可能装置にアドレスを割り当て
    る方法。 ９ 前記受け入れ応答信号が発生されたときに、
    前記構成可能装置が受け取つたアドレスを前記構
    成可能装置から前記SCSIバスへ出力することを
    さらに包含している、特許請求の範囲第８項記載
    の方法。 １０ 前記マスタ装置から、アドレスが割り当て
    ることができない前記SCSIバス上のすべての装
    置に対して、ポーリング・コマンドを発生し、ポ
    ーリングされた装置のアドレスを割当て不能なア
    ドレスとして記憶することをさらに包含してい
    る、特許請求の範囲第８項記載の方法。 １１ アドレス割当てを開始する前に、前記構成
    可能装置のすべてに対するリセツトを開始するこ
    とをさらに包含している、特許請求の範囲第７項
    記載の方法。
JP2158852A 1989-06-19 1990-06-19 アドレス割当てのためのシステム及び方法 Granted JPH0329043A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US368679 1989-06-19
US07/368,679 US5175822A (en) 1989-06-19 1989-06-19 Apparatus and method for assigning addresses to scsi supported peripheral devices

Publications (2)

Publication Number Publication Date
JPH0329043A JPH0329043A (ja) 1991-02-07
JPH0542024B2 true JPH0542024B2 (ja) 1993-06-25

Family

ID=23452283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2158852A Granted JPH0329043A (ja) 1989-06-19 1990-06-19 アドレス割当てのためのシステム及び方法

Country Status (10)

Country Link
US (1) US5175822A (ja)
EP (1) EP0404414B1 (ja)
JP (1) JPH0329043A (ja)
AT (1) ATE131640T1 (ja)
BR (1) BR9002877A (ja)
CA (1) CA2018073C (ja)
DE (1) DE69024111T2 (ja)
HK (1) HK71496A (ja)
PE (1) PE7291A1 (ja)
SG (1) SG44448A1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545482B2 (ja) * 1990-03-15 1996-10-16 富士通株式会社 インタ―フェイス装置の転送パラメ―タ設定方法
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5293624A (en) * 1990-08-27 1994-03-08 Apple Computer, Inc Data chaining mechanism for SCSI devices
JP2501965B2 (ja) * 1991-02-12 1996-05-29 パイオニア株式会社 デ―タ転送制御装置
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
US6205497B1 (en) * 1994-09-07 2001-03-20 Hewlett-Packard Company System for configuring and input/output board in a computer
US5367640A (en) * 1991-04-30 1994-11-22 Hewlett-Packard Company System for configuring an input/output board in a computer
DE4227346C2 (de) * 1991-08-19 1999-09-09 Sequent Computer Systems Inc Gerät zur Datenübertragung zwischen mehreren, mit einem SCSI-Bus verbundenen Einheiten
BR9204660A (pt) * 1991-12-20 1993-06-22 Ibm Sistema de rede de computadores que engloba uma interface para sistemas de computadores pequenos(scsi)para dispositivos de scsi nao locais
US5353413A (en) * 1992-03-19 1994-10-04 Aeg Transportation Systems, Inc. Method and apparatus for christening a trainline monitor system
CA2092486C (en) * 1992-05-11 1999-05-11 Vincent Ferri Automatic slot identification and address decoding system
US5596727A (en) * 1993-06-02 1997-01-21 Lucent Technologies Inc. Arrangement for expanding the device capacity of a bus
US5420987A (en) * 1993-07-19 1995-05-30 3 Com Corporation Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
JPH0793219A (ja) * 1993-09-20 1995-04-07 Olympus Optical Co Ltd 情報処理装置
US5590289A (en) * 1993-11-12 1996-12-31 Intel Corporation Method and apparatus for initializing a computer system having central and distributed address decode memory bus resources
US5668949A (en) * 1993-11-12 1997-09-16 Intel Corporation System utilizing multiple address decode resources and decoder receiving address determines address corresponding to resource based on select and ready signals by that particular resource
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5551053A (en) * 1994-02-28 1996-08-27 Eaton Corporation System and Method for assigning addresses to I/O devices in a control network and for verifying the assigned address of the devices
US5666557A (en) * 1994-06-16 1997-09-09 Cassidy; Bruce Michael Method and apparatus for automatically assigning device identifiers on a parallel data bus
JP3481308B2 (ja) * 1994-07-12 2003-12-22 富士通株式会社 インターフェース装置、データ転送システム及びデータ転送方法
US5619724A (en) * 1994-08-10 1997-04-08 Databook Incorporated System for assigning a unique identifier to components by storing a bit sequence from a selected bit line after detecting a predetermined sequence of data
JP2691140B2 (ja) * 1994-09-28 1997-12-17 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理装置及びその制御方法
US5548788A (en) * 1994-10-27 1996-08-20 Emc Corporation Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5566304A (en) * 1995-05-08 1996-10-15 Apple Computer, Inc. Method of dynamic selection between immediate and delayed read access acknowledgement
US5938742A (en) * 1995-08-18 1999-08-17 General Magic, Inc. Method for configuring an intelligent low power serial bus
US5692134A (en) * 1995-09-22 1997-11-25 Adaptec, Inc. Preserving configuration information in a SCAM based SCSI system
FR2740236B1 (fr) * 1995-10-23 1998-01-02 Actikey Dispositif de controle de l'utilisation d'un logiciel, systeme comprenant plusieurs de ces dispositifs et procede de controle correspondant
US5664221A (en) * 1995-11-14 1997-09-02 Digital Equipment Corporation System for reconfiguring addresses of SCSI devices via a device address bus independent of the SCSI bus
US5828899A (en) * 1996-01-04 1998-10-27 Compaq Computer Corporation System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port
KR100265708B1 (ko) * 1996-07-16 2000-09-15 윤종용 스카시아이-디자동설정장치
US5842025A (en) * 1996-08-27 1998-11-24 Mmc Networks, Inc. Arbitration methods and apparatus
JP3731263B2 (ja) * 1996-09-11 2006-01-05 ソニー株式会社 通信方法及び電子機器
US5978853A (en) * 1996-09-16 1999-11-02 Advanced Micro Devices, Inc. Address administration for 100BASE-T PHY devices
US6016527A (en) * 1996-09-30 2000-01-18 Lsi Logic Corporation Method and apparatus for improving fairness in SCSI bus arbitration
US5794013A (en) * 1996-10-28 1998-08-11 International Business Machines Corporation System and method for testing computer components in development environments
US5898886A (en) * 1996-11-19 1999-04-27 Advanced Micro Devices, Inc. Multimedia devices in computer system that selectively employ a communications protocol by determining the presence of the quaternary interface
US5805836A (en) * 1996-12-10 1998-09-08 International Business Machines Corporation Method and apparatus for equalizing grants of a data bus to primary and secondary devices
US6014383A (en) * 1997-02-10 2000-01-11 Compaq Computer Corporation System and method for controlling multiple initiators in a fibre channel environment
US5954796A (en) * 1997-02-11 1999-09-21 Compaq Computer Corporation System and method for automatically and dynamically changing an address associated with a device disposed in a fire channel environment
US5903733A (en) 1997-02-13 1999-05-11 Toshiba America Information Systems, Inc. Multifunction peripheral controller
US5944798A (en) * 1997-02-19 1999-08-31 Compaq Computer Corp. System and method for arbitrated loop recovery
US6334648B1 (en) 1997-03-21 2002-01-01 Girsberger Holding Ag Vehicle seat
US6126451A (en) 1997-06-02 2000-10-03 Compaq Computer Corporation SCSI connector
US5938776A (en) * 1997-06-27 1999-08-17 Digital Equipment Corporation Detection of SCSI devices at illegal locations
US6263380B1 (en) * 1997-10-14 2001-07-17 Mitutoyo Corporation Measurement data processing unit
US6418493B1 (en) 1997-12-29 2002-07-09 Intel Corporation Method and apparatus for robust addressing on a dynamically configurable bus
GB9805488D0 (en) * 1998-03-13 1998-05-13 Sgs Thomson Microelectronics Microcomputer
US6115772A (en) * 1998-09-18 2000-09-05 International Business Machines, Inc. System and method for host expansion and connection adaptability for a SCSI storage array
US6694385B1 (en) 1999-09-10 2004-02-17 Texas Instruments Incorporated Configuration bus reconfigurable/reprogrammable interface for expanded direct memory access processor
US7721079B2 (en) * 2000-04-10 2010-05-18 Rockwell Automation Technologies, Inc. Pointbus architecture and automatic sequential addressing
US6622177B1 (en) * 2000-07-27 2003-09-16 International Business Machines Corporation Dynamic management of addresses to an input/output (I/O) device
DE10040438A1 (de) * 2000-08-18 2002-03-07 Siemens Ag Adressvergabeverfahren für mindestens einen neu an ein Bussystem angeschlossenen Busteilnehmer
EP1286268A1 (de) * 2001-08-21 2003-02-26 Alcatel Integrierte Schaltung mit Zuordnung von Adressbereichen
EP1461713A1 (en) * 2001-12-28 2004-09-29 Koninklijke Philips Electronics N.V. Communication system
US6954819B2 (en) * 2002-01-09 2005-10-11 Storcase Technology, Inc. Peripheral bus switch to maintain continuous peripheral bus interconnect system operation
US6886051B2 (en) * 2002-03-28 2005-04-26 Seagate Technology Llc Device discovery method and apparatus
DE102004052075A1 (de) * 2004-10-26 2006-04-27 Jungheinrich Ag Knoten für ein Bus-Netzwerk, Bus-Netzwerk und Verfahren zum Konfigurieren des Netzwerks
US7765230B2 (en) * 2005-12-01 2010-07-27 The Boeing Company Method and system for managing data
EP2057515B1 (en) 2006-08-08 2018-05-02 Siemens Industry, Inc. Devices, systems, and methods for assigning a plc module address
US7506086B2 (en) * 2006-10-25 2009-03-17 Infineon Technologies Ag Electronic network with identification code generation and assignment
US8296488B2 (en) * 2009-04-27 2012-10-23 Abl Ip Holding Llc Automatic self-addressing method for wired network nodes
US8205017B2 (en) * 2009-11-17 2012-06-19 Aptina Imaging Corporation Systems and methods for addressing and synchronizing multiple devices
TWI426757B (zh) * 2010-02-05 2014-02-11 Hon Hai Prec Ind Co Ltd 主從設備通訊電路及其id地址分配方法
CN102200953A (zh) * 2010-03-24 2011-09-28 鸿富锦精密工业（深圳）有限公司 电子系统
KR20110132055A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 Ｉｄ 설정 시스템, ｉｄ 설정 방법 및 이를 이용한 디스플레이 장치
US8667193B2 (en) * 2011-04-29 2014-03-04 Qualcomm Incorporated Non-ported generic device (software managed generic device)
US9043634B2 (en) 2011-04-29 2015-05-26 Qualcomm Incorporated Methods, systems, apparatuses, and computer-readable media for waking a SLIMbus without toggle signal
US9065674B2 (en) 2011-04-29 2015-06-23 Qualcomm Incorporated Multiple slimbus controllers for slimbus components
US10409737B2 (en) * 2017-06-07 2019-09-10 Intel Corporation Apparatus, system, and method for positionally aware device management bus address assignment
US10551897B2 (en) 2017-06-07 2020-02-04 Intel Corporation Combining presence detect pin with device management bus reset and power disable

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156277A (en) * 1977-09-26 1979-05-22 Burroughs Corporation Access request mechanism for a serial data input/output system
US4360870A (en) * 1980-07-30 1982-11-23 International Business Machines Corporation Programmable I/O device identification
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
US4727475A (en) * 1984-05-18 1988-02-23 Frederick Kiremidjian Self-configuring modular computer system with automatic address initialization
JPH0650860B2 (ja) * 1984-06-29 1994-06-29 ヒューレット・パッカード・カンパニー ネットワーク初期設定方法
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors

Also Published As

Publication number Publication date
CA2018073A1 (en) 1990-12-19
CA2018073C (en) 1996-01-02
SG44448A1 (en) 1997-12-19
BR9002877A (pt) 1991-08-20
DE69024111T2 (de) 1996-06-20
EP0404414A2 (en) 1990-12-27
HK71496A (en) 1996-05-03
EP0404414A3 (en) 1991-10-09
DE69024111D1 (de) 1996-01-25
US5175822A (en) 1992-12-29
EP0404414B1 (en) 1995-12-13
ATE131640T1 (de) 1995-12-15
PE7291A1 (es) 1991-03-05
JPH0329043A (ja) 1991-02-07

Similar Documents

Publication Publication Date Title
JPH0542024B2 (ja)
US5581787A (en) Processing system and method for allocating address space among adapters using slot ID and address information unique to the adapter's group
US5204669A (en) Automatic station identification where function modules automatically initialize
US4534011A (en) Peripheral attachment interface for I/O controller having cycle steal and off-line modes
US4128883A (en) Shared busy means in a common bus environment
GB1572426A (en) Microcomputer systems including a memory
JPS6218949B2 (ja)
JPH0644177A (ja) 信号およびデータを伝送する方法
EP0887739B1 (en) Detection of SCSI devices at illegal locations
US4363096A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
US5134706A (en) Bus interface interrupt apparatus
US6101557A (en) Method and system for remote function control and delegation within multifunction bus supported devices
GB2085624A (en) A coupling equipment for the control of access of data processors to a data line
AU611964B2 (en) Inter and intra priority resolution network for an asynchronous bus system
EP0265575B1 (en) Data processing system having automatic address allocation arrangements for addressing interface cards
EP0073239A1 (en) Multi-processor office system complex
KR100876208B1 (ko) 디바이스 식별
EP0821311A3 (en) Data processing and communicating system with high throughput peripheral component interconnect bus
KR950012734B1 (ko) 컴퓨터 시스템
CN112631979A (zh) 一种自动分配pcie信号的服务器及方法
EP0577431B1 (en) Method of resetting coupled modules and a system using the method
JP2957354B2 (ja) 信号転送方法
IL134969A (en) Dynamic i/o allocation in a partitioned computer system
WO1994009437A1 (en) Signal handling system with a shared data memory
JP2000105261A (ja) 電気部品テストシステム