JPH054232U - 小型電子式計算機 - Google Patents

Abstract

(57)【要約】 【目的】本考案は、例えば大容量メモリを搭載する等、
高機能化を図った場合でも、省電力化を図ることが可能
になる小型電子式計算機を提供することを目的とする。 【構成】低圧（３Ｖ）駆動のＣＰＵ１１内部に、低圧
（３Ｖ）→高圧（５Ｖ）の昇圧器１３を設け、高圧駆動
の外部ＲＯＭ１６やＲＡＭ１７とのデータアクセス時に
は、低圧及び高圧ゲートＧL ，ＧH をそれぞれオフ／オ
ン制御して高圧電源が選択的に得られるよう構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、低消費電力且つ高機能化した小型電子式計算機に関する。

【０００２】

【従来の技術】

一般に、携帯用計算機やポケットコンピュータ等の小型電子式計算機は、省電 力化を図るため、駆動電圧が低い３Ｖ駆動のＣＰＵチップを使用している。 一方、最近の小型電子式計算機では、高機能化や処理速度向上のため、駆動電 圧が高い５Ｖ駆動のＣＰＵチップを使用しているものもある。

【０００３】 すなわち、小型電子式計算機の高機能化のため、大容量メモリ等を使用すると 、それ自体、例えば５Ｖと駆動電圧が高いため、上記５Ｖ駆動のＣＰＵチップを 使用する必要がある。

【０００４】

【考案が解決しようとする課題】

しかしながら、ポケットコンピュータ等、上記高機能化のため、内部駆動電圧 の全てを高圧（５Ｖ）駆動にすると、小型の機器において最も重要とされる省電 力化を妨げることになる。

【０００５】 そこで、高圧駆動の回路部品を低圧駆動に変更することが考えられるが、コス ト面で問題が生じ、特に大容量メモリ等を低圧駆動にするのは技術的に極めて困 難なものがある。

【０００６】 本考案は上記課題に鑑みなされたもので、例えば大容量メモリを搭載する等、 高機能化を図った場合でも、省電力化を図ることが可能になる小型電子式計算機 を提供することを目的とする。

【０００７】

【課題を解決するための手段】 すなわち、本考案に係わる小型電子式計算機は、複数の電圧を発生する電圧発 生手段と、異なる電圧により駆動する複数のデバイスと、この複数のデバイスの うちアクセスするデバイスに応じて上記電圧発生手段により発生される電圧を選 択する電圧選択手段とを備えて構成したものである。

【０００８】

【作用】

つまり、例えば低圧駆動のＣＰＵ内部に、低圧→高圧の昇圧回路を設け、高圧 駆動の大容量メモリとのデータアクセス時には高圧電源が選択的に得られるよう にすることで、高圧駆動期間が最少限に抑えられるようになる。

【０００９】

【実施例】

以下図面により本考案の一実施例について説明する。

【００１０】 図１は小型電子式計算機の構成を示すもので、同図において、１１はＣＰＵで あり、このＣＰＵ１１の内部には、予め設定されたプログラムに従って制御動作 する制御部１２、３Ｖの電源電圧を５Ｖに昇圧する昇圧器１３、付属デバイスと のアクセス信号やアクセスデータを中継するバッファ１４の他、基本プログラム を記憶する図示しない内部ＲＯＭや処理データの記憶を行なう図示しない内部Ｒ ＡＭ等が備えられる。

【００１１】 上記ＣＰＵ１１のバッファ１４には、制御信号，アドレスデータ，処理データ 等が伝送されるバスライン１５を介して、拡張用の外部ＲＯＭ１６、外部ＲＡＭ １７、そして他のデバイスの入出力部として機能するＧＡ（ゲートアレー）１８ が接続される。

【００１２】 一方、ＣＰＵ１１は、３Ｖの低圧電源を基準として駆動されるもので、この低 圧の基準電源ラインは上記昇圧器１３に接続されると共に、低圧ゲートＧL を介 して上記バッファ１４に接続される。 また、上記昇圧器１３を介して昇圧されレギュレータ１９を通った５Ｖの高圧 電源ラインは、高圧ゲートＧH を介して上記バッファ１４に接続される。

【００１３】 そして、昇圧器１３に対する昇圧制御信号、及び上記基準電源ライン又は高圧 電源ラインを選択的にバッファ１４に接続させる高低圧各ゲートＧL ，ＧH への 電源制御信号、さらに、バッファ１４における各外部デバイスへのアクセスモー ドを設定するアクセス制御信号は、何れも、アクセス対象となる外部デバイスに 応じて制御部１２から出力される。 ここで、上記外部ＲＯＭ１６，外部ＲＡＭ１７、及びＧＡ１８は、何れも高圧 駆動デバイスである。

【００１４】 すなわち、上記構成による小型電子式計算機において、ＣＰＵ１１がそのバッ ファ１４を介した外部デバイスとのアクセスを行なわないで制御動作する状態で は、高圧駆動デバイスとのアクセスを行なわないので、制御部１２から昇圧器１ ３に対する昇圧制御信号は出力されず、電源制御信号は“１”にセットされる。

【００１５】 すると、３Ｖの基準電圧信号は、低圧ゲートＧL を介してＣＰＵ１１及び低圧 駆動回路各部に供給されるもので、これにより、通常は、３Ｖ低圧の基準電圧信 号による省電力動作が図られる。

【００１６】 一方、制御部１２からバッファ１４を介して、例えば外部ＲＯＭ１６や外部Ｒ ＡＭ１７とのデータアクセスが行なわれる際には、該外部ＲＯＭ１６及び外部Ｒ ＡＭ１７は何れも高圧駆動デバイスであるので、制御部１２から昇圧器１３に対 し昇圧制御信号が出力されると共に、電源制御信号は“０”にセットされる。

【００１７】 すると、昇圧器１３からレギュレータ１９を介して得られる５Ｖの高圧信号は 、高圧ゲートＧH を介してバッファ１４に供給され、制御部１２からのアクセス 制御信号に応じて設定されるデータアクセス先のＲＯＭ１６あるいはＲＡＭ１７ に対して与えられるもので、これにより、制御部１２によりアドレス指定された メモリアドレスに対するデータの書込みあるいは読出しが行なわれる。

【００１８】 したがって、上記構成の小型電子式計算機によれば、低圧（３Ｖ）駆動のＣＰ Ｕ１１内部に、低圧（３Ｖ）→高圧（５Ｖ）の昇圧器１３を設け、高圧駆動の外 部ＲＯＭ１６やＲＡＭ１７とのデータアクセス時には、低圧及び高圧ゲートＧL ，ＧH をそれぞれオフ／オン制御して高圧電源が選択的に得られるようにしたの で、拡張用の大容量メモリ等、高圧駆動用のデバイスに対してのみ昇圧した高圧 電源信号を供給して動作させることができ、省電力化を妨げずに高機能化が図れ るようになる。

【００１９】

【考案の効果】

以上のように本考案によれば、複数の電圧を発生する電圧発生手段と、異なる 電圧により駆動する複数のデバイスと、この複数のデバイスのうちアクセスする デバイスに応じて上記電圧発生手段により発生される電圧を選択する電圧選択手 段とを備えて構成したので、例えば大容量メモリを搭載する等、高機能化を図っ た場合でも、省電力化を図ることが可能になる。

【図面の簡単な説明】

【図１】本考案の一実施例に係わる小型電子式計算機の
構成を示すブロック図。

【符号の説明】

１１…ＣＰＵ、１２…制御部、１３…昇圧器、１４…バ
ッファ、１６…外部ＲＯＭ、１７…外部ＲＡＭ、１８…
ＧＡ（ゲートアレー）、１９…レギュレータ、ＧL …低
圧ゲート、ＧH …高圧ゲート、ＩＮＶ…インバータ。

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】 複数の電圧を発生する電圧発生手段と、 異なる電圧により駆動する複数のデバイスと、 この複数のデバイスのうちアクセスするデバイスに応じ
   て上記電圧発生手段により発生される電圧を選択する電
   圧選択手段と、 を具備したことを特徴とする小型電子式計算機。