JPH0325794A - メモリ制御回路 - Google Patents
メモリ制御回路Info
- Publication number
- JPH0325794A JPH0325794A JP1161588A JP16158889A JPH0325794A JP H0325794 A JPH0325794 A JP H0325794A JP 1161588 A JP1161588 A JP 1161588A JP 16158889 A JP16158889 A JP 16158889A JP H0325794 A JPH0325794 A JP H0325794A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- voltage
- switching signal
- circuit
- voltage switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ制御回路、特に、低電源電圧時データを
保持する機能を持つメモリを使用しているメモリ制御回
路に関する。
保持する機能を持つメモリを使用しているメモリ制御回
路に関する。
従来の低電源電圧時データを保持する機能を持つメモリ
の使用法としては第２図がある。
の使用法としては第２図がある。
ここで１はＣＰＵであり、メモリ１０の読み書きの動作
をコントロールする。装置が動作状態の時は、４の電源
から５の＋５Ｖライン，３の電圧切換回路８のメモリ供
給電圧ラインを通って、メモリに＋５Ｖの電圧が供給さ
れる。
をコントロールする。装置が動作状態の時は、４の電源
から５の＋５Ｖライン，３の電圧切換回路８のメモリ供
給電圧ラインを通って、メモリに＋５Ｖの電圧が供給さ
れる。
装置の電源が切れている時は９の電池から６の＋３ｖラ
イン，３の電圧切換回路８のメモリ供給電圧ラインを通
ってメモリに＋３ｖの電圧が供給される。
イン，３の電圧切換回路８のメモリ供給電圧ラインを通
ってメモリに＋３ｖの電圧が供給される。
この回路では、装置に電源が入っている時はメモリｌＯ
に常に＋５ｖの電圧が供給されている。
に常に＋５ｖの電圧が供給されている。
また装置の電源が切れている時はメモリの内容を保持す
るために＋３Ｖの電圧が供給されている。
るために＋３Ｖの電圧が供給されている。
上述した従来のメモリ制御回路は、装置の電源が入って
いる時は常にメモリに＋５Ｖが供給されているので、メ
モリの読み書きをしない時には無駄な電圧が供給されて
いることになる。
いる時は常にメモリに＋５Ｖが供給されているので、メ
モリの読み書きをしない時には無駄な電圧が供給されて
いることになる。
本発明の目的は無駄な電圧供給をおさえ、低消費電力の
メモリ制御回路を提供することにある。
メモリ制御回路を提供することにある。
本発明のメモリ制御回路は、電圧可変機能を有すること
により、メモリのデータを保持しかつ消費電力をおさえ
ることができる機能を有している。
により、メモリのデータを保持しかつ消費電力をおさえ
ることができる機能を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
１のＣＰＵからアドレスが出力されるが、そのアドレス
の値がメモリに割当てられているかを２の切換信号回路
で判断して、３の電圧切換回路に７の電圧切換信号を送
る。
の値がメモリに割当てられているかを２の切換信号回路
で判断して、３の電圧切換回路に７の電圧切換信号を送
る。
電圧切換回路．３では電圧切換信号の値により、メモリ
動作時か非動作時のデータ保持かを判断して、８のメモ
リ供給電圧ラインに５の＋５Ｖラインを供給するか、６
の＋３Ｖラインを供給するかを切換える。
動作時か非動作時のデータ保持かを判断して、８のメモ
リ供給電圧ラインに５の＋５Ｖラインを供給するか、６
の＋３Ｖラインを供給するかを切換える。
ここで４は７４源であり、＋５ｖと＋３Ｖの２種類の電
圧を出力する。
圧を出力する。
このように供給電圧を切換えることにより、装置が動作
状態の時でもメモリが非動作のデータ保持状態には、メ
モリへの供給電圧が小さくなり消費電力をおさえる効果
がある。
状態の時でもメモリが非動作のデータ保持状態には、メ
モリへの供給電圧が小さくなり消費電力をおさえる効果
がある。
以上説明したように本発明は、メモリ制御回路に電圧可
変機能を有することにより、メモリのデータを保持しか
つ消費電力をおさえる効果がある。
変機能を有することにより、メモリのデータを保持しか
つ消費電力をおさえる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 ｌ・・・・・・ＣＰＵ、２・・・・・・切換信号作戊回
路、３・・・・・・電圧切換回路、４・・・・・・電源
、５・・・・・・＋５Ｖライン、６・・・・・・＋３Ｖ
ライン、７・・・・・・電圧切換信号、８・・・・・・
メモリ供給電圧ライン、９・・・・・・電池。
従来の一例を示すブロック図である。 ｌ・・・・・・ＣＰＵ、２・・・・・・切換信号作戊回
路、３・・・・・・電圧切換回路、４・・・・・・電源
、５・・・・・・＋５Ｖライン、６・・・・・・＋３Ｖ
ライン、７・・・・・・電圧切換信号、８・・・・・・
メモリ供給電圧ライン、９・・・・・・電池。
Claims (1)
- メモリ制御回路において、特に電圧可変機能を有するこ
とによりメモリのデータを保持し、かつ消費電力をおさ
えることが出来ることを特徴とするメモリ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161588A JPH0325794A (ja) | 1989-06-23 | 1989-06-23 | メモリ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161588A JPH0325794A (ja) | 1989-06-23 | 1989-06-23 | メモリ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325794A true JPH0325794A (ja) | 1991-02-04 |
Family
ID=15737986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161588A Pending JPH0325794A (ja) | 1989-06-23 | 1989-06-23 | メモリ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675672A (ja) * | 1992-05-29 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | 電力利用管理方法及びシステム |
-
1989
- 1989-06-23 JP JP1161588A patent/JPH0325794A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675672A (ja) * | 1992-05-29 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | 電力利用管理方法及びシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1152431A8 (en) | Semiconductor memory device with reduced current consumption in data hold mode | |
| KR20020023231A (ko) | 데이터 처리 회로, 데이터 처리 회로를 포함하는 장치,그리고 장치를 위한 컴퓨터 프로그램 제품 | |
| JPH09222939A (ja) | メモリカード | |
| KR910007128A (ko) | 프로그램가능 논리 집적회로소자와 이를 위한 전원장치 및 전원공급 방법 | |
| JPH0325794A (ja) | メモリ制御回路 | |
| JPH0441384Y2 (ja) | ||
| JPS61271694A (ja) | メモリ装置 | |
| JP4684575B2 (ja) | 半導体装置及びその制御方法 | |
| JPH0511874A (ja) | 情報処理装置 | |
| JP4304792B2 (ja) | ナビゲーション装置 | |
| JPH0574136A (ja) | メモリーカード | |
| SU1654877A1 (ru) | Запоминающее устройство с сохранением информации при отключении основного питани | |
| JPS62243047A (ja) | 記憶装置 | |
| JPH0460821A (ja) | 記憶保持装置 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPH04236646A (ja) | メモリバックアップ回路 | |
| JPH02128260A (ja) | 電源オン／オフ時のメモリデータチェック方式 | |
| JP2655766B2 (ja) | 情報カード | |
| JPH04266142A (ja) | ソフトウェア設定のスイッチ回路 | |
| JPH0574139A (ja) | メモリーカード | |
| JPH0816275A (ja) | 省電力型計算機 | |
| JPH01302594A (ja) | Ｄｒａｍメモリのバックアップ方式 | |
| JPS61153895A (ja) | 半導体記憶装置 | |
| JPH0218791A (ja) | 不揮発性メモリ制御回路 | |
| JPH0561559A (ja) | 動作モード切換え可能なスイツチを有する電子機器 |