SU1654877A1 - Запоминающее устройство с сохранением информации при отключении основного питани - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки информации в качестве ОЗУ с питанием от резервного источника в режиме хранени . Цель изобретени  -. повышение надежности работы устройства в режиме хранени  информации. Устройство содержит основной 3 и резервный 4 блоки питани , блок 2 элементов пам ти, адресные , информационные и управл ющие выходы которого через блок 1 управлени  соединены с соответствующими входами устройства. Блок 1 управлени  подключен к основному блоку 3 питани . При этом нагрузочные элементы 7 (резисторы ) в адресных, информационных и управл ющих лини х устройства соединены с ииной питани  блока элементов пам ти, который подключен к плюсовым выводам основного и резервного источников питани , а обща  шина блока элементов пам ти соединена через первый 5 и второй 6 переключающие элементы (диоды) с минусовыми выводами соответственно основного 3 и резервного 4 блоков питани . Это позвол ет исключить по вление неуправл емых токов утечки в режиме хранени  информации . 1 ил. (Я с

Description

ОЭ СП

00

| |

Изобретение относитс  к вычисли- тельной технике и может быть использовано в вычислительных комплексах дл  запоминани  информации и сохране Ни  ее при отключении основного питани .

Цель изобретени  - повышение надежности устройства в режиме хранени  Информации.

На чертеже приведена функциональна  схема устройства.

Устройство содержит блок 1 управлени , блок 2 элементов пам ти, выполненных на КМОП-структурах с микро- Мощным режимом питани , основной 3 И резервный 4 блоки питани , переключающие элементы 5 и 6, которые представл ют собой диоды, включенные как показано на чертеже, нагрузочные Элементы 7, представл ющие собой нагрузочные резисторы.

Основной блок 3 питани  обеспечивает питающее напр жение 5В в активном цикле устройства. В качестве резервного блока питани  может быть использована батаре  или аккумул тор. Напр жение батареп несколько меньше напр жени  основного источника питани .

Устройство работает следующим образом .

В активном цикле (питание от основного блока 3) переключающий элемент 5 открыт и на общую шину блока 2 элементов пам ти подан потенциал, близкий к потенциалу общей шины блока 1 управлени . Группа резисторов обеспечивает на входах блока 2 элементов пам ти уровень логической еди Цицы, близкий к потенциалу питани  блока 2 элементов пам ти, что и требуетс  дл  нормальной работы КМОП- пам ти.

При выключенном основном источнике питани  элемент 5 закрыт и питание элементов КМОП блока пам ти осуществл етс  через элемент 6 от резервного блока 4. При этом неуправ

0

5

0

5

0

5

л емые токи утечки в цепи: положительный вывод резервного блока 4 питани  - нагрузочные -элементы 7 - входы-выходы блока 1 управлени , отсутствуют , так как потенциал положительного вывода резервного блока 4 питани  и потенциалы на шинах питани  блока 1 управлени  и блока 2 элементов пам ти, на нагрузочных элементах 7 и входах блока 2 равны потенциалу на общей шине блока 1 управлени .

Ток резервного блока 4 питани  определ етс  только током питани  элементов блока 2 и обратным током элемента 5.

I

Таким образом, повышаетс  надежность работы устройства в режиме хранени  и снижаетс  энергопотребление.

Claims (1)

1. Формула изобретени 

   Запоминающее устройство с сохранением информации при отключении основного питани , содержащее блок элементов пам ти, блок управлени , основной и резервный блоки питани , первый и второй переключающие элементы и нагрузочные элементы, одни выводы которых подключены к адресным, информационным и управл ющим выходам блока управлени  и к соответствующим входам блока элементов пам ти, вход питани  которого подключен к вторым выводам нагрузочных элементов, вход питани  и общий вход блока управлени  подключены к соответствующим выходам основного блока питани , отличающеес  тем, что, с целью повышени  надежности устройства в режиме хранени  информации, вход питани  блока элементов пам ти подключен к выходам питани  основного и резервного блоков питани , общие выходы которых подключены соответственно через первый и второй переключающие элементы к общему входу блока элементов пам ти .