JPH0542692B2 - - Google Patents
Info
- Publication number
- JPH0542692B2 JPH0542692B2 JP59170263A JP17026384A JPH0542692B2 JP H0542692 B2 JPH0542692 B2 JP H0542692B2 JP 59170263 A JP59170263 A JP 59170263A JP 17026384 A JP17026384 A JP 17026384A JP H0542692 B2 JPH0542692 B2 JP H0542692B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- control
- gate signal
- signal
- digital phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 2
- 239000000872 buffer Substances 0.000 description 13
- 238000012544 monitoring process Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/455—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は静止形電力変換器のデイジタル制御装
置に係わり、特にデイジタル位相制御装置の
CPU暴走時に電力変換器主回路を保護するゲー
ト制御回路に関する。
置に係わり、特にデイジタル位相制御装置の
CPU暴走時に電力変換器主回路を保護するゲー
ト制御回路に関する。
従来の技術
近年、サイリスタ変換器等による電動機の可変
速装置は、マイクロコンピユータを制御中枢部と
するデイジタル制御（DDC）が急速に進み、旧
来のアナログ制御に較べて高速、高精度、調整不
要化さらにはドリフトレス化が実現されている。
例えば、サイリスタレオナードの順変換部、一次
電圧制御装置などのコンバータは、その位相制御
に旧来のアナログ位相器に代えてマイクロコンピ
ユータにより点弧位相を演算処理で求めるものが
ある。例えば、特開昭58−207867号公報、松田ほ
か「サイリスタ変換器デイジタル制御用ゲートパ
ルス発生方式」昭和57年電気学会全国大会論文
集、神山ほか「直流電動機の全デイジタル制御」
日立評論VOL61No.10（1979年10月）、泉ほか
「DDCによるサイリスタレオナードの制御」富士
時報VOL54No.10（1981年10月）がある。
速装置は、マイクロコンピユータを制御中枢部と
するデイジタル制御（DDC）が急速に進み、旧
来のアナログ制御に較べて高速、高精度、調整不
要化さらにはドリフトレス化が実現されている。
例えば、サイリスタレオナードの順変換部、一次
電圧制御装置などのコンバータは、その位相制御
に旧来のアナログ位相器に代えてマイクロコンピ
ユータにより点弧位相を演算処理で求めるものが
ある。例えば、特開昭58−207867号公報、松田ほ
か「サイリスタ変換器デイジタル制御用ゲートパ
ルス発生方式」昭和57年電気学会全国大会論文
集、神山ほか「直流電動機の全デイジタル制御」
日立評論VOL61No.10（1979年10月）、泉ほか
「DDCによるサイリスタレオナードの制御」富士
時報VOL54No.10（1981年10月）がある。
発明が解決しようとする問題点
従来の位相制御は旧来のアナログ位相器の信号
処理方式を基本にしたものが殆んどであり、
CPUによる制御角の演算及び演算結果をプログ
ラマブルタイマ（例えばインテル社製8253）を使
つてゲートパルスを発生させる。このような
CPUによる位相制御ではCPUの異常等により
CPU暴走が発生したときの保護が難しくなる。
処理方式を基本にしたものが殆んどであり、
CPUによる制御角の演算及び演算結果をプログ
ラマブルタイマ（例えばインテル社製8253）を使
つてゲートパルスを発生させる。このような
CPUによる位相制御ではCPUの異常等により
CPU暴走が発生したときの保護が難しくなる。
例えば、サイリスタレオナード等の順変換器で
は、その運転停止時に直流リアクトルや電動機の
インダクタンス分によるエネルギーの減衰を待つ
てゲートしや断を行なう必要がある。このため、
通常制御しや断（位相器のゲートを転流余裕角γ
のリミツト値までシフトさせる）を行ない、約
200ms前後の時間経過後にゲートしや断を行なつ
ている。従つて、CPU暴走時に位相器のゲート
を転流余裕角γまでシフトさせる時間とエネルギ
ー減衰を待つ時間の合計になる大きな時間遅れが
生じて主回路側のスイツチ素子破損になる虞れが
あつた。
は、その運転停止時に直流リアクトルや電動機の
インダクタンス分によるエネルギーの減衰を待つ
てゲートしや断を行なう必要がある。このため、
通常制御しや断（位相器のゲートを転流余裕角γ
のリミツト値までシフトさせる）を行ない、約
200ms前後の時間経過後にゲートしや断を行なつ
ている。従つて、CPU暴走時に位相器のゲート
を転流余裕角γまでシフトさせる時間とエネルギ
ー減衰を待つ時間の合計になる大きな時間遅れが
生じて主回路側のスイツチ素子破損になる虞れが
あつた。
問題点を解決するための手段と作用
本発明は、ハードウエア構成のγリミツト発生
回路を設け、暴走検出時にマイクロプロセツサ側
のゲート信号衆力に代えて該γリミツト発生回路
の出力をゲート信号とする切換えをし、この切換
え後に所定時間でゲートしや断をするゲート信号
制御回路を設け、暴走発生時の動作不能をγリミ
ツト発生回路でバツクアツプすることで電力変換
器の保護を行なうようにしたものである。
回路を設け、暴走検出時にマイクロプロセツサ側
のゲート信号衆力に代えて該γリミツト発生回路
の出力をゲート信号とする切換えをし、この切換
え後に所定時間でゲートしや断をするゲート信号
制御回路を設け、暴走発生時の動作不能をγリミ
ツト発生回路でバツクアツプすることで電力変換
器の保護を行なうようにしたものである。
実施例
第１図は本発明の一実施例を示すゲート制御回
路図を示す。マイクロプロセツサ１の暴走監視回
路２は、CPUのクロツク信号停止監視及び周知
のウオツチドツグタイマによる異常監視機能を有
してマイクロプロセツサ１の暴走（異常）を検出
したときに暴走検出信号WDTを発生する。デイ
ジタル位相器３は、プログマブルタイマ（例えば
インテル社製8253）により構成され、マイクロプ
ロセツサ１が演算した位相制御角αのデータがカ
ウントレジスタに与えられ、このデータに応じた
タイミングのゲート信号を電力変換器の３相電源
に同期して出力する。
路図を示す。マイクロプロセツサ１の暴走監視回
路２は、CPUのクロツク信号停止監視及び周知
のウオツチドツグタイマによる異常監視機能を有
してマイクロプロセツサ１の暴走（異常）を検出
したときに暴走検出信号WDTを発生する。デイ
ジタル位相器３は、プログマブルタイマ（例えば
インテル社製8253）により構成され、マイクロプ
ロセツサ１が演算した位相制御角αのデータがカ
ウントレジスタに与えられ、このデータに応じた
タイミングのゲート信号を電力変換器の３相電源
に同期して出力する。
γリミツト発生回路４は、転流余裕角γに合わ
せたゲート信号を常時発生している。この回路４
は例えば第２図に示すアナログ位相器により構成
される。同図において、アクテイブフイルタ１１
は電力変換器の３相電源、同期信号ｕ，ｖ，ｗか
ら高調波成分を除去し、この３相出力Ｕ，Ｖ，Ｗ
をγ設定器１２の設定値を比較基準とするアナロ
グ位相器１３Ｕ，１３Ｖ，１３Ｗで比較すること
で該位相器１３Ｕ，１３Ｖ，１３Ｗの出力にゲー
ト信号GU，GV，GWを得、この反転出力として
論理インバータ１４Ｕ，１４Ｖ，１４Ｗにゲート
信号GX，GY，GZを得る。各部波形を第３図に
示す。
せたゲート信号を常時発生している。この回路４
は例えば第２図に示すアナログ位相器により構成
される。同図において、アクテイブフイルタ１１
は電力変換器の３相電源、同期信号ｕ，ｖ，ｗか
ら高調波成分を除去し、この３相出力Ｕ，Ｖ，Ｗ
をγ設定器１２の設定値を比較基準とするアナロ
グ位相器１３Ｕ，１３Ｖ，１３Ｗで比較すること
で該位相器１３Ｕ，１３Ｖ，１３Ｗの出力にゲー
ト信号GU，GV，GWを得、この反転出力として
論理インバータ１４Ｕ，１４Ｖ，１４Ｗにゲート
信号GX，GY，GZを得る。各部波形を第３図に
示す。
デイジタル位相器３のゲート信号とγリミツト
発生回路４のゲート信号はゲート出力バツフア
５，６の入力にされ、該バツフアによつて一方の
ゲート信号が選択されてゲート出力バツフア７の
入力にされる。ゲート出力バツフア５，６及び７
はそのイネーブル端子Eoへのローレベル入力で
ゲート信号を出力し、ハイレベル入力で高出力イ
ンピーダンスになる３ステートバツフアにされ
る。そして、バツフア５のイネーブル端子Eoへ
の制御入力は暴走検出信号WDTの反転信号が論
理インバータ８で与えられ、バツフア６のイネー
ブル端子Eoへの制御入力は暴走検出信号WDTが
与えられる。従つて正常動作時にはバツフア５を
通してデイジタル位相器３からの正規のゲート信
号が取出され、暴走検出時にはバツフア６を通し
てγリミツト発生回路４からのゲート信号が取出
される。
発生回路４のゲート信号はゲート出力バツフア
５，６の入力にされ、該バツフアによつて一方の
ゲート信号が選択されてゲート出力バツフア７の
入力にされる。ゲート出力バツフア５，６及び７
はそのイネーブル端子Eoへのローレベル入力で
ゲート信号を出力し、ハイレベル入力で高出力イ
ンピーダンスになる３ステートバツフアにされ
る。そして、バツフア５のイネーブル端子Eoへ
の制御入力は暴走検出信号WDTの反転信号が論
理インバータ８で与えられ、バツフア６のイネー
ブル端子Eoへの制御入力は暴走検出信号WDTが
与えられる。従つて正常動作時にはバツフア５を
通してデイジタル位相器３からの正規のゲート信
号が取出され、暴走検出時にはバツフア６を通し
てγリミツト発生回路４からのゲート信号が取出
される。
バツフア７のイネーブル端子Eoには、常時は
ローレベル入力が与えられ暴走検出信号WDTに
対してタイマ９から所定時間遅れてハイレベル入
力が与えられる。このタイマ９は電力変換器のリ
アクトルや負荷電動機のインダクタンス分による
エネルギー減衰遅れを確保する時間設定がなさ
れ、該タイマ９の設定時間後にゲート出力バツフ
ア７の出力しや断を行なう。ゲート出力バツフア
７の出力はゲートドライバ１０を通して電力変換
器の各スイツチ素子にゲートパルスを与える。
ローレベル入力が与えられ暴走検出信号WDTに
対してタイマ９から所定時間遅れてハイレベル入
力が与えられる。このタイマ９は電力変換器のリ
アクトルや負荷電動機のインダクタンス分による
エネルギー減衰遅れを確保する時間設定がなさ
れ、該タイマ９の設定時間後にゲート出力バツフ
ア７の出力しや断を行なう。ゲート出力バツフア
７の出力はゲートドライバ１０を通して電力変換
器の各スイツチ素子にゲートパルスを与える。
こうした構成において、マイクロプロセツサ１
の異常等によつてその暴走が発生すると、暴走監
視回路２が動作してその検出信号WDTがローレ
ベルとなる。これにより、それまでデイジタル位
相器３の出力をゲートパルスとしていた動作から
γリミツト発生回路４の出力をゲートパルスとす
る動作に切換えられ、このゲートパルス切換えか
らタイマ９の時限（例えば200ms）後にゲートパ
ルスしや断が行なわれる。このように、マイクロ
プロセツサの暴走時には電力変換器の制御しや断
（γリミツトまで制御角αを絞る）とゲートしや
断が行なわれて電力変換器の保護を行なう。
の異常等によつてその暴走が発生すると、暴走監
視回路２が動作してその検出信号WDTがローレ
ベルとなる。これにより、それまでデイジタル位
相器３の出力をゲートパルスとしていた動作から
γリミツト発生回路４の出力をゲートパルスとす
る動作に切換えられ、このゲートパルス切換えか
らタイマ９の時限（例えば200ms）後にゲートパ
ルスしや断が行なわれる。このように、マイクロ
プロセツサの暴走時には電力変換器の制御しや断
（γリミツトまで制御角αを絞る）とゲートしや
断が行なわれて電力変換器の保護を行なう。
発明の効果
本発明によれば、デイジタル位相制御装置にハ
ードウエア構成のγリミツト発生回路をバツクア
ツプとして用意し、マイクロプロセツサの暴走時
にはγリミツト発生回路のゲート信号に切換えて
電力変換器を位相絞り込みをした後ゲートしや断
するため、少しのハードウエア増設で位相絞り込
みを確実、迅速にして装置の信頼性を大幅に向上
できる効果がある。
ードウエア構成のγリミツト発生回路をバツクア
ツプとして用意し、マイクロプロセツサの暴走時
にはγリミツト発生回路のゲート信号に切換えて
電力変換器を位相絞り込みをした後ゲートしや断
するため、少しのハードウエア増設で位相絞り込
みを確実、迅速にして装置の信頼性を大幅に向上
できる効果がある。
また、γリミツト発生回路はサイリスタレオナ
ードの正転、逆転側サイリスタへの切換時の制御
しや断用としても利用することができるし、また
逆変換モード（回生モード）で動作中の停電発生
時の転流失敗保護用のγリミツトとしても利用で
きる。
ードの正転、逆転側サイリスタへの切換時の制御
しや断用としても利用することができるし、また
逆変換モード（回生モード）で動作中の停電発生
時の転流失敗保護用のγリミツトとしても利用で
きる。
第１図は本発明の一実施例を示すゲート制御回
路図、第２図は第１図におけるγリミツト発生回
路４の具体的回路図、第３図は第２図の各部波形
図である。 １…マイクロプロセツサ、２…暴走監視回路、
３…デイジタル位相器、４…γリミツト発生回
路、５，６，７…ゲート出力バツフア、９…タイ
マ、１０…ゲートドライバ、１１…アクテイブフ
イルタ、１２…γ設定器、１３Ｕ，１３Ｖ，１３
Ｗ…アナログ位相器。
路図、第２図は第１図におけるγリミツト発生回
路４の具体的回路図、第３図は第２図の各部波形
図である。 １…マイクロプロセツサ、２…暴走監視回路、
３…デイジタル位相器、４…γリミツト発生回
路、５，６，７…ゲート出力バツフア、９…タイ
マ、１０…ゲートドライバ、１１…アクテイブフ
イルタ、１２…γ設定器、１３Ｕ，１３Ｖ，１３
Ｗ…アナログ位相器。
Claims (1)
- １ 静止形電力変換器のゲート制御に、マイクロ
プロセツサで演算した位相制御角をデイジタル位
相器に与え、該デイジタル位相器からゲート信号
を得るデイジタル位相制御装置において、電力変
換器の各スイツチ素子の転流余裕角を設定して該
位相のゲート信号を常時発生するγリミツト発生
回路と、マイクロプロセツサの暴走検出信号によ
つて前記デイジタル位相器からのゲート信号に代
えて前記γリミツト発生回路のゲート信号を電力
変換器のゲートパルスとして出力し、該暴走検出
信号が与えられた時点から所定時間後に前記ゲー
トパルスをしや断するゲート信号制御回路とを備
えたことを特徴とするデイジタル位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170263A JPS6148015A (ja) | 1984-08-15 | 1984-08-15 | デイジタル位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170263A JPS6148015A (ja) | 1984-08-15 | 1984-08-15 | デイジタル位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148015A JPS6148015A (ja) | 1986-03-08 |
| JPH0542692B2 true JPH0542692B2 (ja) | 1993-06-29 |
Family
ID=15901691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170263A Granted JPS6148015A (ja) | 1984-08-15 | 1984-08-15 | デイジタル位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148015A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11502629B2 (en) * | 2020-12-30 | 2022-11-15 | Texas Instruments Incorporated | Hardware based motor drive controller |
-
1984
- 1984-08-15 JP JP59170263A patent/JPS6148015A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148015A (ja) | 1986-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0753037B2 (ja) | インバータの保護装置 | |
| JPH0542692B2 (ja) | ||
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| EP0373601B1 (en) | Reactive power compensation apparatus with improved gate circuit | |
| US4455599A (en) | Pulse width modulation inverter | |
| JPH05284756A (ja) | 電源装置の故障検出装置 | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| JP2922716B2 (ja) | インバータ装置の直流制動方法 | |
| SU1709485A1 (ru) | Цифровой электропривод посто нного тока | |
| JPS6251076B2 (ja) | ||
| JP2956845B2 (ja) | 電力変換装置 | |
| JP2703212B2 (ja) | サイクロコンバータの保護方法 | |
| JPS6026497A (ja) | 直流母線式インバ−タの過電圧保護回路 | |
| JP2592977B2 (ja) | 電力変換装置 | |
| SU902192A1 (ru) | Устройство дл управлени трехфазным шаговым электродвигателем | |
| KR200259851Y1 (ko) | 전류리플을 방지하기 위한 대전력트랜지스터(igbt)의 데드타임 보상장치 | |
| JPS6116758Y2 (ja) | ||
| JP2914777B2 (ja) | サイクロコンバータのゲート制御方法 | |
| JPS6348166A (ja) | 電力変換器の制御装置 | |
| JPS63174570A (ja) | インバ−タ制御装置 | |
| JPS6361876B2 (ja) | ||
| JPS6212372A (ja) | サイリスタスイツチの強制転流回路 | |
| JPS6152113A (ja) | 交直変換器の制御方法 | |
| Divan et al. | Microsequencer Control of a Four Quadrant Synchronous Chopper-Converter Combination | |
| JPS6355292B2 (ja) |