JPH0543221B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逐次復号装置に関し、特に直交変調方
式により伝送された畳込み符号をビツトシリアル
誤り訂正復号する逐次復号装置に関する。

〔従来の技術〕

データの伝送誤りを検出して訂正するために、
データをいくつかの情報シンボルに区切り、誤り
訂正符号器（以下符号器という）で畳込み符号化
して情報シンボルに冗長ビツトを付加した符号シ
ンボルにし、伝送された符号シンボルを誤り訂正
復号器（以下復号器という）でフアノアルゴリズ
ムを用いて逐次復号することが行われている。

第３図を参照してかかる符号器の基本構成につ
いて説明する。ただし、情報シンボルの長さをｎ
−１ビツトとし、符号シンボルの長さをｎビツト
としている。

第３図の符号器において、入力端子２０１から
１ビツトずつ入力されてくる情報ビツトは直列並
列変換器（Ｓ／Ｐ）２０５で直列並列変換されて
ビツト長ｎ−１ビツトの情報シンボルに変換され
た後、状態保持回路２０２に保持されてゆき、保
持された情報シンボルによつて状態保持回路２０
２の内部状態を更新してゆく。状態保持回路２０
２には一般にシフトレジスタをｎ−１段並列に並
べたものが用いられ、情報シンボルが入力される
ごとに、シフトレジスタの各段の内容が１ビツト
ずつ右にシフトされてシフトレジスタの左端に新
しい情報シンボルが保持される。一方、状態保持
回路２０２の内部状態は関数発生器２０３の入力
に供給されており、情報シンボルが入力されるた
びに関数発生器２０３は冗長ビツトを出力し、情
報シンボルと共に合計ｎビツトが符号シンボルと
して出力されて、並列直列変換器（Ｐ／Ｓ）２０
６で並列直列変換された後に１ビツトずつ出力端
子２０４から伝送のために出力されてゆく。

第３図の符号器においてｎ＝４とした場合の具
体的な構成の一例を第４図に示す。第４図の符号
器において、直列並列変換器３０５が長さ３ビツ
トの情報シンボルを出力するのに対応して、状態
保持回路３０２はそれぞれ１段のシフトレジスタ
４０７，４０８，４０９からなる３段並列のシフ
トレジスタとして構成されている。直列並列変換
器３０５から情報ビツトが入力されるごとにシフ
トレジスタ４０７，４０８，４０９の内容が１ビ
ツトずつ右にシフトされてシフトレジスタ４０
７，４０８，４０９の左端に新しい情報シンボル
が保持される。一方、状態保持回路３０２の内部
状態は関数発生器３０３の入力に供給されてお
り、状態保持回路３０２に情報シンボルが入力さ
れるたびに関数発生器３０３は冗長ビツトを出力
し、状態保持回路３０２からの情報シンボルと共
に合計４ビツトの符号シンボルとして出力され
て、並列直列変換器３０６で並列直列変換された
後、出力端子３０４から１ビツトずつ伝送のため
に出力されていく。関数発生器３０３は排他的論
理和回路４０１，４０２，４０３，４０４，４０
５，４０６によつて構成されており、状態保持回
路３０２に保持されているビツトのうち排他的論
理和回路４０１，４０２，４０３の入力端子へ供
給されているビツトの奇パリテイを冗長ビツトと
して出力する。

復号器が受取る受信信号列は、伝送誤りによ
り、必ずしも送られた符号シンボルのビツト列と
は一致しない。

復号器は、対応する符号器と同一の機能を有す
る回路（以下符号器複製という）をもつており、
例えば情報シンボルの長さが３ビツトならば、
000，001，……，111の８通りのすべての可能な
（情報シンボルの）ビツト列を符号器複製にそれ
ぞれ入力したときの符号器複製の出力ビツト列を
受信信号列とそれぞれ比較して、受信信号列に最
も近い符号シンボルを与える情報シンボルを送ら
れた情報シンボルと推定する。近さの尺度とし
て、フアノ尤度と呼ばれる尤度が用いられる。フ
アノアルゴリズムでは、基本的には、フアノ尤度
の累積尤度が最も大きくなる情報シンボル列を送
られた情報シンボル列であると判定していく。も
つとも、受信信号列に誤りが多発すると、まちが
つた情報シンボルを送られた情報シンボルである
と判定する可能性がある。一旦誤つた判定をする
と、それ以後の符号器複製の内部状態が符号器の
内部状態とくいちがい、それ以後はフアノ尤度の
大きな情報シンボルを見付ようとしてもなかなか
見付けられなくなるので、過去において誤つた判
定をしたことが検出できる。誤つた判定をしたこ
とを検出すると、符号器複製の内部状態を過去の
状態に戻した後、過去において選んだ情報シンボ
ルの次にフアノ尤度の大きな情報シンボルを送ら
れた情報シンボルであると判定して復号化をやり
直す。フアノ尤度が次に大きな情報シンボルを見
付けようとしても、すでに探索済みで、見付ける
ことができなければ、もう１つ過去の状態に戻つ
て同様な操作を行う。このように試行錯誤を繰返
して復号化を行い、一旦出力した復号結果を後で
変更する可能性があるので、復号器は、入力した
受信信号列のバツフアおよび復号結果のバツフア
を必要とする。

以上説明したフアノアルゴリズムは、米国人フ
アノ（R.M.Fano）が考案しけたもので、IEEE
Transactions on Information Theory，IT−９
（1963）（米）p.64−74に記載されている。また、
上記のような符号器および復号器は、例えば米国
人ジヨージ・デビツト・フオーニイ・ジユニア
（George David Forney，Jr.）の米国特許第
3665396に記載されている回路で実現できる。

ところで、情報シンボルの長さがｋビツトであ
るとすると、可能な情報シンボルは2^k通りある。
上述した従来の復号器は、１回の復号操作のため
に2^k通りの情報シンボルに対して尤度を計算しそ
れらの尤度を比較するのに2^k−１回の比較演算を
する必要があるので、情報シンボルの長さが長く
なると高速な復号化ができなくなるという欠点が
ある。

この欠点を解決するために、ビツトシリアル復
号器が提案されている〔例えば、この発明の出願
人と同一の出願人の出願：特願昭61−303941号
（特開昭63−157539号公報）参照〕。このビツトシ
リアル復号器の原理は、情報シンボルの各（情
報）ビツトを長さ１ビツトの情報シンボルに対す
る符号シンボルと見做し、冗長ビツトを長さ０ビ
ツトの情報シンボルに対する符号シンボルと見做
して受信信号列をビツトごとに逐次復号化ことに
ある。第５図を参照してこのことを具体例で説明
する。第５図ａに符号木で示した情報シンボルの
長さ２ビツト、符号シンボルの長さ３ビツトの符
号を考える。図中、枝に添えられて書かれている
のは情報シンボルおよび符号シンボル（括弧内が
符号シンボル）である。この符号では符号木の枝
分れの数は４（＝2²）本である。情報シンボルの
２ビツトの各々のビツトが符号器に入力される毎
に符号シンボルのビツト表現が１ビツトずつ確定
してゆき、情報シンボルの全てのビツトが入力さ
れた後に符号シンボルの残り１個のビツト表現が
確定する。この符号を、符号シンボルの最初の２
ビツトの部分では長さ１ビツトの情報シンボルに
対する長さ１ビツトの符号シンボル、残りの１ビ
ツトの部分では長さ０ビツトの情報シンボルに対
する長さ１ビツトの符号シンボルと解釈する。こ
の解釈に基づいて第５図ａの符号木を書直すと第
５図ｂのようになる。第５図ｂの符号木では枝分
かれの数は高々２本である。ビツトシリアル復号
器では第５図ａの符号木で示される符号を第５図
ｂの符号木で示される符号と見做して逐次復号化
する。

長さ１ビツトの情報シンボルは０，１の２通り
であるから、１回の復号操作のために２通りの情
報シンボルに対して尤度を計算しそれらの尤度を
比較するのに１回の比較演算をすればよい。これ
に対し、従来の復号器は情報ビツト１ビツトあた
り（2^k−１）／ｋ回の比較演算を必要とする。し
たがつて、情報シンボルのビツト長が２以上であ
ればビツトシリアル復号器の復号化は従来の復号
器の復号化により高速になる。従来の復号器とビ
ツトシリアル復号器とで情報ビツト１ビツトあた
りに必要な比較演算の回数を具体的に比較する
と、その比は、ｋ＝２のとき1.5、ｋ＝３のとき
７／３、ｋ＝４のとき3.75となり、ｋが大きくな
るほどその比は大きくなる。

第６図は、かかるビツトシリアル復号器の基本
的構成を示すブロツク図である。ただし、このビ
ツトシリアル復号器に対応する符号器は第３図に
示すものであり、情報シンボルの長さはｎ−１ビ
ツト、符号シンボルの長さはｎビツトであるとし
ている。

第６図のビツトシリアル復号器において、符号
器複製は状態保持回路１０２、関数発生器１０
３、セレクタ１１０、カウンタ１０５、識別器１
０６、排他的論理和回路１０７、論理和回路１０
８および反転器１０９から構成されている。

情報シンボルの長さがｎ−１ビツト、符号シン
ボルの長さがｎビツトの符号を情報シンボルの長
さが１ビツトまたは０ビツト、符号シンボルの長
さが１ビツトの符号と見做して逐次復号化するた
めに、第３図の符号器において状態保持回路２０
２がｎ−１段並列のシフトレジスタから構成され
ていたのに対し、状態保持回路１０２は１段シリ
アル構成の双方向シフトレジスタから構成されて
いる。また、第３図の符号器では状態保持回路２
０２には情報ビツトのみが保持されたが、状態保
持回路１０２では冗長ビツトに対応してダミーの
ビツトも保持するので、状態保持回路１０２の保
持するビツト数は第３図の状態保持回路２０２の
保持するビツト数のｎ／（ｎ−１）倍である。関
数発生器１０３は第３図の符号器の関数発生器２
０３と同じものである。状態保持回路１０２と関
数発生器１０３とは、状態保持回路１０２の参照
符号ａを付けた各段に冗長ビツトに対応したダミ
ーのビツトが保持された時、言いかえれば状態保
持回路１０２の左端に冗長ビツトに対応したダミ
ーのビツトが保持された時に関数発生器１０３が
冗長ビツトを出力するように相互接続されてい
る。セレクタ１１０は、状態保持回路１０２の左
端に冗長ビツトに対応したダミーのビツトが保持
された時に関数発生器１０３の出力するビツトを
選択して冗長ビツトに対応する長さ１ビツトの符
号シンボルとして出力し、それ以外の時は状態保
持回路１０２の左端に保持されているビツトを選
択して情報ビツトに対応する長さ１ビツトの符号
シンボルとして出力する。カウンタ１０５はモジ
ユロｎのｎ進カウンタであり、状態保持回路１０
２の内容が右にシフトされる毎に計数値が１だけ
増加され、左にシフトされる毎に計数値が１だけ
減少される。カウンタ１０５の計数値は状態保持
回路１０２の内容がｎビツト分左右にシフトされ
る毎に同じ値になるので、識別器１０６は状態保
持回路１０２の左端に冗長ビツトに対応したダミ
ーのビツトが保持された時にカウンタ１０５の計
数値がとる特定の値を識別したとき１を出力し、
それ以外のときは０を出力する。セレクタ１１０
は識別器１０６の出力に制御されて上述したよう
に選択動作を行なう。しかし、この特定の値は初
期条件に依存するので試行的に決定することが必
要である。この決定はいいかえれば符号同期であ
る。符号同期、および、排他的論理和回路１０
７、論理和回路１０８、反転器１０９の作用につ
いては後述する。

逐次復号制御回路１１５は、セレクタ１１０の
出力とレジスタ１１２に保持された受信信号とを
比較してフアノアルゴリズムを実行し、状態保持
回路１０２の内容を左右にシフトしたり、状態保
持回路の左端にバツフア１１１からの受信信号や
反転器１０９の出力を保持したり、識別器１０６
の識別動作を制御したりする。逐次復号制御回路
１１５の構造は、入力されるビツト数が従来の復
号器におけるより小さいという点を除けば、従来
の復号器におけるものの構造と同じである。

第６図のビツトシリアル復号器の動作について
説明する。

アナログ受信信号をＡ／Ｄ変換することにより
（たとえば）２ビツト軟判定して得られた各２ビ
ツトの受信信号は順次一旦バツフア１１１に蓄え
られ、逐次復号制御回路１１５が必要とするとき
にレジスタ１１２に保持されると共に受信信号の
上位ビツト、いいかえれば受信信号の硬判定が状
態保持回路１０２の左端に保持される。

逐次復号制御回路１１５は、過去の推定が正し
いと判断しているときは、状態保持回路１０２の
内容を右にシフトし、はみだしたビツトをバツフ
ア１１４に出力し、レジスタ１１２の内容をバツ
フア１１３に出力し、バツフア１１１から受信信
号をとりだしてレジスタ１１２に保持すると共に
硬判定を状態保持回路１０２の左端に保持する。

一方、逐次復号制御回路１１５は過去の推定が
まちがつていると判断すると、状態保持回路１０
２の内容を左にシフトし、バツフア１１４から過
去にバツフア１１４に入力したビツトをとりだし
て状態保持回路１０２の右端に保持することによ
り内部状態を過去の状態に戻し、レジスタ１１２
の内容をバツフア１１１に戻し、バツフア１１３
から過去にバツフア１１３に入力したビツトをと
りだしてレジスタ１１２に保持する。このよう
に、状態保持回路１０２の内容を左右にシフトさ
せる制御信号は、カウンタ１０５の計数値を増減
するために使うのと同時に、バツフア１１１，１
１３，１１４およびレジスタ１１２の内容を左右
に移動させるのにも使用される。

過去に状態保持回路１０２に入力されたビツト
が送られた情報ビツトでないと逐次復号制御回路
１１５が判断してビツトの修正を行なうときは、
状態保持回路１０２の左端に保持されたビツトの
値を反転器１０９で反転して再び状態保持回路１
０２の左端に保持し直す。しかし、すでに修正を
行つた場合は修正できない。また、識別器１０６
の出力が１の場合、状態保持回路１０２の左端に
保持されているビツトはダミービツトであり、こ
の場合も修正はできない。このことを第５図ｂに
例示した符号木を参照して説明すると、現在いる
枝が参照符号ｂを付けた枝であり、他にとり得る
枝がないことに相当する。状態保持回路１０２の
左端に保持されているビツトが過去に修正されて
いなければこのビツトはレジスタ１１２の内容の
硬判定に一致し、修正されていれば一致しないか
ら、排他的論理和回路１０７の出力は新しく修正
できる場合０、修正できない場合１となる。した
がつて、排他的論理和回路１０７の出力と識別器
１０６の出力との論理和である論理和回路１０８
の出力によつて、逐次復号制御回路１１５はビツ
トの修正ができるか否かを判別できる。

以上の操作を行つてバツフア１１４に情報ビツ
トの推定値を蓄え、最終的に出力端子１０４から
出力する。

以上説明したように第６図のビツトシリアル復
号器は、情報シンボルの尤度をビツト単位に求め
て逐次的に情報ビツトを推定することにより、複
数の情報ビツトからなる情報シンボルの全体とし
ての尤度の計算、比較をすることなく、尤度の大
きな情報シンボルを選びだすことができる。

既に述べたようにビツトシリアル復号器は符号
同期を必要とする。すなわち、状態保持回路１０
２の左端に冗長ビツトが保持されているとき識別
器１０６は１を出力する必要がある。受信信号中
の冗長ビツトが入力端子１０１から入力するタイ
ミング情報が得られるならばこの符号同期は容易
であるが、通常このタイミング情報は得られな
い。そのため、逐次復号制御回路１１５はまず識
別器１０６が１を出力すべきカウンタ１０５の計
数値を、例えば０として復号化を進める。符号同
期がとれていなければ復号化が進まないので、例
えばバツフア１１１のオーバーフローからこのこ
とを検出して識別器１０６の１を出力すべきカウ
ンタ１０５の計数値を１だけ大きくし再度復号化
を進める。このようにして識別器１０６が１を出
力すべきカウンタ１０５の計数値を１ずつ増すこ
とを繰返せば、この値は０〜ｎ−１のいずれかで
あるから、最大ｎ回の試行によつて必ず符号同期
がとれる。

さて、マイクロ波デイジタル通信システムのよ
うに搬送波帯でのスペクトル幅の制限が厳しい伝
送システムでは、変調方式に直交変調方式を用い
ることが多い。

直交変調方式を用いる伝送システムで符号シン
ボルを伝送する場合、符号シンボルを構成する情
報ビツトおよび冗長ビツトをｐチヤネルのビツト
群とｑチヤネルのビツト群とに２分し、この２つ
のビツト群で搬送波を直交変調して直交変調信号
に変換する。直交変調信号の一方の位相の成分が
ｑチヤネルのビツト群に対応し、この位相より90
度遅れた位相の成分がｑチヤネルのビツト群に対
応するものとする。直交変調方式には周知の４相
位相不確定性があるので、受端で復調器が出力す
るｐチヤネルのビツト群およびｑチヤネルのビツ
ト群は必ずしも送られたｐチヤネルのビツト群お
よびｑチヤネルのビツト群とは一致しない。送ら
れたｐチヤネルのビツト群をDpl，ｑチヤネルの
ビツト群をDqlとし、受端で得られたｐチヤネル
のビツト群をDp2，ｑチヤネルのビツト群をDq2
とすると、（Dp2，Dq2）は（Dp1，Dq1）または
（1，Dp1）または（1，1）または
（Dq1，1）のいずれかとなる。したがつて、
直交変調方式の伝送システムで伝送された符号シ
ンボルをビツトシリアルで復調器で復号するに
は、（Dp2，Dq2）≠（Dp1，Dq1）のときDp2，
Dq2を論理操作器で論理操作してDp1，Dq1に一
致させることが必要である。この論理操作は、復
調器の再生した基準搬送波の位相を90度、180度
または270度変化させて復調基準位相の絶体同期
をとるのと等価である。更に、ビツトシリアル復
調器は受信信号列を１ビツトずつ入力するので、
Dp2，Dq2を並列直列変換して１列にする必要が
ある。

上記のような論理操作器、並列直列変換器およ
びビツトシリアル復号器を備えた従来の逐次復号
装置は、復号化が進まなければ前述した符号同期
を試行し、符号同期ができないと論理操作器を制
御して復調基準位相の絶体同期（以下基準位相同
期という）を行う。基準位相同期の必要最大試行
回数は４回である。符号シンボルの長さをｎビツ
トとすれば、符号同期、基準位相同期を合せて最
大4n回の試行を行えば必ず復号化は進む。

符号器に入力する情報シンボルの各ビツトが反
転したとき出力する符号シンボルの各ビツトも反
転するような畳込み符号（以下トランスペアレン
トな畳込み符号という）が存在する。このような
畳込み符号を用いれば、（Dp2，Dq2）＝（1，
Dq1）と受信されたとき、（復調器の基準搬送波
の絶体位相が180度ずれているとき）、逐次復号装
置は送られる情報シンボルの各ビツトを反転した
ビツト列を出力する。送端でデータを送信差動変
換してから符号器に入力し受端で逐次復号装置が
出力したビツト列を受信差動変換すれば、このビ
ツト列は送られたデータのビツト列に一致する。
また、復調器の基準搬送波の絶体位相が±90度ず
れているとき90度変化させれば絶体位相は０度ま
たは180度になる。したがつて、トランスペアレ
ントな畳込み符号を用い、伝送するデータの差動
変換を行えば、逐次復号装置の符号同期、基準位
相同期を合せた最大試行回数は2n回で済む。

〔発明が解決しようとする問題点〕

以上説明したように直交変調方式の伝送システ
ムで伝送された符号シンボルをビツトシリアルに
逐次復号する従来の逐次復号装置は、符号同期お
よび基準位相同期を合わせて最大4n（ｎは符号シ
ンボルが含むビツト数）回（差動変換を行えば最
大2n回）の試行を必要とし、そのための引込み
時間が長く、この間誤りを発生するという欠点が
ある。

本発明の目的は、符号同期および基準位相同期
を合せた同期の引込み時間が短い逐次復号装置を
提供することにある。

〔問題点を解決するための手段〕

本発明の逐次復号装置は、順次入力される送信
情報シンボルを誤り訂正符号器で畳込み符号化し
て前記送信情報シンボルに冗長ビツトを付加した
送信符号シンボルを得、この送信符号シンボルを
構成するそれぞれのビツトをあらかじめ定めた組
合せで２分して前記冗長ビツトを含む第１の送信
ビツト群と残りの第２の送信ビツト群とを得、こ
の第１および第２の送信ビツト群を直交変調器に
入力して第１の位相の成分が前記第１の送信ビツ
ト群に対応し前記第１の位相をあらかじめ定めた
回転方向に90度回転した第２の位相の成分が前記
第２の送信ビツト群に対応する直交変調信号を
得、この直交変調信号を伝送路へ送出し、この伝
送路から受信した前記直交変調信号を直交復調器
に入力しこの直交復調器が再生した基準搬送波と
同相の成分を復調して得た第１の受信ビツト群お
よび前記基準搬送波の位相を前記あらかじめ定め
た回転方向90度回転した位相の成分を復調して得
た第２の受信ビツト群を入力し、この第１および
第２の受信ビツト群をそのまま第３および第４の
受信ビツト群として出力する第１の操作または前
記第１および第２の受信ビツト群を論理操作して
前記直交復調器の前記基準搬送波が90度もしくは
180度もしくは270度変化したときの前記第１の受
信ビツト群に等価なビツト群および前記第２の受
信ビツト群に等価なビツト群を前記第３および第
４の受信ビツト群として出力する第２もしくは第
３もしくは第４の操作のうち少くとも第１および
第２の操作ができ制御信号に制御されて前記第１
または第２または第３または第４の操作のうちい
ずれか１つを選択して行う論理操作器と、この論
理操作器が出力した前記第３および第４の受信ビ
ツト群を前記送信符号シンボルから前記第１およ
び第２の送信ビツト群を得た２分操作と逆の合成
操作によつて合成し受信符号シンボルとしてビツ
トシリアルに出力する並列直列変換器と、この並
列直列変換器が前記受信符号シンボル中に前記第
３の受信ビツト群を配置したタイムスロツト群を
識別し得るタイミング情報に基づいて前記受信符
号シンボルから前記第３の受信ビツト群を識別し
この識別した第３の受信ビツト群から前記冗長ビ
ツトを見付けだしこの見付けだした冗長ビツトを
長さ０ビツトの情報シンボルに対する符号シンボ
ルと見做し前記受信符号シンボルの前記冗長ビツ
ト以外のビツトをそれぞれ長さ１ビツトの情報シ
ンボルに対する符号シンボルと見做し情報シンボ
ルの尤度をビツト単位に求めて逐次的に前記送信
情報シンボルのそれぞれのビツトを推定すること
によつて尤度の大きい情報シンボルを選びだし復
号動作が進まないとき前記論理操作器が前記第１
または第２または第３または第４の操作の選択を
変更するように前記制御信号を出力するビツトシ
リアル誤り訂正復号器とを備えて構成される。

〔実施例〕

以下実施例を示す図面を参照して本発明につい
て詳細に説明する。

第１図は、本発明の逐次復号装置の一実施例お
よびそれを用いた伝送システムの一例を示すブロ
ツク図である。

１は、伝送すべきデータであるビツト列D1を
送信差動変換しビツト列D2して出力する送信差
動変換器である。２はビツト列D2を入力し情報
ビツト列D11〜D13、パリテイビツト列Ｐを出力
する符号器、３は情報ビツト列D11〜D13、パリ
テイビツト列Ｐを入力しビツト列Dp1，Dq1を出
力する並列直列変換器、４はビツト列Dp1，Dq1
で直交変調された４相位相変調信号を伝送路へ送
出する変調器である。５は伝送路から受信した４
相位相変調信号を復調し復調出力であるビツト列
Dp2，Dq2とクロツク信号CLとを出力する復調で
ある。６は本発明の一実施例である逐次復号装置
であり、ビツト列Dp2，Dq2ならびに制御信号Ｓ
を入力しビツト列Dp3，Dq3を出力する論理操作
器６１と、ビツト列Dp3，Dq3ならびにクロツク
信号CLを入力しビツト列D3を出力する並列直列
変換器６２と、ビツト列D3およびクロツク信号
CLを入力しビツト列D4および制御信号Ｓを出力
するビツトシリアル復号器６３とを備えて構成さ
れている。７はビツト列D4を受信差動変換しビ
ツト列D5として出力する受信差動変換器である。

第２図は、第１図に示す伝送システムおよび逐
次復調装置６の動作を説明するためのタイムチヤ
ートである。

以下、第２図を参照して第１図に示す伝送シス
テムおよび逐次復調装置６の動作について説明す
る。

符号器２は、ビツト列D2を３ビツトずつに区
切つて長さ３ビツトの情報シンボルの列と見做
し、情報シンボル列をトランスペアレントな畳込
み符号に符号化して情報ビツト３ビツトおよびパ
リテイビツト１ビツトの並列４ビツトからなる符
号シンボルの列を情報ビツト列D11〜D13、パリ
テイビツト列Ｐとして出力する。第２図に図示す
るように、直列３ビツトの情報ビツトX1〜X3か
らなる情報シンボルは情報ビツトX1〜X3および
パリテイビツトP1の並列４ビツト符号シンボル
に符号化される。並列直列変換器３は、情報ビツ
ト列D11の情報ビツトが先になるように情報ビツ
ト列D11，D13を並列直列変換してビツト列Dp1
とし、情報ビツト列D12の情報ビツトが先になる
ように情報ビツト列D12、バリテイビツト列Ｐを
並列直列変換してビツト列Dq1にする。

ビツト列Dp1，Dq1は変調器４で４相位相変調
信号に変換されて伝送路で伝送され、復調器５は
伝送された４相位相変調信号を復調してビツト列
Dp2，Dq2を出力する。４相位相不確定性のた
め、ビツト列Dp1，Dq1とビツト列Dp2，Dq2と
は必らずしも一致しない。変調器４に対して復調
器５の基準位相同期がとれているとき（伝送誤り
を除いて）ビツト列Dp1と一致する復調出力をビ
ツト列Dp2、もう一つの復調出力をビツト列Dq2
とする。復調器５は、ビツト列Dp2，Dq2のタイ
ムスロツトルの前半で１となり後半で０となるク
ロツク信号CLを出力しているものとする。一般
に復調器はこのようなクロツク信号CL（またはそ
の反転信号）を出力している。

ビツト列Dp2，Dq2は逐次復号装置６の論理操
作器６１に入力される。

論理操作器６１は、ビツト列Dp2，Dq2をその
ままビツト列Dp3，Dq3として出力するか、ある
いは復調器５の基準搬送波を90度変化させるのと
等価な論理操作をしビツト列Dp3，Dq3として出
力する。このいずれを行うかは制御信号Ｓによつ
て決められる。並列直列変換器６２は、クロツク
信号CLが１の期間ビツト列Dp3のビツトを出力
しクロツク信号CLが０の期間ビツト列Dp3のビ
ツトを出力するようにビツト列Dp3，Dq3を並列
直列変換しビツト列D3として出力する。

復調器５の基準位相同期がとれており論理操作
器６１がビツト列Dp2，Dq2をそのまま出力して
いる場合、ビツト列Dp3，Dq3はビツト列Dp1，
Dq1に（伝送誤りを除いて）一致する。この場
合、第２図に図示するように、ビツト列D3は
（伝送誤りを除いて）送られた符号シンボル列を
ビツトシリアルな形で出力したビツト列になつて
おり、パリテイビツトはクロツク信号CLが０で
あるタイムスロツトに配置されている。この（第
２図に図示した）ビツト列D3をビツトシリアル
復号器６３に入力すると「従来の技術」の項で既
に説明したようにして復号化が進むので、ビツト
シリアル復号器６３は制御信号Ｓにより論理操作
器６１を制御してビツト列Dp2，Dq2をそのまま
出力させる。ビツトシリアル復号器６３は、入力
するクロツク信号CLが０であるタイムスロツト
にパリテイビツトが配置されているとわかつてい
るので、符号シンボルの長さが４ビツトであるに
もかかわらず最大２回の試行で符号同期が完了す
る。この場合、ビツトシリアル復号器６３の復号
出力であるビツト列D4は伝送誤りが訂正されて
おり、送られたビツト列D2の復元されたビツト
列になつている。

復調器５の基準位相同期が180度ずれている場
合も、論理操作器６１がビツト列Dp2，Dq2をそ
のまま出力すればビツト列D3が第２図に図示す
るビツト列D3の各ビツト列を反転したビツト列
になりトランスペアレントな符号化が行われてい
るので、ビツトシリアル復号器６３の復号化は進
む。そのため、この場合も論理操作器６１はビツ
ト列Dp2，Dq2をそのまま出力するように制御さ
れる。この場合、復号出力であるビツト列D4は
送られたビツト列D2の各ビツトが反転したビツ
ト列になつているが、送信差動変換器１、受信差
動変換器７による差動変換によつて、受信差動変
換器７が出力するビツト列D5は送信差動変換器
に入力するビツト列D1の復元されたビツト列に
なつている。この場合も、ビツトシリアル復号器
６３の符号同期の最大試行回数は２回である。

復調器５の基準位相同期が90度または270度ず
れている場合、論理操作器６１がビツト列Dp2，
Dq2をそのまま出力するとビツト列D3は復号可
能な符号シンボル列にならないので、ビツトシリ
アル復号器６３の復号化は進まない。ビツトシリ
アル復号器６３は、クロツク信号CLが０である
タイムスロツトにパリテイビツトが配置されてい
るものとして符号同期を２回試行して符号同期が
とれないと判断し、論理操作器６１を制御して復
調器５の基準搬送波を90度変化させるのと等価な
論理操作をさせる。この制御によつてビツト列
D3は第２図に示すビツト列D3またはその各ビツ
トを反転したビツト列になり、既に述べたよう
に、ビツトシリアル復号器６３は最大２回の試行
で符号同期を完了する。

以上説明したように逐次復号装置６は、最大４
回の試行で符号同期、基準位相同期を完了でき、
従来必要とした最大試行回数８回の半分で済む。

逐次復号装置６は差動変換を行う伝送システム
に用いられるが、本発明の逐次復号装置にとつて
差動変換は必ずしも必要ではない。例えば、第１
図に示す伝送システムから送信差動変換器１、受
信差動変換器７を取除いた伝送システムに用いる
場合、逐次復号装置６の論理操作器６１の機能を
拡張して、復調器５の基準搬送波の位相を180度
変化させるのと等価な論理操作および270度変化
させるのと等価な論理操作の機能の付加し、畳込
み符号にトランスペアレントでないものを用いれ
ばよい。このようにすれば、ビツト列D4は常に
ビツト列D2の復元されたものになる。この場合、
最大試行回数は、符号同期について２回、基準位
相同期について４回、全体として８（＝２×４）
回となり、やはり従来必要とした16回の半分で済
む。

符号器２が出力する４列のビツト列D11〜
D13、Ｐを16値直交振幅変調方式の伝送システム
で伝送する場合にも本発明の逐次復号装置を用い
ることができる。この場合、逐次復号装置６の論
理操作器６１および並列直列変換器６２を４列用
のものに取替えればよい。この場合、１符号シン
ボルの４ビツトが復調器のクロツク信号の１周期
にすべて出力されるので、クロツク信号をタイミ
ング情報としてパリテイビツトの配置されている
タイムスロツトをすぐ見付けだすことができ、ビ
ツトシリアル復号器６３は基準位相同期のみを行
えばよい。したがつて、差動変換を行う場合最大
２回、行わない場合最大４回の試行で済む。

以上、情報シンボルの長さが３ビツト、符号シ
ンボルの長さが４ビツトの場合について実施例を
説明したが、これら長さに関係なく本発明が適用
でき、情報シンボルの長さが２ビツト以上の場合
効果がある。

〔発明の効果〕

以上詳細に説明したように本発明の逐次復号装
置は、ビツトシリアル復号器の前段の並列直列変
換器の変換動作のタイミング情報に基づいてビツ
トシリアル復号器が冗長ビツトを見付けるように
して符号同期、基準位相同期の最大試行回数を従
来の半分以下にできるので、符号同期、基準位相
同期の引込み時間が短く、したがつて誤りの発生
が少ないという効果がある。

【図面の簡単な説明】

第１図は、本発明の逐次復号装置の一実施例お
よびそれを用いた伝送システムの一例をブロツク
図、第２図は、第１図に示す伝送システムおよび
実施例の動作を説明するためのタイムチヤート、
第３図は本発明に関係する符号器の基本構成を示
すブロツク図、第４図は第３図に基本構成を示す
符号器の具体的な構成の一例を示すブロツク図、
第５図はビツトシリアル逐次復号の原理を説明す
るための図であり、ａは符号の一例を通常の符号
木で示した図、ｂはビツトシリアル逐次復号にお
ける符号の解釈によるａの符号木と等価な符号木
を示す図、第６図は本発明に関係するビツトシリ
アル復号器の基本構成を示すブロツク図である。 ２……符号器、４……変調器、５……復調器、
６……逐次復号装置、６１……論理操作器、６２
……並列直列変換器、６３……ビツトシリアル復
号器。

Claims (1)

【特許請求の範囲】
1. １ 順次入力される送信情報シンボルを誤り訂正
   符号器で畳込み符号化して前記送信情報シンボル
   に冗長ビツトを付加した送信符号シンボルを得、
   この送信符号シンボルを構成するそれぞれのビツ
   トをあらかじめ定めた組合せで２分して前記冗長
   ビツトを含む第１の送信ビツト群と残りの第２の
   送信ビツト群とを得、この第１および第２の送信
   ビツト群を直交変調器に入力して第１の位相の成
   分が前記第１の送信ビツト群に対応し前記第１の
   位相をあらかじめ定めた回転方向に90度回転した
   第２の位相の成分が前記第２の送信ビツト群に対
   応する直交変調信号を得、この直交変調信号を伝
   送路へ送出し、この伝送器から受信した前記直交
   変調信号を直交復調器に入力しこの直交復調器が
   再生した基準搬送波と同相の成分を復調して得た
   第１の受信ビツト群および前記基準搬送波の位相
   を前記あらかじめ定めた回転方向に90度回転した
   位相の成分を復調して得た第２の受信ビツト群を
   入力し、この第１および第２の受信ビツト群をそ
   のまま第３および第４の受信ビツト群として出力
   する第１の操作または前記第１および第２の受信
   ビツト群を論理操作して前記直交復調器の前記基
   準搬送波が90度もしくは180度もしくは270度変化
   したときの前記第１の受信ビツト群に等価なビツ
   ト群および前記第２の受信ビツト群に等価なビツ
   ト群を前記第３および第４の受信ビツト群として
   出力する第２もしくは第３もしくは第４の操作の
   うち少くとも第１および第２の操作ができ制御信
   号に制御されて前記第１または第２または第３ま
   たは第４の操作のうちいずれか１つを選択して行
   う論理操作器と、この論理操作器が出力した前記
   第３および第４の受信ビツト群を前記送信符号シ
   ンボルから前記第１および第２の送信ビツト群を
   得た２分操作と逆の合成操作によつて合成し受信
   符号シンボルとしてビツトシリアルに出力する並
   列直列変換器と、この並列直列変換器が前記受信
   符号シンボル中に前記第３の受信ビツト群を配置
   したタイムスロツト群を識別し得るタンミング情
   報に基づいて前記受信符号シンボルから前記第３
   の受信ビツト群を識別しこの識別した第３の受信
   ビツト群から前記冗長ビツトを見付けだしこの見
   付けだした冗長ビツトを長さ０ビツトの情報シン
   ボルに対する符号シンボルと見做し前記受信符号
   シンボルの前記冗長ビツト以外のビツトをそれぞ
   れ長さ１ビツトの情報シンボルに対する符号シン
   ボルと見做し情報シンボルの尤度をビツト単位に
   求めて逐次的に前記送信情報シンボルのそれぞれ
   のビツトを推定することによつて尤度の大きい情
   報シンボルを選びだし復号動作が進まないとき前
   記論理操作器が前記第１または第２または第３ま
   たは第４の操作の選択を変更するように前記制御
   信号を出力するビツトシリアル誤り訂正復号器と
   を備えたことを特徴とする逐次復号装置。