JPH0543399U - Ｒｏｍインタフエース試験器 - Google Patents

Ｒｏｍインタフエース試験器

Info

Publication number
JPH0543399U
JPH0543399U JP8974691U JP8974691U JPH0543399U JP H0543399 U JPH0543399 U JP H0543399U JP 8974691 U JP8974691 U JP 8974691U JP 8974691 U JP8974691 U JP 8974691U JP H0543399 U JPH0543399 U JP H0543399U
Authority
JP
Japan
Prior art keywords
rom
pin
storage means
interface
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8974691U
Other languages
English (en)
Inventor
裕之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8974691U priority Critical patent/JPH0543399U/ja
Publication of JPH0543399U publication Critical patent/JPH0543399U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 被試験体のソケットにＦＬＡＳＨ ＲＯＭお
よびＲＯＭが実装される仕様の場合に、ソケットにＲＯ
Ｍを搭載した状態で、ＦＬＡＳＨ ＲＯＭのインタフェ
ース機能の試験を可能とする。 【構成】 試験器１１は、分周器２１、ドライバ２２、
青色ＬＥＤ１３および赤色ＬＥＤ１２を有する。試験接
続では、ライトイネイブル信号ＷＥと＋５Ｖの印加によ
り青色ＬＥＤ１３が点灯し、＋１２Ｖで赤色ＬＥＤ１２
が点灯する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、パーソナルコンピュータ等のＯＡ（オフィスオートメーション）機 器におけるＲＯＭインタフェース部分を試験するためのＲＯＭインタフェース試 験器に関するものである。
【０００２】
【従来の技術】
従来のＯＡ機器等では、ＲＯＭおよびＦＬＡＳＨ ＲＯＭ（一括消去、書替え 可能なＲＯＭ）の双方を使用することができる場合は、ＲＯＭ搭載の仕様であっ ても、ＦＬＡＳＨ ＲＯＭとシステムとのインタフェースであるＦＬＡＳＨ Ｒ ＯＭインタフェースの正常性を確認する必要があり、ＲＯＭをＦＬＡＳＨ ＲＯ Ｍに交換してＦＬＡＳＨ ＲＯＭ搭載の場合の試験を行っていた。
【０００３】
【考案が解決しようとする課題】
従来、被試験システムがＲＯＭ搭載の仕様であっても、被試験装置にＦＬＡＳ Ｈ ＲＯＭを実装して試験する必要があった。そのためにＲＯＭをＦＬＡＳＨ ＲＯＭに交換する工数を要し、またＦＬＡＳＨ ＲＯＭをＲＯＭに交換するのを 忘れるミスが起こるなどの欠点があった。
【０００４】 そこで、本考案の目的は、被試験システムがＲＯＭを搭載した状態で、ＦＬＡ ＳＨ ＲＯＭを搭載した場合のインタフェース試験が可能なＲＯＭインタフェー ス試験器を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１記載の考案では、第１の記憶手段のインタフェースと接続する第１の ピンと、第２の記憶手段のインタフェースと接続する第２のピンとを備えたソケ ットの第１のピンに第１の記憶手段が搭載されない場合に挿入されるプラグと、 このプラグを介して取り出される第１の記憶手段に対する書き込み信号および電 源を入力し、書き込み信号を分周した分周信号を出力する分周手段と、分周信号 を表示する第１の可視表示手段と、電源の印加を表示する第２の可視表示手段と をＲＯＭインタフェース試験器に具備させる。
【０００６】 請求項２記載の考案では、第１の記憶手段のインタフェースと接続する第１の ピンと、第２の記憶手段のインタフェースと接続する第２のピンとを備えたソケ ットの第１のピンに第１の記憶手段が搭載されない場合に挿入されるプラグと、 このプラグを介して取り出される第１の記憶手段に対する書き込み信号および電 源を入力し、書き込み信号を分周した信号を出力する分周手段と、この信号およ び電源より、可聴信号を発生する可聴信号発生手段とをＲＯＭインタフェース試 験器に具備させる。
【０００７】 請求項３記載の考案では、第１の記憶手段を搭載した場合に、この記憶手段の インタフェースと接続する第１のピンと、第２の記憶手段を搭載した場合に、こ の記憶手段のインタフェースと接続する第２のピンとを備えたソケットの第１の ピンに第１の記憶手段が搭載されない場合に挿入されるプラグと、このプラグを 介して取り出されるインタフェースから第１の記憶手段に対する書き込み信号お よび電源を入力し、データに変換して印字手段に出力する変換手段とをＲＯＭイ ンタフェース試験器に具備させる。
【０００８】
【作用】
本考案によれば、ソケットにＲＯＭを搭載した場合に、ソケットのＦＬＡＳＨ ＲＯＭ搭載位置に試験プラグを挿入し、取り出した書き込み信号および電源よ り発生させた分周信号を視覚的にあるいは聴覚的に表示し、または書き込み信号 を印字用のデータに変換してプリンタに記録させることにより、ＦＬＡＳＨ Ｒ ＯＭのインタフェースを確認することができる。
【０００９】
【実施例】
以下実施例につき本考案を詳細に説明する。
【００１０】 図２は実施例のＲＯＭインタフェース試験器を表したものである。ＲＯＭイン タフェース試験器１１は、システムのプリント基板に搭載されているＦＬＡＳＨ ＲＯＭと基板回路とのインタフェース機能を試験するものである。本試験器１ １は、ＦＬＡＳＨ ＲＯＭインタフェースにおける電源および書き込み信号の接 続を確認するための赤色発光ダイオード（ＬＥＤ）１２および青色ＬＥＤ１３を 備え、ＦＬＡＳＨ ＲＯＭのソケットにＦＬＡＳＨ ＲＯＭの代わりに挿入する プローブ１４を取りつけたコード１５を接続している。
【００１１】 図３はプリント基板１６とソケット１７を示した平面図である。図４はこのソ ケット１７にＦＬＡＳＨ ＲＯＭ１８を搭載した状態を表わしている。また図５ はソケット１７にＲＯＭ１９を搭載した場合を表わしている。ソケット１７はＦ ＬＡＳＨ ＲＯＭインタフェース部分２１のピンが空きになっているので、ここ に図２のＲＯＭインタフェース試験器１１のプローブ１４を挿入してＦＬＡＳＨ ＲＯＭの試験を行うことができる。
【００１２】 図６はＦＬＡＳＨ ＲＯＭ１８のピン配列を示したものである。ＦＬＡＳＨ ＲＯＭ１８のピンＦ1 〜Ｆ5 、Ｆ28〜Ｆ32には対応する記号の信号が印加される 。
【００１３】 図７はこれに対してＲＯＭ１９のピン配列を示したものである。ＲＯＭ１９ピ ンＲ1 〜Ｒ3 、Ｒ26〜Ｒ28には対応する記号の信号が印加される。
【００１４】 図８はＲＯＭインタフェース試験器１１のプローブ１４のピン配列を示したも のである。プローブ１４ピンＴ1 〜Ｔ4 には対応する記号の信号が印加される。
【００１５】 図９は、ソケット１７にＲＯＭ１９を搭載した場合の配列を示したものである 。ソケット１７のピンＳ1 〜Ｓ5 およびＳ28〜Ｓ32および搭載されたＲＯＭ１９ のピンＲ1 〜Ｒ3 およびＲ26〜Ｒ28には対応する記号の信号が印加される。図９ に示したソケット１７に図７に示したＲＯＭ１９を挿入する場合は、ソケット１ ７のピンＳ3 とＲＯＭ１９のピンＲ1 とを合わせて挿入するように設計されてい る。図９のソケット１７のピンＳ1 、Ｓ2 およびＳ31、Ｓ32には図５のＦＬＡＳ Ｈ ＲＯＭインタフェース部分２１に相当し、ＲＯＭ１９のピンが挿入されない から、ここに図８に示したプローブ１４のピンＴ1 〜Ｔ4 を挿入すれば、書き込 み信号ＷＥ、電源＋１２Ｖ、＋５ＶをＲＯＭインタフェース試験機１１側に取り 出して検出することができる。
【００１６】 図１０は試験接続を示したものである。試験器１１とコード１５で接続される プラグ１４は、プリント基板１６上でＲＯＭ１９を搭載したソケット１７に挿入 される。
【００１７】 図１はＲＯＭインタフェース試験器の回路を示したものである。試験器１１は 、コード１５より図８のプローブ１４のピンＴ1 のライトイネイブル信号ＷＥ、 ピンＴ3 の＋１２Ｖ、ピンＴ4 の＋５Ｖを入力する。試験器１１は、試験コード １５より図８のプラグ１４と接続されている。プラグ１４を図７のＲＯＭが搭載 されているソケットに挿入すると、ピンＴ1 、Ｔ3 およびＴ4 より、＋１２Ｖ、 ライトイネエーブル信号ＷＥ、＋５Ｖが入力される。
【００１８】 信号ＷＥをクロック入力端子（ＣＬＫ）に入力する分周器２１の出力はドライ バ２２の入力端子（ＩＮ）に接続し、出力端子（ＯＵＴ）は青色ＬＥＤ１３より 抵抗２３を介して＋５Ｖに接続される。一端を設置された青色ＬＥＤ１２は抵抗 ２４より電源１２Ｖに接続されている。
【００１９】 分周器２１は、入力されるＦＬＡＳＨ ＲＯＭに対するライトイネイブル信号 ＷＥ信号を、人が目視で確認できる程度の低い周波数の信号に分周してドライバ ２２に出力する。青色ＬＥＤ１３は、ドライバ２２の出力により点灯する。赤色 ＬＥＤ１２は、＋１２Ｖが抵抗２４より印加されて点灯する。
【００２０】 次に本実施例のＲＯＭインタフェース試験器の動作を説明する。
【００２１】 図１１は、被試験システムの構成を示したものである。この図において、ＣＰ Ｕ３１、ＲＡＭ３２、ＲＯＭ３３、キーボード３４および図９のＲＯＭのソケッ ト１７のピンＳ31はバス３５を介して互いに接続されている。試験の場合は、ソ ケット１７にＲＯＭインタフェース試験器１１のプローブ１４のピンＴ3 が接続 される。
【００２２】 図１２は被試験システムの試験時の動作を示す流れ図である。本試験器は、図 １１のソケット１７のピン３１にＲＯＭインタフェースが接続されているかどう かを試験するものである。従って、試験方法はＲＯＭの記憶領域のテストと異な り、ライトイエネーブ信号がピン３１に出力されているか否かをチェックするも のである。試験に際してまず、ＦＲＡＳＨ ＲＯＭの任意のアドレスに書き込み を行う回数Ｎを設定する。このためＣＰＵ３１は回数ＮをＲＡＭ３２に格納する （図１２；Ｓ１０１）。次にキーボード３４からライトの指示が入力されるのを 待機する（Ｓ１０２）。
【００２３】 ライトの指示が入力されたら（Ｙ）、ＣＰＵ３１は、ＲＯＭ３３の記憶するプ ログラムを読み出してライト命令を実行し、ライトイネイブル信号（ＷＥ）をバ ス３５を介してＲＯＭのソケット１７のピンＳ31に出力（ステップＳ１０３）す る。次にＲＡＭ３２の記憶する回数Ｎより１を減算（ステップＳ１０４）し、Ｃ ＰＵ３１は回数Ｎが零か否かを調べ、否であれば、ステップＳ１０３に戻る（ス テップＳ１０５；Ｎ）。ＣＰＵ３１はこのような繰り返しによってライトイネイ ブル信号ＷＥをＮ回出力し、Ｎ＝０になると動作を終了する（ステップＳ１０５ ；Ｙ）。図１のＲＯＭインタフェース試験器１１側では、青色ＬＥＤ１３の点灯 によりライトイネイブル信号（ＷＥ）、赤色ＬＥＤ１２の点灯により電源＋１２ Ｖ、＋５Ｖの出力されたことが確認され、被試験システムのＦＬＡＳＨ ＲＯＭ インタフェースは正常であると判定される。
【００２４】 本考案は次のような変形も可能である。すなわち、青色ＬＥＤ１３の代わりに ブザーを用いれば聴覚でＦＬＡＳＨ ＲＯＭインタフェースを確認する試験器を 構成できる。
【００２５】 また、他の変形例として、試験器内でライトイネイブル信号ＷＥおよび電源＋ １２Ｖ、＋５Ｖの有無をコードに変換して試験番号と共にプリンタに出力するこ とにより、被試験システムの試験番号およびＦＬＡＳＨ ＲＯＭインタフェース の良否を記録に残すことができる。
【００２６】
【考案の効果】
以上説明したように、本考案によれば、試験システムにＲＯＭを実装した状態 で、ＦＬＡＳＨ ＲＯＭのインタフェース機能が確認できるため、ＲＯＭ仕様の モデルにおいても、ＲＯＭをＦＬＡＳＨ ＲＯＭに交換して試験する必要がなく なる。従って、交換のための工数が不要となり、また交換ミスを防止する効果が ある。
【図面の簡単な説明】
【図１】本考案のＦＬＡＳＨ ＲＯＭの一実施例を示す
ブロック図である。
【図２】本実施例におけるのＲＯＭインタフェース試験
器の一実施例を示す平面図である。
【図３】本実施例におけるプリント基板とソケットを示
す平面図である。
【図４】本実施例におけるソケットにＦＬＡＳＨ ＲＯ
Ｍが搭載された場合を示す平面図である。
【図５】本実施例におけるソケットにＲＯＭが搭載され
た場合を示す平面図である。
【図６】本実施例におけるＦＬＡＳＨ ＲＯＭのピン配
列を示す平面図である。
【図７】本実施例におけるＲＯＭのピン配列を示す平面
図である。
【図８】本実施例におけるプローブのピン配列を示す平
面図である。
【図９】本実施例におけるソケットのピン配列を示す平
面図である。
【図１０】本実施例における試験器と被試験システムと
の接続を示す試験接続図である。
【図１１】本実施例における被試験システムの試験時の
構成の概略を示すプロック図である。
【図１２】本実施例における被試験システムの試験時の
動作を示す流れ図である。
【符号の説明】
１１ 試験器 １２、１３ ＬＥＤ １４ プラグ １５ コード １７ ソケット １８ ＦＬＡＳＨ ＲＯＭ １９ ＲＯＭ ２１ 分周器 ２２ ドライバ ３１ ＣＰＵ ３２ ＲＡＭ ３３ キーボード

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項１】 第１の記憶手段のインタフェースと接続
    する第１のピンと、第２の記憶手段のインタフェースと
    接続する第２のピンとを備えたソケットの前記第１のピ
    ンに第１の記憶手段が搭載されない場合に挿入されるプ
    ラグと、 このプラグを介して取り出される前記第１の記憶手段に
    対する書き込み信号および電源を入力し、前記書き込み
    信号を分周した信号を出力する分周手段と、 前記信号を表示する第１の可視表示手段と、 前記電源の印加を表示する第２の可視表示手段とを具備
    することを特徴とするＲＯＭインタフェース試験器。
  2. 【請求項２】 第１の記憶手段のインタフェースと接続
    する第１のピンと、第２の記憶手段のインタフェースと
    接続する第２のピンとを備えたソケットの前記第１のピ
    ンに第１の記憶手段が搭載されない場合に挿入されるプ
    ラグと、 このプラグを介して取り出される前記第１の記憶手段に
    対する書き込み信号および電源を入力し、前記書き込み
    信号を分周した信号を出力する分周手段と、 前記信号および電源より、可聴信号を発生する可聴信号
    発生手段とを具備することを特徴とするＲＯＭインタフ
    ェース試験器。
  3. 【請求項３】 第１の記憶手段のインタフェースと接続
    する第１のピンと、第２の記憶手段のインタフェースと
    接続する第２のピンとを備えたソケットの前記第１のピ
    ンに第１の記憶手段が搭載されない場合に挿入されるプ
    ラグと、 このプラグを介して取り出される前記第１の記憶手段へ
    の書き込み信号および電源を入力し、データに変換して
    印字手段に出力する変換手段とを具備することを特徴と
    するＲＯＭインタフェース試験器。
JP8974691U 1991-10-31 1991-10-31 Ｒｏｍインタフエース試験器 Pending JPH0543399U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8974691U JPH0543399U (ja) 1991-10-31 1991-10-31 Ｒｏｍインタフエース試験器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8974691U JPH0543399U (ja) 1991-10-31 1991-10-31 Ｒｏｍインタフエース試験器

Publications (1)

Publication Number Publication Date
JPH0543399U true JPH0543399U (ja) 1993-06-11

Family

ID=13979325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8974691U Pending JPH0543399U (ja) 1991-10-31 1991-10-31 Ｒｏｍインタフエース試験器

Country Status (1)

Country Link
JP (1) JPH0543399U (ja)

Similar Documents

Publication Publication Date Title
US4763066A (en) Automatic test equipment for integrated circuits
US4771428A (en) Circuit testing system
JPS6120816B2 (ja)
CN114383856A (zh) 一种车辆自动测试方法、装置、存储介质及设备
US4713815A (en) Automatic fault location system for electronic devices
KR100729647B1 (ko) 보드 테스트 시스템
CN103454578A (zh) 用于运行被配置为测试器件的自动测试系统的方法
CN116973729A (zh) 一种板卡的测试方法、测试治具、测试设备及介质
US4992970A (en) System for reading or setting printed circuit boards voltage of computer by support processor
WO1996036885A1 (en) Bus connectivity verification technique
JPH0543399U (ja) Ｒｏｍインタフエース試験器
CN114972576A (zh) 生成ltt原理图的方法、设备和存储介质
JPH0257676B2 (ja)
JPH05298473A (ja) バーコードリーダ試験装置
US6885962B2 (en) Signal inspection device
CN219658114U (zh) 适用于多功能主板的测试装置
Farr Digital IC tester
JP3210236B2 (ja) Ｉｃ試験装置のパターン発生装置
Thompson Go ahead... complain.
JP3215600B2 (ja) Ｉｃ試験装置
JPS62206468A (ja) プローブポイント決定装置
JP4780587B2 (ja) 検証プログラム、検証装置及び検証方法
Lindsay Propeller Education Kit Labs
JPS6089771A (ja) ボ−ドチエツカ
JPS6370178A (ja) 試験装置