JPH0543534Y2 - - Google Patents
Info
- Publication number
- JPH0543534Y2 JPH0543534Y2 JP1986109828U JP10982886U JPH0543534Y2 JP H0543534 Y2 JPH0543534 Y2 JP H0543534Y2 JP 1986109828 U JP1986109828 U JP 1986109828U JP 10982886 U JP10982886 U JP 10982886U JP H0543534 Y2 JPH0543534 Y2 JP H0543534Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- voltage
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、ポータブルテープレコーダ等に用い
られる自動レベル制御(ALC)回路に関するも
ので、特にALC動作の開始時におけるアタツク
タイムの改善に関するものである。
(ロ) 従来の技術
昭和60年3月20日付で発行された「′85三洋半
導体ハンドブツクモノリシツクバイポーラ集積回
路編」第343頁には、第2図に示す如きALC回路
が記載されている。第2図において、入力端子1
に印加される入力信号(被録音信号)は、増幅器
2で増幅された後出力結合コンデンサ3を介して
出力端子4に導出され、前記出力端子4から磁気
ヘツド(図示せず)に印加されて前記入力信号の
録音が行なわれる。一方、前記出力端子4に得ら
れる出力信号は、第1コンデンサ5及び第1抵抗
6を介して第1ダイオード7のアノードに印加さ
れ、前記第1ダイオード7及び第2ダイオード8
で倍電圧整流される。そして、前記第1ダイオー
ド7のカソードとアースとの間に挿入された第2
コンデンサ9が前記第1ダイオード7のカソード
に得られる倍電圧整流出力信号により充電される
ので、前記第2コンデンサ9の端子電圧が所定値
に達すると、駆動トランジスタ10及びALCト
ランジスタ11が導通し、ALC動作が行なわれ
る。
第2図のALC回路の場合、出力端子4に得ら
れる出力信号のピーク電圧をV0とすれば、前記
出力信号の負の半サイクルにおいて、アース、第
2ダイオード8、第1抵抗6、第1コンデンサ5
という径路で電流が流れ、前記第1コンデンサ5
が図示の極性に充電される。その時の前記第1コ
ンデンサ5の両端電圧をVCとすれば、
VC=V0−VF2−I1・R ……(1)
〔 ただし、VF1は第2ダイオード8の電圧降下
Rは第1抵抗6の抵抗値
I1は第1抵抗6に流れる電流〕
となる。一方、前記出力信号の正の半サイクルに
おいては、第1コンデンサ5、第1抵抗6、第1
ダイオード7という径路で電流が流れ、第2コン
デンサ9の充電が行なわれる。その時の第2コン
デンサ9の端子電圧をVDCとすれば、
VDC=V0+VC−VF1−I2・R ……(2)
〔 ただし、VF1は第1ダイオード7の電圧降下
I2は第1抵抗6に流れる電流〕
となる。前記第(1)式及び第(2)式において、第1抵
抗6における電圧降下を無視し、第1及び第2ダ
イオード7及び8の電圧降下を等しくVFとすれ
ば、
V0=1/2(VDC+2VF) ……(3)
となる。前記第(3)式において、VF=0.45V、駆動
トランジスタ10及びALCトランジスタ11の
ベース・エミツタ間電圧で決まる前記第2コンデ
ンサ9の端子電圧VDC(=2VBE)を2×0.45Vとす
れば、出力端子4に得られる出力信号のピーク電
圧V0が0.9Vになつたとき、すなわち前記出力信
号の平均電圧が0.636VになつたときALC動作を
開始するALC回路を提供出来る。
(ハ) 考案が解決しようとする問題点
ところで、第2コンデンサ9の端子電圧の変動
を抑さえる為、前記第2コンデンサ9の放電を行
なう第2抵抗12の値を比較的大にすると、出力
信号が発生してから前記第2コンデンサ9の端子
電圧が所定値VDC(=2VBE)に上昇する迄の時間
(アタツクタイム)Tは、
T=VDC・C2/I3 ……(4)
〔 ただし、C2は第2コンデンサ9の容量
I3は第2コンデンサ9の充電電流〕
となる。前記第(4)式から明らかな如く、アタツク
タイムは第2コンデンサ9の容量を小にするほ
ど、また前記第2コンデンサ9の充電電流I3を大
にするほど短かくなり、前記アタツクタイムを短
かくすることにより、録音歪の減少を計ることが
出来る。
しかしながら、第2図のALC回路の場合、前
記充電電流I3を大にすると、増幅器2の負荷が重
くなり、出力端子4に得られる出力電圧が低下す
るという問題が生じる。また、第2コンデンサ9
の容量を小にすると、ALC動作が不安定になる
という問題が生じる。更に、第2抵抗12の値を
大にして実質的に充電電流I3の値を大にすると、
今度は第2コンデンサ9の放電時間(リカバリー
タイム)が大になつてしまうので、やはり問題が
ある。
(ニ) 問題点を解決するための手段
本考案は、上述の点に鑑み成されたもので、利
得制御される増幅器と、該増幅器の出力信号がコ
ンデンサ及び抵抗を介してベースに印加される充
電トランジスタと、該充電トランジスタのベース
とアースとの間に挿入されたダイオードと、前記
充電トランジスタにより充電されるコンデンサ
と、該コンデンサの端子電圧に応じた制御信号を
発生する制御信号発生回路と、前記制御信号に応
じて前記増幅器の入力信号を減衰するトランジス
タとを備える点を特徴とする。
(ホ) 作用
本考案に依れば、充電トランジスタを設け、該
充電トランジスタにより平滑用のコンデンサを充
電しているので、十分大なる電流で充電を行なう
ことが出来、アタツクタイムを大巾に短縮するこ
とが出来る。その際、増幅器の出力信号を前記充
電トランジスタのベースに印加する様にしている
ので、前記増幅器の負荷が重くならず、出力端子
に得られる出力電圧が低下することを防止出来
る。
(ヘ) 実施例
第1図は、本考案の一実施例を示す回路図で、
13はオーデイオ信号等の入力信号が印加される
入力端子、14は前記入力信号を増幅する増幅
器、15は該増幅器14の出力信号が導出される
出力端子、16は該出力端子15に得られる出力
信号が第1コンデンサ17及び第1抵抗18を介
してベースに印加される充電トランジスタ、19
はカソードが前記充電トランジスタ16のベース
に、アノードがアースにそれぞれ接続されたダイ
オード、20は前記充電トランジスタ16により
充電される第2コンデンサ、21は該第2コンデ
ンサ20に並列接続された第2抵抗、22は前記
第2コンデンサ20の一端がベースに接続された
トランジスタ23と該トランジスタ23のコレク
タ電流を反転する電流反転回路24とから成り、
前記第2コンデンサ20の端子電圧に応じた制御
信号を発生する制御信号発生回路、及び25は前
記制御信号に応じて前記入力信号を減衰する
ALCトランジスタである。
次に動作を説明する。入力端子13に印加され
た入力信号は、増幅器14で増幅された後出力端
子15に導出され、後段の磁気ヘツド(図示せ
ず)に印加されて録音が行なわれる。前記出力端
子15に得られる出力信号のピーク電圧をV0と
すれば、第2図の場合と同様、前記出力信号の負
の半サイクルにおいて第1コンデンサ17が図示
の極性に充電される。その時の前記第1コンデン
サ17の両端電圧VCは、第(1)式と同じになる。
前記出力信号の正の半サイクルにおいては、前記
出力信号のピーク電圧V0に前記第2コンデンサ
17の両端電圧VCが重畳された電圧が、充電ト
ランジスタ16のベースに印加される。その為、
前記充電トランジスタ16が導通し、第2コンデ
ンサ20の充電が開始される。前記第2コンデン
サ20の充電が進みその端子電圧が所定値に達す
ると、トランジスタ23が導通し、そのコレクタ
電流が電流反転回路24で反転されてALCトラ
ンジスタ25のベースに供給される。その結果、
前記ALCトランジスタ25が導通し、入力信号
の減衰が行なわれる。
本考案の場合、出力信号の正の半サイクルにお
いて第1抵抗18に流れる電流は、充電トランジ
スタ16のベース電流のみであり、非常に小さ
い。その為、増幅器14の負荷が軽くなり、出力
端子15における出力電圧が低下することは無
い。また、ダイオード19、第1コンデンサ17
及び充電トランジスタ16によつて倍電圧整流が
行なわれるので、出力信号のALCレベルは、
0.477Vという低い値に保たれ、減電圧特性をよ
り向上させることが出来る。更に、第2コンデン
サ20の充電電流は、充電トランジスタ16のベ
ース電流のβ(電流増幅率)倍になるので、十分
大になる。その結果、ALC動作のアタツクタイ
ムが十分に短かくなり、ALC動作の過渡期にお
ける録音歪を低減することが出来る。その場合、
第2抵抗21の値は、充電時定数を考慮すること
無く、放電時定数のみに対応する様に設定出来る
ので、リカバリータイムに悪影響を及ぼすことも
無い。また更に、制御信号発生回路22がトラン
ジスタ23の出力電流を反転する電流反転回路2
4を備えているので、前記制御信号発生回路22
の出力インピーダンスが高くなり、ALCトラン
ジスタ25のコレクタからベースに信号が漏れる
のを防止出来、歪率を改善することが出来る。
(ト) 考案の効果
以上述べた如く、本考案に依れば、増幅器の出
力電圧の低下を招くこと無く平滑用のコンデンサ
を大きな電流で充電することが出来る。その為、
ALC動作のアタツクタイムを短縮出来、歪率の
改善を計ることが出来る。 [Detailed description of the invention] (a) Industrial application field The present invention relates to automatic level control (ALC) circuits used in portable tape recorders, etc., and particularly relates to improving the attack time at the start of ALC operation. be. (B) Prior Art Page 343 of ``'85 Sanyo Semiconductor Handbook Monolithic Bipolar Integrated Circuits,'' published on March 20, 1985, describes an ALC circuit as shown in FIG. 2. In Figure 2, input terminal 1
The input signal (signal to be recorded) applied to the recording head is amplified by an amplifier 2, then led out to an output terminal 4 via an output coupling capacitor 3, and is applied from the output terminal 4 to a magnetic head (not shown). Recording of the input signal is performed. On the other hand, the output signal obtained at the output terminal 4 is applied to the anode of the first diode 7 via the first capacitor 5 and the first resistor 6, and is applied to the anode of the first diode 7 and the second diode 8.
The voltage is doubled and rectified. A second diode inserted between the cathode of the first diode 7 and the ground
Since the capacitor 9 is charged by the voltage doubler rectified output signal obtained at the cathode of the first diode 7, when the terminal voltage of the second capacitor 9 reaches a predetermined value, the drive transistor 10 and the ALC transistor 11 become conductive. ALC operation is performed. In the case of the ALC circuit shown in Fig. 2, if the peak voltage of the output signal obtained at the output terminal 4 is V 0 , then in the negative half cycle of the output signal, the ground, the second diode 8, the first resistor 6, the 1 capacitor 5
A current flows through the path, and the first capacitor 5
is charged to the polarity shown. If the voltage across the first capacitor 5 at that time is V C , then V C =V 0 −V F2 −I 1・R ...(1) [However, V F1 is the voltage drop across the second diode 8, and R is The resistance value I 1 of the first resistor 6 is the current flowing through the first resistor 6. On the other hand, in the positive half cycle of the output signal, the first capacitor 5, the first resistor 6, the first
A current flows through the diode 7 path, and the second capacitor 9 is charged. If the terminal voltage of the second capacitor 9 at that time is V DC , then V DC =V 0 +V C -V F1 -I 2・R ...(2) [However, V F1 is the voltage drop I of the first diode 7 2 is the current flowing through the first resistor 6]. In the above equations (1) and (2), if the voltage drop at the first resistor 6 is ignored and the voltage drops at the first and second diodes 7 and 8 are equal to V F , then V 0 =1/ 2(V DC +2V F ) ...(3). In the above equation (3), V F =0.45V, and the terminal voltage V DC (=2V BE ) of the second capacitor 9 determined by the base-emitter voltage of the drive transistor 10 and the ALC transistor 11 is 2×0.45V. Then, it is possible to provide an ALC circuit that starts ALC operation when the peak voltage V 0 of the output signal obtained at the output terminal 4 reaches 0.9V, that is, when the average voltage of the output signal reaches 0.636V. (c) Problems to be solved by the invention By the way, in order to suppress fluctuations in the terminal voltage of the second capacitor 9, if the value of the second resistor 12 that discharges the second capacitor 9 is made relatively large, the output The time (attack time) T from when the signal is generated until the terminal voltage of the second capacitor 9 rises to the predetermined value V DC (=2V BE ) is T=V DC・C 2 /I 3 ...(4) ) [However, C 2 is the capacitance I 3 of the second capacitor 9, and the charging current of the second capacitor 9]. As is clear from the above equation (4), the attack time becomes shorter as the capacitance of the second capacitor 9 is made smaller and the charging current I3 of the second capacitor 9 is made larger. By doing this, it is possible to measure the reduction in recording distortion. However, in the case of the ALC circuit shown in FIG. 2, if the charging current I3 is increased, the load on the amplifier 2 becomes heavy, causing a problem that the output voltage obtained at the output terminal 4 decreases. In addition, the second capacitor 9
If the capacitance of is made small, a problem arises in that ALC operation becomes unstable. Furthermore, when the value of the second resistor 12 is increased to substantially increase the value of the charging current I3 ,
This time, the discharge time (recovery time) of the second capacitor 9 becomes long, which again poses a problem. (d) Means for solving the problems The present invention was made in view of the above points, and includes an amplifier whose gain is controlled, and an output signal of the amplifier that is applied to the base via a capacitor and a resistor. a charging transistor, a diode inserted between the base of the charging transistor and ground, a capacitor charged by the charging transistor, and a control signal generation circuit that generates a control signal according to a terminal voltage of the capacitor; A transistor that attenuates the input signal of the amplifier according to the control signal is provided. (E) Effect According to the present invention, since a charging transistor is provided and the smoothing capacitor is charged by the charging transistor, charging can be performed with a sufficiently large current, and the attack time can be greatly shortened. I can do it. At this time, since the output signal of the amplifier is applied to the base of the charging transistor, the load on the amplifier is not heavy and the output voltage obtained at the output terminal can be prevented from decreasing. (F) Embodiment Figure 1 is a circuit diagram showing an embodiment of the present invention.
13 is an input terminal to which an input signal such as an audio signal is applied; 14 is an amplifier for amplifying the input signal; 15 is an output terminal from which the output signal of the amplifier 14 is derived; and 16 is an output obtained at the output terminal 15. a charging transistor, 19, to whose base a signal is applied via a first capacitor 17 and a first resistor 18;
is a diode whose cathode is connected to the base of the charging transistor 16 and whose anode is connected to the ground, 20 is a second capacitor charged by the charging transistor 16, and 21 is a second resistor connected in parallel to the second capacitor 20. , 22 consists of a transistor 23 whose base is connected to one end of the second capacitor 20, and a current inversion circuit 24 which inverts the collector current of the transistor 23.
a control signal generating circuit that generates a control signal according to the terminal voltage of the second capacitor 20; and a control signal generating circuit 25 that attenuates the input signal according to the control signal.
It is an ALC transistor. Next, the operation will be explained. The input signal applied to the input terminal 13 is amplified by the amplifier 14, then output to the output terminal 15, and applied to a subsequent magnetic head (not shown) for recording. Assuming that the peak voltage of the output signal obtained at the output terminal 15 is V0 , the first capacitor 17 is charged to the polarity shown in the negative half cycle of the output signal, as in the case of FIG. At that time, the voltage V C across the first capacitor 17 is the same as equation (1).
In the positive half cycle of the output signal, a voltage obtained by superimposing the voltage V C across the second capacitor 17 on the peak voltage V 0 of the output signal is applied to the base of the charging transistor 16 . For that reason,
The charging transistor 16 becomes conductive and charging of the second capacitor 20 is started. When the charging of the second capacitor 20 progresses and its terminal voltage reaches a predetermined value, the transistor 23 becomes conductive, and its collector current is inverted by the current inverting circuit 24 and supplied to the base of the ALC transistor 25. the result,
The ALC transistor 25 becomes conductive, and the input signal is attenuated. In the case of the present invention, the current flowing through the first resistor 18 during the positive half cycle of the output signal is only the base current of the charging transistor 16, which is very small. Therefore, the load on the amplifier 14 becomes lighter, and the output voltage at the output terminal 15 does not drop. In addition, a diode 19 and a first capacitor 17
Since the charging transistor 16 performs voltage double rectification, the ALC level of the output signal is
The voltage is maintained at a low value of 0.477V, making it possible to further improve the voltage reduction characteristics. Furthermore, the charging current of the second capacitor 20 is β (current amplification factor) times as large as the base current of the charging transistor 16, so it is sufficiently large. As a result, the attack time of the ALC operation becomes sufficiently short, and recording distortion during the transition period of the ALC operation can be reduced. In that case,
Since the value of the second resistor 21 can be set to correspond only to the discharging time constant without considering the charging time constant, it does not adversely affect the recovery time. Furthermore, a current inversion circuit 2 in which the control signal generation circuit 22 inverts the output current of the transistor 23
4, the control signal generation circuit 22
This increases the output impedance of the ALC transistor 25, prevents a signal from leaking from the collector to the base of the ALC transistor 25, and improves the distortion factor. (g) Effects of the invention As described above, according to the invention, the smoothing capacitor can be charged with a large current without causing a drop in the output voltage of the amplifier. For that reason,
The attack time of ALC operation can be shortened and the distortion rate can be improved.
第1図は、本考案の一実施例を示す回路図、及
び第2図は従来のALC回路を示す回路図である。
14……増幅器、16……充電トランジスタ、
17……第1コンデンサ、18……第1抵抗、1
9……ダイオード、20……第2コンデンサ、2
2……制御信号発生回路、25……ALCトラン
ジスタ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional ALC circuit. 14...Amplifier, 16...Charging transistor,
17...First capacitor, 18...First resistor, 1
9...Diode, 20...Second capacitor, 2
2...Control signal generation circuit, 25...ALC transistor.
Claims (1)
器の入力信号の減衰を行なつて前記出力信号のレ
ベルを一定に保つ自動レベル制御回路において、
前記増幅器の出力信号がコンデンサ及び抵抗を介
してベースに印加される充電トランジスタと、該
充電トランジスタのベースとアースとの間に挿入
され、前記充電トランジスタとともに倍電圧整流
回路を構成するダイオードと、前記充電トランジ
スタにより充電されるコンデンサと、該コンデン
サの端子電圧に応じた制御信号を発生する制御信
号発生回路と、前記制御信号に応じて前記増幅器
の入力信号を減衰するトランジスタとから成る自
動レベル制御回路。 An automatic level control circuit that detects the level of an output signal of an amplifier and attenuates the input signal of the amplifier to keep the level of the output signal constant,
a charging transistor to which the output signal of the amplifier is applied to the base via a capacitor and a resistor; a diode inserted between the base of the charging transistor and ground and forming a voltage doubler rectifier circuit together with the charging transistor; An automatic level control circuit consisting of a capacitor charged by a charging transistor, a control signal generation circuit that generates a control signal according to the terminal voltage of the capacitor, and a transistor that attenuates the input signal of the amplifier according to the control signal. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986109828U JPH0543534Y2 (en) | 1986-07-17 | 1986-07-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986109828U JPH0543534Y2 (en) | 1986-07-17 | 1986-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6316712U JPS6316712U (en) | 1988-02-03 |
| JPH0543534Y2 true JPH0543534Y2 (en) | 1993-11-02 |
Family
ID=30988286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986109828U Expired - Lifetime JPH0543534Y2 (en) | 1986-07-17 | 1986-07-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0543534Y2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873621U (en) * | 1981-11-13 | 1983-05-18 | 三洋電機株式会社 | signal level control circuit |
| JPS58178615A (en) * | 1982-04-13 | 1983-10-19 | Matsushita Electric Ind Co Ltd | Recording amplifier circuit provided with alc |
-
1986
- 1986-07-17 JP JP1986109828U patent/JPH0543534Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6316712U (en) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4056734A (en) | Compensated base drive circuit to regulate saturated transistor current gain | |
| JPH0543534Y2 (en) | ||
| JPS6341838Y2 (en) | ||
| JPS6026326B2 (en) | horizontal oscillation circuit | |
| JPH0352023Y2 (en) | ||
| JPH04407B2 (en) | ||
| JPS58148633A (en) | Automatic charger | |
| JPH0631776Y2 (en) | ALC circuit | |
| JPH0516875Y2 (en) | ||
| JP2586551B2 (en) | Saw wave amplitude control circuit | |
| JPS6334339Y2 (en) | ||
| JP2542954B2 (en) | Active filter device | |
| JPH024500Y2 (en) | ||
| JPS5854874Y2 (en) | switching regulator | |
| JPS5914383A (en) | DC motor switching governor device | |
| JPH0453061Y2 (en) | ||
| JPS6230473Y2 (en) | ||
| JPH026662Y2 (en) | ||
| JPS6115619Y2 (en) | ||
| JPH047604B2 (en) | ||
| JP2594169B2 (en) | Active filter device | |
| JPH01186164A (en) | boost circuit | |
| JPH021950Y2 (en) | ||
| JPS62163564A (en) | Power circuit | |
| JPS6319848Y2 (en) |