JPH054357Y2 - - Google Patents
Info
- Publication number
- JPH054357Y2 JPH054357Y2 JP1983061520U JP6152083U JPH054357Y2 JP H054357 Y2 JPH054357 Y2 JP H054357Y2 JP 1983061520 U JP1983061520 U JP 1983061520U JP 6152083 U JP6152083 U JP 6152083U JP H054357 Y2 JPH054357 Y2 JP H054357Y2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- station
- data
- bit area
- stations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【考案の詳細な説明】
(1) 技術分野
本考案は各ステーシヨンで他のステーシヨンの
異常判別ができるようにしたループ式データ伝送
装置に関する。[Detailed Description of the Invention] (1) Technical Field The present invention relates to a loop data transmission device that allows each station to determine abnormalities in other stations.
(2) 従来技術
従来複数のステーシヨン間で順次データを伝送
していくループ式データ伝送方式が知られてお
り、第1図に示すような方式がある。図におい
て、1,2,3,4は異なるステーシヨンで、こ
れらはデータ伝送路10で結ばれており、各ステ
ーシヨンにはそれぞれ端末装置110,210,
310,410が接続されている。各ステーシヨ
ン間では端末装置からの情報が矢印の向きに順次
伝送される。伝送される情報はフレームデータの
形をとり、第2図にはサイクリツクフレームデー
タを表わす。各フレームデータはたとえば3個の
データスロツトSL0,SL1,SL2で構成され、
各データスロツトは第3図に示すように、始めに
スタートビツトST、終りにストツプビツトSP、
その間に情報のデータを格納するデータビツト
D0〜D7から構成されている。(2) Prior Art Conventionally, a loop data transmission method is known in which data is transmitted sequentially between a plurality of stations, and there is a method shown in FIG. 1. In the figure, 1, 2, 3, and 4 are different stations, which are connected by a data transmission line 10, and each station has terminal devices 110, 210,
310 and 410 are connected. Information from the terminal devices is sequentially transmitted between each station in the direction of the arrow. The information transmitted is in the form of frame data, and FIG. 2 represents cyclic frame data. Each frame data is composed of, for example, three data slots SL0, SL1, SL2,
As shown in Figure 3, each data slot has a start bit ST at the beginning, a stop bit SP at the end, and
Data bits that store information data between them
It is composed of D 0 to D 7 .
上記伝送方式においては、ステーシヨン間は非
同期動作するが、各ステーシヨンは1つのステー
シヨンで1データスロツトを出力する間に上流の
ステーシヨンより1データスロツトが入力するよ
うなタイミングで動作している。各ステーシヨン
では、プロセツサにより上流ステーシヨンからの
データの読込みおよび処理を行ない、自己の端末
装置へ制御信号を出力するとともに、自己の端末
装置からの情報を読込みデータスロツトを書換え
信号伝送路を介して下流のステーシヨンに出力す
る。各ステーシヨンのプロセツサは自身が正常に
動作しているときは予め定めた周期以内のパルス
を出力し、内部に設けた異常検出回路がパルスの
周期が予め定めた周期以内にあるときはデータを
プロセツサを通過させた後ステーシヨンから出力
させ、パルスの周期が予め定めた周期以内になく
なると、ステーシヨンをバイパスさせる。ステー
シヨンが異常な場合はステーシヨンごとに設けた
異常警報装置を作動させて警報を発生させる。 In the above transmission system, the stations operate asynchronously, but each station operates at a timing such that while one station outputs one data slot, one data slot is input from the upstream station. At each station, a processor reads and processes data from the upstream station, outputs a control signal to its own terminal device, and also reads information from its own terminal device and rewrites the data slot to the downstream station via the signal transmission path. Output to station. When the processor of each station is operating normally, it outputs pulses within a predetermined period, and when the internal abnormality detection circuit has a pulse period within a predetermined period, it outputs data to the processor. After passing through the pulse, the pulse is outputted from the station, and when the pulse period is no longer within a predetermined period, the station is bypassed. If a station is abnormal, an abnormality alarm device provided for each station is activated to generate an alarm.
このようにステーシヨンの異常時にはサイクリ
ツクデータはその異常ステーシヨンをバイパスさ
せられるので他の正常なステーシヨンはどのステ
ーシヨンが異常であるかが判明できないために、
ステーシヨン異常の警報は各異常ステーシヨンだ
けから独自に発せられることになり各ステーシヨ
ンごとに異常警報装置が必要になる。これは、た
とえば自動車のように各ステーシヨンの異常をイ
ンストの一ケ所に集中して運転者に知らせるのが
都合よいような場合には各ステーシヨンから信号
線をインストまで引く必要が生じ多重化してハー
ネスを減少させたメリツトが少なくなる。 In this way, when a station is abnormal, the cyclic data is bypassed by that abnormal station, so other normal stations cannot determine which station is abnormal.
An alarm for station abnormality is issued only from each abnormal station, and an abnormality alarm device is required for each station. For example, in a car where it is convenient to notify the driver of abnormalities in each station by concentrating them in one place on the instrument, it is necessary to run signal lines from each station to the instrument, so it is necessary to multiplex the signal lines and connect them to the harness. The benefits of reducing this will be reduced.
(3) 考案の目的および構成
本考案は上記の点にかんがみてなされたもの
で、データ伝送路によりループ状に接続された複
数のステーシヨン間でサイクリツクフレームデー
タを伝送するループ式データ伝送装置において、
各ステーシヨンで他のステーシヨンの異常が判別
できるようにしたデータ伝送方式を提案すること
を目的とし、そのために、フレームデータは、各
ステーシヨンの異常をそれぞれ判別するためのビ
ツト領域からなる異常判別スロツトを有し、上記
各ステーシヨンは、当該ステーシヨンの異常を検
出する異常検出手段と、該異常検出手段により異
常が検出された場合、フレームデータをそのまま
通過させるバイパス手段と、上記異常検出手段に
より異常が検出されない場合、受信したフレーム
データにおける異常判別スロツトのビツト領域の
うち当該ステーシヨンに対応するビツト領域の値
を反転して送信する送信手段とを有し、上記ステ
ーシヨンのうち、所定のステーシヨンは、さら
に、受信したフレームデータにおける異常判別ス
ロツトの各ビツト領域の値を記憶する記憶手段
と、今回受信したフレームデータにおける異常判
別スロツトの各ビツト領域の値と前回受信して上
記記憶手段に記憶された各ビツト領域の値とを比
較する比較手段と、該比較手段による比較の結
果、一致しているビツト領域に対応するステーシ
ヨンの異常を表示する表示手段とをを設けたもの
である。(3) Purpose and structure of the invention The present invention has been made in view of the above points, and is a loop type data transmission device that transmits cyclic frame data between a plurality of stations connected in a loop through a data transmission path. ,
The purpose is to propose a data transmission method that allows each station to determine abnormalities in other stations.To this end, the frame data has an abnormality determination slot consisting of a bit area for determining abnormalities in each station. Each station has an abnormality detecting means for detecting an abnormality in the station, a bypass means for passing the frame data as is when an abnormality is detected by the abnormality detecting means, and an abnormality is detected by the abnormality detecting means. If not, the transmitting means inverts and transmits the value of the bit area corresponding to the station in the bit area of the abnormality determination slot in the received frame data, and the predetermined station among the stations further includes: A storage means for storing the value of each bit area of the abnormality determination slot in the received frame data, and a storage means for storing the value of each bit area of the abnormality determination slot in the currently received frame data and each bit received last time and stored in the storage means. The present invention is provided with a comparison means for comparing the values of the regions and a display means for displaying an abnormality in the station corresponding to the bit region that matches as a result of the comparison by the comparison means.
(4) 実施例 以下本考案を図面に基づいて説明する。(4) Examples The present invention will be explained below based on the drawings.
第4図は本考案によるデータ伝送装置で用いる
サイクリツクデータを示しており、1フレーム内
に各ステーシヨンに接続された端末装置からの情
報を格納する制御データスロツトSL0,SL1,
SL2のほかに、異常判別スロツトSL3を設けて
ある。異常判別スロツトSL3は、第5図に示す
ように、始めにスタートビツトST、終りにスト
ツプビツトSP、その間のデータビツトD0〜D7か
ら構成されており、これらのデータビツトD0,
D1,D2,D3はステーシヨン1,2,3,4の異
常をそれぞれ判別する判別ビツトである。 FIG. 4 shows the cyclic data used in the data transmission device according to the present invention, in which control data slots SL0, SL1,
In addition to SL2, an abnormality determination slot SL3 is provided. As shown in FIG . 5, the abnormality determination slot SL3 consists of a start bit ST at the beginning, a stop bit SP at the end, and data bits D 0 to D 7 between them.
D 1 , D 2 , and D 3 are determination bits for determining abnormalities in stations 1, 2, 3, and 4, respectively.
第6図は本考案によるデータ伝送装置の1つの
ステーシヨンの一例の構成を示しており、車両の
場合はインストまたはその付近などに設けられ
る。図において、101はステーシヨンの動作を
制御するプロセツサで、プロセツサ101は信号
伝送路10を介して上記側ステーシヨンから伝送
されてくるデータを読込み、そのデータに基づい
て所定の処理を行ない、I/Oインターフエース
102を介して端末装置110に制御信号を出力
するとともに端末装置110からの情報をI/O
インターフエース102を介して読込み、それに
基づいてデータスロツトを書き換え信号伝送路1
0を介して下流側ステーシヨンに出力する。 FIG. 6 shows the configuration of one example of the station of the data transmission device according to the present invention, and in the case of a vehicle, it is installed at or near the instrument. In the figure, 101 is a processor that controls the operation of the station. The processor 101 reads data transmitted from the station via the signal transmission path 10, performs predetermined processing based on the data, Outputs control signals to the terminal device 110 via the interface 102 and I/Os information from the terminal device 110
The data is read through the interface 102 and the data slot is rewritten based on the signal transmission line 1.
0 to the downstream station.
一方、プロセツサ101は自身が正常に動作し
ているか否かを示すためのパルス信号を出力して
おり、正常に動作しているときはそのパルス信号
の周期が予め定めた周期以下であるが、異常動作
の場合はパルス周期が所定値以上になる。 On the other hand, the processor 101 outputs a pulse signal to indicate whether or not it is operating normally. When the processor 101 is operating normally, the period of the pulse signal is less than or equal to a predetermined period. In the case of abnormal operation, the pulse period becomes a predetermined value or more.
103はI/Oインターフエース102を介し
てプロセツサ101から出力されるパルス信号の
周期に基づいてステーシヨンの異常を検出する異
常検出手段としての異常検出回路であり、104
は異常検出回路103の出力により切換えられる
バイパス手段としての伝送路切換スイツチで、ス
テーシヨンの正常時には実線の位置にあつて外部
から伝送されてくるサイクリツクデータをプロセ
ツサ1に入力させるが、異常検出回路103によ
りステーシヨンの異常が検出されたときは破線の
位置に切り換えられサイクリツクデータをプロセ
ツサ1に入力させずバイパスさせる。500は複
数のステーシヨンのうち中心となるステーシヨン
(車両では、インストまたはその付近に設けられ
る。)にのみ設けられる集中異常警報装置で、
I/Oインターフエース102に接続されてい
る。 Reference numeral 103 denotes an abnormality detection circuit as an abnormality detection means for detecting an abnormality in the station based on the period of the pulse signal output from the processor 101 via the I/O interface 102;
is a transmission line changeover switch as a bypass means that is switched by the output of the abnormality detection circuit 103. When the station is normal, it is in the position shown by the solid line and inputs the cyclic data transmitted from the outside to the processor 1, but the abnormality detection circuit When an abnormality in the station is detected by 103, it is switched to the position shown by the broken line, and the cyclic data is not input to the processor 1 and is bypassed. 500 is a centralized abnormality warning device that is installed only at the central station (in a vehicle, it is installed at or near the instrument) among multiple stations;
It is connected to the I/O interface 102.
なお、データ伝送装置に含まれる他のステーシ
ヨンの構成は集中異常警報装置を除いて上述した
ステーシヨン1の構成と同じである。 The configurations of the other stations included in the data transmission device are the same as the configuration of station 1 described above, except for the centralized abnormality warning device.
次に上記データ伝送装置の動作を第7図のフロ
ーチヤートに基づいて説明する。 Next, the operation of the data transmission device will be explained based on the flowchart of FIG.
異常判別スロツトSL3のデータビツトD0〜D3
はそれぞれステーシヨン1〜4により1フレーム
ごとに“0”、“1”が反転されて出力される。 Data bits D 0 to D 3 of abnormality determination slot SL3
are inverted and output as "0" and "1" for each frame by stations 1 to 4, respectively.
プロセツサ101は上流側ステーシヨンから伝
送路10を介して伝送されてくるデータを読込み
(P−1)、そのデータに基づいて所定の処理を行
ない(P−2)、I/Oインターフエース102
を介して端末装置110へ制御信号を出力する
(P−3)。一方、プロセツサ101は、端末装置
110からの情報をI/Oインターフエース10
2を介して読込み(P−4)、次のような一連の
伝送データ処理(P−5)を行なう。すなわち、
端末装置110から読込んだ情報を予め定めた対
応スロツト(SL0,SL1,SL2のいずれか)に
書込み(P−51)、今回のルーチンで出力すべき
スロツト番号をチエツクし(P−52)、その結果
が「3」であれば(P−53)ステツプ(P−54)
に進み、異常判別スロツトSL3の出力データと
してはビツトD0〜D3のうちの1ビツトのみ(ど
のビツトかはステーシヨンにより決まりその対応
は第5図に示すとおり)前フレームと反転した値
にし、他のビツトは最も新しく読込んだSL3の
値をセツトする(P−55)。その後伝送データと
して出力される。 The processor 101 reads data transmitted via the transmission path 10 from the upstream station (P-1), performs predetermined processing based on the data (P-2), and
A control signal is output to the terminal device 110 via (P-3). On the other hand, the processor 101 transfers information from the terminal device 110 to the I/O interface 10.
2 (P-4), and performs the following series of transmission data processing (P-5). That is,
Writes the information read from the terminal device 110 into a predetermined corresponding slot (either SL0, SL1, or SL2) (P-51), checks the slot number to be output in this routine (P-52), If the result is “3” (P-53) step (P-54)
Then, as the output data of the abnormality determination slot SL3, only one bit among bits D0 to D3 (which bit depends on the station and the correspondence is shown in Fig. 5) is set to a value that is inverted from the previous frame. The other bits are set to the most recently read value of SL3 (P-55). After that, it is output as transmission data.
以上のようにプロセツサをプログラムしておく
ことにより、異常判別スロツトSL3のビツトD0
〜D3は1フレームごとに“0”、“1”が反転し、
いずれのステーシヨンにも伝送される。したがつ
てたとえばステーシヨン2が異常となり、データ
がバイパスされたとすれば、第8図に示すように
異常判別スロツトSL3のビツトD1は一定値に固
定されて伝送される。 By programming the processor as described above, bit D0 of error detection slot SL3
~D 3 inverts “0” and “1” every frame,
It is transmitted to any station. Therefore, for example, if station 2 becomes abnormal and data is bypassed, bit D1 of abnormality determination slot SL3 is fixed at a constant value and transmitted as shown in FIG.
次に、どのステーシヨンが異常で、データがバ
イパスされているかの判別は第9図に示すフロー
チヤートのように行なわれる。第9図に示す処理
(P−2′)は第7図に示した読込みデータ処理
(P−2)の内容を詳細に表わしたもので、従来
と異なる点はステツプ(P−21)と(P−3)と
の間にステツプ(P−22)〜(P−26)が加わつ
たことである。なおこの処理(P−2)′は中心
となるステーシヨン1にのみ付加されている。 Next, it is determined which station is abnormal and data is being bypassed, as shown in the flow chart shown in FIG. The process (P-2') shown in FIG. 9 is a detailed representation of the read data process (P-2) shown in FIG. This is because steps (P-22) to (P-26) have been added between P-3). Note that this process (P-2)' is added only to the central station 1.
そこで第9図に示した処理を説明すると、ステ
ツプ(P−1)で伝送路からのデータを読込み、
ステツプ(P−21)ではその読込んだデータを所
定のメモリへ格納する。ステツプ(P−22)で
は、読込んだデータのスロツト番号をチエツク
し、ステツプ(P−23)で“SL3”と判断した
場合はステツプ(P−24)に進み、今回読込んだ
SL3のデータと前フレームのSL3のデータとの
排他論理和をとる。そしてステツプ(P−25)で
は、その結果としてD0〜D3の全ビツトが“1”
か否かをチエツクし、“0”ビツトがあつた場合
は異常ステーシヨンがあると判断しステツプ(P
−26)に進み排他論理和の結果が“0”となつた
ビツトより異常ステーシヨンを判別し、それを表
示するデータをI/Oインターフエース102に
出力する。 Therefore, to explain the process shown in FIG. 9, in step (P-1) data from the transmission path is read,
In step (P-21), the read data is stored in a predetermined memory. In step (P-22), the slot number of the read data is checked, and if it is judged as "SL3" in step (P-23), the process advances to step (P-24) and the slot number of the data read this time is checked.
Exclusive OR is performed between the data of SL3 and the data of SL3 of the previous frame. In step (P-25), all bits of D 0 to D 3 are set to “1” as a result.
If there is a “0” bit, it is determined that there is an abnormal station and the step (P
-26), the abnormal station is determined based on the bit for which the exclusive OR result is "0", and data indicating this is output to the I/O interface 102.
ステーシヨン1自身の異常時は上記の方法では
警報ができないために、異常検出回路103の出
力を直接集中警報装置500に入力させて他のス
テーシヨンと同様に警報する。なお、異常判別ス
ロツトSL3にステーシヨン1の異常を判別する
ビツトD0を設けているのは、集中異常警報装置
500がステーシヨン1のほかにどのステーシヨ
ンに付加されても対応できるように柔軟性をもた
せるためである。 When the station 1 itself is abnormal, the above method cannot issue an alarm, so the output of the abnormality detection circuit 103 is directly input to the centralized alarm device 500 to issue an alarm in the same way as other stations. The reason why the bit D0 for determining an abnormality in station 1 is provided in abnormality determination slot SL3 is to provide flexibility so that it can be used even if the centralized abnormality alarm device 500 is attached to any station other than station 1. It's for a reason.
(6) 考案の効果
以上説明したように、本考案においては、伝送
される各フレームデータは、各ステーシヨンの異
常をそれぞれ判別するためのビツト領域からなる
異常判別スロツトを有し、上記各ステーシヨン
は、当該ステーシヨンの異常を検出する異常検出
手段と、該異常検出手段により異常が検出された
場合、フレームデータをそのまま通過させるバイ
パス手段と、上記異常検出手段により異常が検出
されない場合、受信したフレームデータにおける
異常判別スロツトのビツト領域のうち当該ステー
シヨンに対応するビツト領域の値を反転して送信
する送信手段とを有し、上記ステーシヨンのう
ち、所定のステーシヨンは、さらに、受信したフ
レームデータにおける異常判別スロツトの各ビツ
ト領域の値を記憶する記憶手段と、今回受信した
フレームデータにおける異常判別スロツトの各ビ
ツト領域の値と前回受信して上記記憶手段に記憶
された各ビツト領域の値とを比較する比較手段
と、該比較手段による比較の結果、一致している
ビツト領域に対応するステーシヨンの異常を表示
する表示手段とを設けたので、ステーシヨンの異
常により伝送データがその異常ステーシヨンをバ
イパスされるようになつた場合は他のステーシヨ
ンにおいても伝送データにより簡単に異常なステ
ーシヨンがどこなのかの判定が可能になり、従つ
てシステム内すべてのステーシヨンの正常、異常
の判断と異常警報表示が一つのステーシヨンにお
いてできるようになるので、ステーシヨンごとに
異常警報させる必要がなく回路構成が簡単になる
とともに集中管理が可能になる。その結果車両に
おいては各ステーシヨンからの信号ラインを引き
回さずにインストまたはその付近で運転者一人だ
け管理ができることになり運転上便利である。(6) Effects of the invention As explained above, in the invention, each frame data to be transmitted has an abnormality determination slot consisting of a bit area for determining the abnormality of each station. , an abnormality detection means for detecting an abnormality in the station; a bypass means for passing the frame data as is when an abnormality is detected by the abnormality detection means; and a bypass means for passing the frame data as is when the abnormality detection means detects an abnormality; a transmission means for inverting and transmitting the value of the bit area corresponding to the station in question among the bit areas of the abnormality determination slot in the station; A storage means for storing the values of each bit area of the slot compares the value of each bit area of the abnormality determination slot in the frame data received this time with the value of each bit area received last time and stored in the storage means. Since the comparison means and the display means for displaying the abnormality of the station corresponding to the matching bit area as a result of the comparison by the comparison means are provided, it is possible to prevent transmission data from bypassing the abnormal station due to an abnormality of the station. If the problem occurs, other stations can easily determine where the abnormal station is based on the transmitted data. Therefore, the determination of normality or abnormality of all stations in the system and the abnormality alarm display can be performed at one station. Therefore, there is no need to issue an abnormality alarm for each station, which simplifies the circuit configuration and enables centralized management. As a result, in a vehicle, only one driver can manage the signal lines at or near the instrument station without running signal lines from each station, which is convenient for driving.
第1図は、従来のループ式データ伝送システム
図、第2図は第1図に示した従来のループ式デー
タ伝送システムで用いるデータフオーマツト、第
3図は第2図に示したデータフオーマツトのデー
タスロツトの詳細図、第4図は本考案によるルー
プ式データ伝送装置で用いるデータフオーマツ
ト、第5図は第4図に示したデータフオーマツト
の異常判別スロツトの詳細図、第6図は本考案に
よるループ式データ伝送装置のステーシヨンの構
成図、第7図は本考案によるデータ伝送システム
の動作を示すフローチヤート、第8図は本考案に
よるデータ伝送装置の動作を説明するスロツトデ
ータのビツト変化を示す図、第9図は本考案によ
るデータ伝送装置のステーシヨン異常判別動作の
フローチヤートである。
1,2,3,4……ステーシヨン、10……信
号伝送路、110,210,310,410……
端末装置、101……プロセツサ、102……
I/Oインターフエース、103……異常検出回
路、500……集中異常警報装置。
Figure 1 is a diagram of a conventional loop data transmission system, Figure 2 is a data format used in the conventional loop data transmission system shown in Figure 1, and Figure 3 is a diagram of the data format shown in Figure 2. FIG. 4 is a detailed diagram of the data slot used in the loop data transmission device according to the present invention, FIG. 5 is a detailed diagram of the abnormality determination slot of the data format shown in FIG. 4, and FIG. FIG. 7 is a flowchart showing the operation of the data transmission system according to the invention; FIG. 8 is a diagram showing bit changes in slot data to explain the operation of the data transmission system according to the invention. FIG. 9 is a flowchart of the station abnormality determination operation of the data transmission device according to the present invention. 1, 2, 3, 4... Station, 10... Signal transmission line, 110, 210, 310, 410...
Terminal device, 101... Processor, 102...
I/O interface, 103... Abnormality detection circuit, 500... Centralized abnormality alarm device.
Claims (1)
のステーシヨン間で2値化されたデータからなる
フレームデータを所定方向に伝送するループ式デ
ータ伝送装置において、 上記フレームデータは、上記各ステーシヨンの
異常をそれぞれ判別するためのビツト領域からな
る異常判別スロツトを有し、 上記各ステーシヨンは、 当該ステーシヨンの異常を検出する異常検出手
段と、 該異常検出手段により異常が検出された場合、
フレームデータをそのまま通過させるバイパス手
段と、 上記異常検出手段により異常が検出されない場
合、受信したフレームデータにおける異常判別ス
ロツトのビツト領域のうち当該ステーシヨンに対
応するビツト領域の値を反転して送信する送信手
段とを有し、 上記ステーシヨンのうち、所定のステーシヨン
は、さらに、 受信したフレームデータにおける異常判別スロ
ツトの各ビツト領域の値を記憶する記憶手段と、 今回受信したデータフレームにおける異常判別
スロツトの各ビツト領域の値と前回受信して上記
記憶手段に記憶された各ビツト領域の値とを比較
する比較手段と、 該比較手段による比較の結果、一致しているビ
ツト領域に対応するステーシヨンの異常を表示す
る表示手段とを有することを特徴とするループ式
データ伝送装置。[Claims for Utility Model Registration] In a loop data transmission device that transmits frame data consisting of binarized data in a predetermined direction between a plurality of stations connected in a loop through a data transmission path, the above frame data is , has an abnormality determination slot consisting of a bit area for determining an abnormality in each of the stations, and each of the stations has an abnormality detecting means for detecting an abnormality in the station, and an abnormality detecting means for detecting an abnormality in the station. case,
a bypass means for passing the frame data as is; and a transmission means for inverting and transmitting the value of the bit area corresponding to the station in question among the bit areas of the abnormality determination slot in the received frame data when no abnormality is detected by the abnormality detection means. Among the above-mentioned stations, a predetermined station further has storage means for storing the value of each bit area of the abnormality determination slot in the received frame data, and storage means for storing the value of each bit area of the abnormality determination slot in the currently received data frame. a comparison means for comparing the value of the bit area with the value of each bit area previously received and stored in the storage means; 1. A loop data transmission device, comprising: display means for displaying information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6152083U JPS59169153U (en) | 1983-04-26 | 1983-04-26 | Loop data transmission equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6152083U JPS59169153U (en) | 1983-04-26 | 1983-04-26 | Loop data transmission equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59169153U JPS59169153U (en) | 1984-11-12 |
| JPH054357Y2 true JPH054357Y2 (en) | 1993-02-03 |
Family
ID=30191733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6152083U Granted JPS59169153U (en) | 1983-04-26 | 1983-04-26 | Loop data transmission equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59169153U (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106458A (en) * | 1980-01-28 | 1981-08-24 | Nec Corp | Data highway device |
-
1983
- 1983-04-26 JP JP6152083U patent/JPS59169153U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59169153U (en) | 1984-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH054357Y2 (en) | ||
| JP3702605B2 (en) | Transmission system having trigger function and time interval measuring method of input / output signal thereof | |
| JPH0239814B2 (en) | ||
| JPH07105121A (en) | Decentralized controller | |
| JPS592052B2 (en) | Bus control method | |
| US20250097295A1 (en) | On-board apparatus, abnormality detection method, and abnormality detection program | |
| JPS5849899B2 (en) | Test method for data processing equipment | |
| JP2616398B2 (en) | Command execution device | |
| JPS6288047A (en) | Interface controller | |
| JPH052205U (en) | Fault diagnosis device | |
| JP2804031B2 (en) | Engine control device | |
| JPS61160166A (en) | Deciding device for storage error | |
| JPH03266012A (en) | Reset control method | |
| JPH0122300Y2 (en) | ||
| JPS6323598B2 (en) | ||
| JPS58186861A (en) | Error state log system | |
| JPH02183354A (en) | Overlap detector | |
| JPH0363867B2 (en) | ||
| JPH07111760B2 (en) | AVI system | |
| JPS63193260A (en) | Host processor monitoring system for loosely coupled multiprocessor system | |
| JPS6136897A (en) | Abnormality processing for traffic volume measuring apparatus | |
| JPS59111551A (en) | Operation recorder | |
| JPS5927341A (en) | State change detecting device | |
| JPH01134639A (en) | Trace stopping control system | |
| JPH05298199A (en) | Input/output control device |