JPH0543587Y2 - - Google Patents
Info
- Publication number
- JPH0543587Y2 JPH0543587Y2 JP3438688U JP3438688U JPH0543587Y2 JP H0543587 Y2 JPH0543587 Y2 JP H0543587Y2 JP 3438688 U JP3438688 U JP 3438688U JP 3438688 U JP3438688 U JP 3438688U JP H0543587 Y2 JPH0543587 Y2 JP H0543587Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- signal
- burst
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 14
- 238000007493 shaping process Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、カラー映像信号からカラーバース
ト信号の抜取りに用いるバーストゲートパルスを
発生するバーストゲートパルス発生回路に関す
る。
ト信号の抜取りに用いるバーストゲートパルスを
発生するバーストゲートパルス発生回路に関す
る。
従来、バーストゲートパルス（以下BGPとい
う）の形成には、たとえば、第６図に示すよう
に、単安定マルチバイブレータ（MM）２，４を
直列に接続したバーストゲートパルス発生回路が
用いられている。MM２には、第７図のＱに示す
水平同期信号（Ｈ−SYNC）が加えられ、そのフ
ロントエツジを基準にした立上りＨ−SYNCから
バースト信号に至る遅延時間を持つ第７図のＲに
示す遅延パルスDPを発生させる。したがつて、
MM２では、この遅延パルスDPのバツクエツジ
に呼応して立ち上るとともに、バースト信号をカ
バーするに必要な時間幅Ｔを持つBGPが形成さ
れる。
う）の形成には、たとえば、第６図に示すよう
に、単安定マルチバイブレータ（MM）２，４を
直列に接続したバーストゲートパルス発生回路が
用いられている。MM２には、第７図のＱに示す
水平同期信号（Ｈ−SYNC）が加えられ、そのフ
ロントエツジを基準にした立上りＨ−SYNCから
バースト信号に至る遅延時間を持つ第７図のＲに
示す遅延パルスDPを発生させる。したがつて、
MM２では、この遅延パルスDPのバツクエツジ
に呼応して立ち上るとともに、バースト信号をカ
バーするに必要な時間幅Ｔを持つBGPが形成さ
れる。
ところで、ビデオ信号処理では、カラー映像信
号から輝度信号（Ｙ）とクロマ信号（Ｃ）とが分
離されて、別々に処理される。このため、輝度信
号とクロマ信号との間には時間のずれが生じる。
この時間のずれを持つ輝度信号から抽出された水
平同期信号を基準にして形成されたBGPでは、
クロマ信号中のバースト信号との間に時間的なず
れがある。このため、このようなBGPを用いた
場合、クロス信号からカラーバースト信号を正確
に抜くことができないおそれがある。
号から輝度信号（Ｙ）とクロマ信号（Ｃ）とが分
離されて、別々に処理される。このため、輝度信
号とクロマ信号との間には時間のずれが生じる。
この時間のずれを持つ輝度信号から抽出された水
平同期信号を基準にして形成されたBGPでは、
クロマ信号中のバースト信号との間に時間的なず
れがある。このため、このようなBGPを用いた
場合、クロス信号からカラーバースト信号を正確
に抜くことができないおそれがある。
そこで、この考案は、BGPとバースト信号と
の時間的なずれを修正し、バースト信号を正確に
抜き取ることができるBGPを得ることを目的と
する。
の時間的なずれを修正し、バースト信号を正確に
抜き取ることができるBGPを得ることを目的と
する。
この考案のバーストゲートパルス発生回路は、
第１図に例示するように、水平同期信号（Ｈ−
SYNC）に同期したタイミング信号を発生するタ
イミング回路１８と、クロマ信号を整流してバー
スト信号を得る全波整流回路２０と、この全波整
流回路で得られた前記バースト信号と予め設定し
た基準レベルとを比較し、両者の大小関係に応じ
た出力を発生するレベル判別回路２２と、このレ
ベル判別回路の出力によつてスイツチングするス
イツチ２８と、前記全波整流回路の整流出力の波
形を矩形パルスに整形する波形整形回路２４と、
前記タイミング信号によるタイミングを以て前記
波形整形回路の出力パルスとバートスゲートパル
スの位相を比較し、両者の位相差を表すエラーパ
ルスを発生する位相比較器２６と、この位相比較
器が発生した前記エラーパルスが前記スイツチを
介して加えられ、前記エラーパルスを積分して制
御出力を発生する積分回路３０と、この積分回路
から前記制御出力を受けるとともに、前記水平同
期信号を受け、前記水平同期信号のエツヂを基準
にし、立下りタイミングが前記制御出力を以て制
御された遅延パルスを発生する第１のパルス発生
回路（マルチバイブレータ１２）と、この第１の
パルス発生回路が発生した前記遅延パルスの後縁
に対応して前記バーストゲートパルスを発生する
第２のパルス発生回路（マルチバイブレータ１
４）とを備えたことを特徴とする。
第１図に例示するように、水平同期信号（Ｈ−
SYNC）に同期したタイミング信号を発生するタ
イミング回路１８と、クロマ信号を整流してバー
スト信号を得る全波整流回路２０と、この全波整
流回路で得られた前記バースト信号と予め設定し
た基準レベルとを比較し、両者の大小関係に応じ
た出力を発生するレベル判別回路２２と、このレ
ベル判別回路の出力によつてスイツチングするス
イツチ２８と、前記全波整流回路の整流出力の波
形を矩形パルスに整形する波形整形回路２４と、
前記タイミング信号によるタイミングを以て前記
波形整形回路の出力パルスとバートスゲートパル
スの位相を比較し、両者の位相差を表すエラーパ
ルスを発生する位相比較器２６と、この位相比較
器が発生した前記エラーパルスが前記スイツチを
介して加えられ、前記エラーパルスを積分して制
御出力を発生する積分回路３０と、この積分回路
から前記制御出力を受けるとともに、前記水平同
期信号を受け、前記水平同期信号のエツヂを基準
にし、立下りタイミングが前記制御出力を以て制
御された遅延パルスを発生する第１のパルス発生
回路（マルチバイブレータ１２）と、この第１の
パルス発生回路が発生した前記遅延パルスの後縁
に対応して前記バーストゲートパルスを発生する
第２のパルス発生回路（マルチバイブレータ１
４）とを備えたことを特徴とする。
第１のパルス発生回路ではＨ−SYNCを基準に
するとともに位相制御回路で得られる制御出力に
基づいて遅延パルスを発生させ、この遅延パルス
に基づいて、第２のパルス発生回路ではバースト
ゲートパルスを発生させている。
するとともに位相制御回路で得られる制御出力に
基づいて遅延パルスを発生させ、この遅延パルス
に基づいて、第２のパルス発生回路ではバースト
ゲートパルスを発生させている。
そして、位相制御回路には、水平同期信号に同
期したタイミング信号を発生するタイミング回路
と、クロマ信号を整流してバースト信号を得る全
波整流回路とこの全波整流回路で得られた前記バ
ースト信号と予め設定した基準レベルとを比較
し、両者の大小関係に応じた出力を発生するレベ
ル判別回路と、このレベル判別回路の出力によつ
てスイツチングするスイツチと、前記全波整流回
路の整流出力の波形を矩形パルスに整形する波形
整形回路と、前記タイミング信号によるタイミン
グを以て前記波形整形回路の出力パルスとバース
トゲートパルスとの位相を比較し、両者の位相差
を表すエラーパルスを発生する位相比較器と、こ
の位相比較器が発生した前記エラーパルスが前記
スイツチを介して加えられ、前記エラーパルスを
積分して制御出力を発生する積分回路とが設置さ
れており、この位相制御回路にはクロマ信号Crを
全波整流して得られるバースト信号BSとBGPと
の位相のずれに応じた制御出力が得られる。
期したタイミング信号を発生するタイミング回路
と、クロマ信号を整流してバースト信号を得る全
波整流回路とこの全波整流回路で得られた前記バ
ースト信号と予め設定した基準レベルとを比較
し、両者の大小関係に応じた出力を発生するレベ
ル判別回路と、このレベル判別回路の出力によつ
てスイツチングするスイツチと、前記全波整流回
路の整流出力の波形を矩形パルスに整形する波形
整形回路と、前記タイミング信号によるタイミン
グを以て前記波形整形回路の出力パルスとバース
トゲートパルスとの位相を比較し、両者の位相差
を表すエラーパルスを発生する位相比較器と、こ
の位相比較器が発生した前記エラーパルスが前記
スイツチを介して加えられ、前記エラーパルスを
積分して制御出力を発生する積分回路とが設置さ
れており、この位相制御回路にはクロマ信号Crを
全波整流して得られるバースト信号BSとBGPと
の位相のずれに応じた制御出力が得られる。
したがつて、このようなバーストゲートパルス
発生回路では、クロマ信号Cr側のバースト信号
BSとＨ−SYNCを基準にしたBGPとの間の位相
のずれが除かれ、クロマ信号Crのバースト信号
BSに対応し、バースト信号BSを正確に抜き取る
ことができるバーストゲートパルスを得ることが
できる。
発生回路では、クロマ信号Cr側のバースト信号
BSとＨ−SYNCを基準にしたBGPとの間の位相
のずれが除かれ、クロマ信号Crのバースト信号
BSに対応し、バースト信号BSを正確に抜き取る
ことができるバーストゲートパルスを得ることが
できる。
第１図は、この考案のバーストゲートパルス発
生回路の実施例を示す。
生回路の実施例を示す。
水平同期信号（Ｈ−SYNC）のエツジに応じて
BGPを発生するパルス発生手段を成す第１及び
第２のパルス発生回路として単安定マルチバイブ
レータ（MM）１２，１４が設置されている。
MM１２は、Ｈ−SYNCのエツジを基準にして
BGPの立上りタイミングを形成する遅延パルス
DPを発生させるために設置されており、この
MM１２には遅延パルスDPのパルス幅を制御す
るために、位相制御回路１６から制御出力Vcが
加えられている。すなわち、バースト信号BSの
レベルが一定レベル以上であることを条件に、位
相制御回路１６の制御出力Vcによつて制御され
たパルス幅の遅延パルスDPがMM１２から得ら
れる。したがつて、第２図のＡに示すＨ−SYNC
が加えられると、第２図のＢおよびＣに示すよう
に、MM１２から遅延パルスDPが得られ、MM
１４から遅延パルスDPに応じてBGPが得られ
る。遅延パルスDPのバツクエツジが位相制御回
路１６の制御出力Vcによつて破線で示すように
制御される結果、BGPの位相が制御される。
BGPを発生するパルス発生手段を成す第１及び
第２のパルス発生回路として単安定マルチバイブ
レータ（MM）１２，１４が設置されている。
MM１２は、Ｈ−SYNCのエツジを基準にして
BGPの立上りタイミングを形成する遅延パルス
DPを発生させるために設置されており、この
MM１２には遅延パルスDPのパルス幅を制御す
るために、位相制御回路１６から制御出力Vcが
加えられている。すなわち、バースト信号BSの
レベルが一定レベル以上であることを条件に、位
相制御回路１６の制御出力Vcによつて制御され
たパルス幅の遅延パルスDPがMM１２から得ら
れる。したがつて、第２図のＡに示すＨ−SYNC
が加えられると、第２図のＢおよびＣに示すよう
に、MM１２から遅延パルスDPが得られ、MM
１４から遅延パルスDPに応じてBGPが得られ
る。遅延パルスDPのバツクエツジが位相制御回
路１６の制御出力Vcによつて破線で示すように
制御される結果、BGPの位相が制御される。
位相制御回路１６には、タイミング回路１８が
設置され、バースト信号に対応した動作タイミン
グを取るためにＨ−SYNCに基づいた一定のタイ
ミング信号Tpが形成される。
設置され、バースト信号に対応した動作タイミン
グを取るためにＨ−SYNCに基づいた一定のタイ
ミング信号Tpが形成される。
位相制御回路１６では、バースト信号BSの基
準位置情報を取り込むためにクロマ信号Crが用い
られており、第３図のＤに示すように、クロマ信
号Crにはバースト信号BSが含まれている。この
クロマ信号Crは、第３図のＥに示すように、全波
整流回路２０で全波整流され、この全波整流信号
Cpは、レベル判別回路２２および波形整形回路２
４に加えられる。レベル判別回路２２では、微弱
なバースト信号BSによる誤動作を防止するため
に、最適なバースト信号BSとしての基準レベル
Vrefを設定し、この基準レベルVrefと比較されて
レベル判別が行われ、全波整流信号Cpが基準レベ
ルVrefを越えているか否かを表す高低（Ｈ／Ｌ）
２レベルの判別出力VLが得られ、また、波形整
形回路２４では、全波整流信号Cpの波形整形によ
り、第３図のＦに示すように、波形整形信号Cp
が得られ、BPは、バースト信号区間を表すバー
ストパルスである。
準位置情報を取り込むためにクロマ信号Crが用い
られており、第３図のＤに示すように、クロマ信
号Crにはバースト信号BSが含まれている。この
クロマ信号Crは、第３図のＥに示すように、全波
整流回路２０で全波整流され、この全波整流信号
Cpは、レベル判別回路２２および波形整形回路２
４に加えられる。レベル判別回路２２では、微弱
なバースト信号BSによる誤動作を防止するため
に、最適なバースト信号BSとしての基準レベル
Vrefを設定し、この基準レベルVrefと比較されて
レベル判別が行われ、全波整流信号Cpが基準レベ
ルVrefを越えているか否かを表す高低（Ｈ／Ｌ）
２レベルの判別出力VLが得られ、また、波形整
形回路２４では、全波整流信号Cpの波形整形によ
り、第３図のＦに示すように、波形整形信号Cp
が得られ、BPは、バースト信号区間を表すバー
ストパルスである。
位相比較器２６では、タイミング回路１８が発
生した第４図のＧまたは第５図のＭに示すタイミ
ング信号Tpに応じて比較動作が行われ、MM１
４から得られた第４図のまたは第５図のＮに示
すBGPと、波形整形信号Cpから得られた第４図
のＪまたは第５図のＯに示すバーストパルスBP
との位相比較が行われ、第４図のＫまたは第５図
のＰに示すエラーパルスEPが得られる。第４図
のおよびＪに示すように、BGPの位相がバー
ストパルスBPより進んでいる場合には、第４図
のＫに示す高（あるいは低）レベルのエラーパル
スEPが得られるのに対し、第５図のＮおよびＯ
に示すように、BGPの位相がバーストパルスBP
より遅れている場合には、第５図のＰに示す低
（あるいは高）レベルのエラーパルスEPが得られ
る。
生した第４図のＧまたは第５図のＭに示すタイミ
ング信号Tpに応じて比較動作が行われ、MM１
４から得られた第４図のまたは第５図のＮに示
すBGPと、波形整形信号Cpから得られた第４図
のＪまたは第５図のＯに示すバーストパルスBP
との位相比較が行われ、第４図のＫまたは第５図
のＰに示すエラーパルスEPが得られる。第４図
のおよびＪに示すように、BGPの位相がバー
ストパルスBPより進んでいる場合には、第４図
のＫに示す高（あるいは低）レベルのエラーパル
スEPが得られるのに対し、第５図のＮおよびＯ
に示すように、BGPの位相がバーストパルスBP
より遅れている場合には、第５図のＰに示す低
（あるいは高）レベルのエラーパルスEPが得られ
る。
そして、スイツチ２８はレベル判別回路２２の
判別出力VLによつて開閉され、バースト信号BS
のレベルが基準レベルVrefを越えているとき、閉
じられてエラーパルスEPの通過を認可する。
判別出力VLによつて開閉され、バースト信号BS
のレベルが基準レベルVrefを越えているとき、閉
じられてエラーパルスEPの通過を認可する。
エラーパルスEPは、スイツチ２８を通して積
分回路３０に加えられ、積分されてパルス幅およ
びその極性に応じたレベルを持つ直流電圧からな
る制御出力Vcに変換され、MM１２に対して、
遅延パルスDPのパルス幅の制御入力として加え
られる。
分回路３０に加えられ、積分されてパルス幅およ
びその極性に応じたレベルを持つ直流電圧からな
る制御出力Vcに変換され、MM１２に対して、
遅延パルスDPのパルス幅の制御入力として加え
られる。
このように、MM１２，１４によつて得られる
BGPと、クロマ信号Cr側のバースト信号BSで得
られるバーストパルスBPとの位相のずれを求め、
MM１２のパルス幅制御を行うことによつて
BGPの位相が制御され、クロマ信号Cr側のバー
スト信号BSに対応した最適な時間的位置にBGP
を発生させることができる。
BGPと、クロマ信号Cr側のバースト信号BSで得
られるバーストパルスBPとの位相のずれを求め、
MM１２のパルス幅制御を行うことによつて
BGPの位相が制御され、クロマ信号Cr側のバー
スト信号BSに対応した最適な時間的位置にBGP
を発生させることができる。
そして、バースト信号BSが欠落している場合
など、バースト信号BSが基準レベルVrefを越え
ない場合には、スイツチ２８は開放状態となり、
スイツチ２８が解放状態になる直前に積分回路３
０に保持されている電圧を以て制御出力Vcとし、
バースト信号BSが欠落する以前のBGPのタイミ
ングが維持される。
など、バースト信号BSが基準レベルVrefを越え
ない場合には、スイツチ２８は開放状態となり、
スイツチ２８が解放状態になる直前に積分回路３
０に保持されている電圧を以て制御出力Vcとし、
バースト信号BSが欠落する以前のBGPのタイミ
ングが維持される。
以上説明したように、この考案によれば、バー
スト信号を抜き取るための最適なタイミングを持
つバーストゲートパルスを発生させることがで
き、クロマ信号側のバースト信号が変動した場合
にも、常に追従させることができ、バーストゲー
トパルスの最適化を実現できる。
スト信号を抜き取るための最適なタイミングを持
つバーストゲートパルスを発生させることがで
き、クロマ信号側のバースト信号が変動した場合
にも、常に追従させることができ、バーストゲー
トパルスの最適化を実現できる。
第１図はこの考案のバーストゲートパルス発生
回路の実施例を示すブロツク図、第２図ないし第
５図は第１図に示したバーストゲートパルス発生
回路の動作を示す図、第６図は従来のバーストゲ
ートパルス発生回路を示すブロツク図、第７図は
第６図に示したバーストゲートパルス発生回路の
動作を示す図である。 １２……単安定マルチバイブレータ（第１のパ
ルス発生回路）、１４……単安定マルチバイブレ
ータ（第２のパルス発生回路）、１６……位相制
御回路、１８……タイミング回路、２０……全波
整流回路、２２……レベル判別回路、２４……波
形整形回路、２６……位相比較器、２８……スイ
ツチ、３０……積分回路。
回路の実施例を示すブロツク図、第２図ないし第
５図は第１図に示したバーストゲートパルス発生
回路の動作を示す図、第６図は従来のバーストゲ
ートパルス発生回路を示すブロツク図、第７図は
第６図に示したバーストゲートパルス発生回路の
動作を示す図である。 １２……単安定マルチバイブレータ（第１のパ
ルス発生回路）、１４……単安定マルチバイブレ
ータ（第２のパルス発生回路）、１６……位相制
御回路、１８……タイミング回路、２０……全波
整流回路、２２……レベル判別回路、２４……波
形整形回路、２６……位相比較器、２８……スイ
ツチ、３０……積分回路。
Claims (1)
- 【実用新案登録請求の範囲】 水平同期信号に同期したタイミング信号を発生
するタイミング回路と、 クロマ信号を整流してバースト信号を得る全波
整流回路と、 この全波整流回路で得られた前記バースト信号
と予め設定した基準レベルとを比較し、両者の大
小関係に応じた出力を発生するレベル判別回路
と、 このレベル判別回路の出力によつてスイツチン
グするスイツチと、 前記全波整流回路の整流出力の波形を矩形パル
スに整形する波形整形回路と、 前記タイミング信号によるタイミングを以て前
記波形整形回路の出力パルスとバートスゲートパ
ルスの位相を比較し、両者の位相差を表すエラー
パルスを発生する位相比較器と、 この位相比較器が発生した前記エラーパルスが
前記スイツチを介して加えられ、前記エラーパル
スを積分して制御出力を発生する積分回路と、 この積分回路から前記制御出力を受けるととも
に、前記水平同期信号を受け、前記水平同期信号
のエツヂを基準にし、立下りタイミングが前記制
御出力を以て制御された遅延パルスを発生する第
１のパルス発生回路と、 この第１のパルス発生回路が発生した前記遅延
パルスの後縁に対応して前記バーストゲートパル
スを発生する第２のパルス発生回路と、 を備えたことを特徴とするバーストゲートパルス
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3438688U JPH0543587Y2 (ja) | 1988-03-15 | 1988-03-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3438688U JPH0543587Y2 (ja) | 1988-03-15 | 1988-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137683U JPH01137683U (ja) | 1989-09-20 |
| JPH0543587Y2 true JPH0543587Y2 (ja) | 1993-11-02 |
Family
ID=31261097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3438688U Expired - Lifetime JPH0543587Y2 (ja) | 1988-03-15 | 1988-03-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0543587Y2 (ja) |
-
1988
- 1988-03-15 JP JP3438688U patent/JPH0543587Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01137683U (ja) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824284A (ja) | マイクロプロセッサのタイミングをビデオ信号に合せる装置 | |
| EP0325427B1 (en) | Waveform improving apparatus | |
| CA1048632A (en) | Line selection circuit for a television receiver | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| EP0470643A1 (en) | Color field detection circuit of pal video signal | |
| EP0181916A1 (en) | Non-linear sync signal processing circuit | |
| JPS585631B2 (ja) | パルパルス信号発生装置 | |
| JP2605441B2 (ja) | 垂直期間パルス出力装置 | |
| JP2007074319A (ja) | カラーバースト自動検出装置 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP2670879B2 (ja) | ゴースト除去装置 | |
| JPS6129582U (ja) | くし形フイルタ回路 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| JP2775801B2 (ja) | 映像信号処理回路 | |
| JPS6115627B2 (ja) | ||
| JP2004200901A (ja) | キードクランプ回路 | |
| JPH03119887A (ja) | 映像磁気記録再生装置 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPS625515B2 (ja) | ||
| JP2526687B2 (ja) | ディジタル映像信号の自動位相調整装置 | |
| JPS62181589A (ja) | 色トランジエント補正回路 | |
| JPH0218636B2 (ja) | ||
| JP3054573B2 (ja) | 輝度信号処理回路 | |
| JP2855765B2 (ja) | 映像信号処理回路 | |
| JPH09154082A (ja) | 垂直同期検出装置 |