JPH0543992B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は波形サンプリング装置、特にサンプリ
ング装置のサンプリング及びデータ蓄積時間を制
御する時間軸回路に関する。 〔従来技術とその問題点〕 サンプリングオシロスコープは20年以上も前に
開発され、帯域幅及び立上り時間の制限で従来の
実時間オシロスコープが応答し得ない高速高周波
の微小信号に応答するものである。サンプリング
は今や周知技術となつており、信号パスを極めて
短時間ゲートして、その期間の電気信号の実質的
に瞬時振幅値（電圧サンプル）を通過せしめる。
このようにして得た各電圧パルスは電気回路によ
り処理してCRTスクリーン上の適当な時点と振
幅位置にドツトで表示される。波形を再現するに
は多数のサンプルが必要であるので、信号の１周
期中に必要とする全サンプルを得るのは不可能な
場合が多いので、サンプリングは反復（又は周期
的）信号の場合に実用されるのが殆んどである。
事実、サンプリングの利点の１つは、多数サイク
ルから少くとも１つのサンプルを得て、元の信号
波形を再現表示できる点にある。 サンプリングモードには、それに使用するタイ
ミングの方法により２つに分類できる。１つはシ
ーケンシヤル（順次）サンプリングモードであつ
て、表示波形は時間軸上で等間隔のドツトを所定
順序で並べて構成する。他はランダムサンプリン
グモードであり、サンプリングのタイミングと信
号トリガは無関係に行われるので、順次表示され
るドツトの水平位置は全くランダムである。しか
し、各ドツトはサンプリング間隔を測定して、ド
ツトを正しい時間位置に挿入するようにして波形
を再現しなければならない。 従来のランダムサンプリング装置は波形の複数
の反復部分に沿うランダム位置で高周波反復波形
をサンプリングするようになされている。その結
果得られる波形表示はサンプルデータを、各波形
区間内の同じ点で起こるトリガ現象、例えばゼロ
交差点を基準にした相対サンプリング時間により
図形表示する。この「等価時間」サンプリング手
法で得たデータは、単一区間の波形について極め
て高周波でサンプリングしたと同等の等価分解能
が得られる点を特徴とする。しかし、サンプリン
グ時点はランダムであるので、サンプリングを一
定周期（又は速度）で行つた場合に必要とするよ
り多くのサンプルをとらないと最小分解能が得ら
れない。 従来のシーケンシヤルサンプリング装置は波形
を周期的にサンプリングするが、トリガ現象に対
してサンプリング時点を正確に制御できないの
で、真の意味の等価時間サンプリングとは言えな
い。等価時間サンプリングにシーケンシヤルサン
プリングを使用するには、順次の波形区間のサン
プリング時点を各波形区間で起る反復トリガ現象
に対して高精度で順次スキユする必要があろう。 〔発明の目的〕 従つて、本発明の目的はトリガ現象に対して予
測でき且つ制御可能な時点に開始し周波数が選択
可能である周期的出力信号を発生するサンプリン
グ装置用時間軸回路を提供することである。 本発明の他の目的はデジタイザの波形取込みメ
モリのアドレス制御可能な波形デジタイザ用時間
軸回路を提供することである。 〔発明の概要〕 本発明による波形サンプリング装置用時間軸回
路はプログラム可能な周波数のサンプリング制御
信号が発生できるよう構成されている。このサン
プリング制御信号はサンプリングされる波形のト
リガ現象（例えばゼロ交差点）で得たトリガ信号
の発生に続くプログラム可能な時間幅の終りに開
始し、このサンプリング制御信号はサンプリング
装置がその波形を周期的にサンプリングするよう
にする。サンプリング制御信号はトリガ信号の発
生毎に停止及び再始動し、再開はプログラム可能
な時間幅だけ遅れて行われる。各トリガ信号の後
の時間間隔は順次増加して、波形の反復部分が各
波形区間内で発生するトリガ現象に対して順次遅
延した時点でサンプリングされるようにする。遅
延時間を微小時間単位で増加すると、各順次波形
区間後の一定量がサンプリングされ、得られたサ
ンプルデータは１つの波形部分を極めて高速で順
次サンプリングしたのと同じ分離能となる。 本発明の他の観点によると、アナログサンプル
データをデジタイズするデジタイザとデジタイズ
したサンプルデータをストアする取込みメモリを
含むサンプリング装置と共に使用される時間軸回
路であつて、この回路は取込みメモリのアドレス
を与える。このメモリアドレスは任意の初期値に
セツトし、その後各波形サンプルを得、デジタイ
ズし、メモリにストアする毎にプログラム可能な
値だけ増加してもよい。サンプリング装置を等価
時間サンプリングで動作するには、各サンプリン
グ後にＪによりインクリメントしてもよい。ここ
で、Ｊはサンプリングされる順次波形区間の数で
ある。各波形区間の最後のサンプリング後に、メ
モリアドレスを最初の波形サンプルのメモリアド
レスから１だけインクリメントする。複数の波形
区間を反復トリガ現象を基準にして順次スキユし
たサンプル時点でのサンプルがインターリーブ状
（飛び飛び）にメモリ内にストアされる。その順
次は各波形区間中のトリガ現象に対するサンプリ
ング時点による。よつて、このデジタイザのサン
プルデータは波形の一部をより高速でサンプリン
グしたのと同じ分解能が得られるのみならず、デ
ータはメモリ内に正しい順序でストアされる。本
発明により、等価時間サンプリングに基づく波形
がメモリ内にストアされたデータの順序を変更す
ることなく容易に一連のドツトで、又はこれらを
ベクトル補間して表示できる。 〔実施例〕 第１図は本発明による時間軸回路を用いた波形
サンプリング装置（デジタイザ）のブロツク図で
ある。このデジタイザは入力波形Vinをサンプリ
ング及びデジタイズするよう構成され、入力波形
Vinを反復サンプリングして第１シーケンスのサ
ンプル出力電圧V₁を得る高効率サンプリングゲ
ート（又はブリツジ）１０を含んでいる。各サン
プル電圧V₁は入力波形の瞬時振幅と略等しい大
きさを有する。サンプリングゲート１０の各サン
プル電圧出力V₁は増幅器１２の非反転入力端子
に印加され、可変オフセツト電圧Voffがその反
転入力に印加される。増幅器１２は印加される利
得制御電圧Vgで決まる調整可能は利得を有する。
よつて、増幅器１２の出力は、第２シーケンス電
圧V₂となり、電圧V₂は第１シーケンス電圧V₁に
調整可能なオフセツトと利得を加味したものであ
つて、V₁の大きさに関連付けられている。第２
シーケンスの電圧V₂はフラツシユ型量子化デバ
イスであるアナログ・デジタル変換器（ADC）
１６、レジスタ１８，２２及び２６、並列シフタ
２０、及び演算装置（ALU）２４より成るデジ
タルパイプライン１４に入力される。フラツシユ
ADC１６は第２電圧シーケンスV₂を第３のデジ
タルデータD₃のシーケンスに変換する。各デー
タD₃は例えば10ビツトのデジタル量であつて、
第２シーケンスの電圧V₂に対応する大きさを有
する。 ADC１６の各D₃データ出力はレジスタ１８に
一時的にストアされた後並列シフタ２０に入力さ
れる。この並列シフタ２０はその入力と同じビツ
トパターンを有するが、選択されたビツト数ｎだ
けシフトされ、これにより並列シフタ２０への入
力二進数を2ⁿで除算する。従つて、第３データシ
ーケンスD₃に応答する並列シフタ２０の出力は
第４のシーケンスデータD₄となり、各データD₄
は第３シーケンスデータD₃に対応する大きさの
調整可能な一部分の大きさ（1/2ⁿ）である。並列
シフタ２０の各データ出力D₄は一時的にレジス
タ２２内にストアされ、その後ALU２４の入力
に送られる。ALU２４は夫々ALUの第２入力に
印加された他のデータD₆と第４データシーケン
スD₄の和に等しい大きさを有する第５データシ
ーケンスD₅を作つてもよい。また、ALU２４は
第４シーケンスデータD₄に第２入力データD₆を
加算しないよう制御することも可能である。その
場合には、第５データシーケンスの各データD₅
は第４シーケンスの対応データD₄と同じ値を有
する。第５シーケンスの各データD₅はレジスタ
２６に一時ストアされ、その後RAM（ランダム
アクセスメモリ）型取込メモリ２８のデータ入力
端子に転送される。 取込メモリ２８にストアされた現にアドレスさ
れたデータはALU２４の第２入力データD₆とし
て印加され、またポイントレジスタ３０へも入力
される。ポイントレジスタ３０及びオフセツトレ
ジスタ３２の内容を加算器３４で加算し、加算値
を16ビツトのデジタルアナログ変換器（DAC）
３６により、対応するアナログ量に変換する。こ
のアナログ量はオフセツト電圧Voffとして増幅
器１２の反転入力端に印加される。増幅器１２の
利得は利得制御レジスタ３８内にストアしたデー
タを変更することにより調整でき、そのレジスタ
の内容は10ビツトのDAC４０により制御電圧Vg
に変換され、この信号Vgにより増幅器１２の利
得を制御する。 デジタイザは最初並列シフタ２０をゼロ（ｎ＝
０）ビツトシフトにセツトしALU２６がデータ
D₄にデータD₆を加算しないようセツトし、ポイ
ントレジスタ３０のデータをゼロにセツトし、オ
フセツトレジスタ３２内のデータを任意値にセツ
トして較正できる。次に、ゼロ基準電圧をデジタ
イザへの入力電圧Vinとして印加し、このゼロ基
準電圧をサンプリング及びデジタイズして得たデ
ジタル値をメモリ２８にストアする。基準電圧の
デジタイズ値がゼロより大きければオフセツトレ
ジスタ３２にストアされたデータを増加し、ゼロ
未満であればオフセツトレジスタ３２にストアさ
れたデータを減少する。このサンプリング及び調
節操作を、基準電圧のストアされたデジタイズ値
がゼロになるまで細かく調整反復する。 次に、ゼロ以外の基準電圧をデジタイザの入力
電圧Vinとして印加して、その電圧をサンプリン
グ及びデジタイズしてメモリ２８にストアする。
ストアされたサンプリングのデジタル値が基準電
圧を超すと増幅器１２の利得を利得制御レジスタ
３８にストアされたデータの大きさを下げること
により低減し、反対に基準電圧未満であれば利得
制御レジスタ３８にストアされたデータを大きく
して増幅器１２の利得を増加する。このサンプリ
ング及び利得調整操作はデジタイズされたゼロ以
外の基準電圧のサンプルが正しい基準電圧値を示
す迄レジスタ３８の利得制御データを細かく調節
反復する。デジタイザは略線形応答特性を有する
ので、ゼロ入力電圧による増幅器１２のオフセツ
ト較正とゼロ以外の１つの基準入力電圧について
の利得較正を行えばデジタイザの線形応答レンジ
全体についての較正として実用上十分である。 サンプリングゲート１０のサンプリング時点
（タイミング）は本発明による時間軸制御回路４
４からのストローブ信号により制御できる。ま
た、制御回路４４はフラツシユADC１６のタイ
ミング、レジスタ１８，２２及び２６の入力イネ
ーブル、及びメモリ２８のアドレス選択と書込イ
ネーブルを制御する。ストローブ信号のタイミン
グを含む時間軸制御回路４４の各種動作パラメー
タや並列シフタ２０がデータをシフトする量及び
ALU２４の動作モード（即ちP6を加算するか否
か）はマイクロプロセツサ（μP）４６からの制
御信号で決まる。また、μP４６はレジスタ３２
と３８にストアしたオフセツト及び利得制御デー
タを与えてレジスタ３０，３２及び３８の入力イ
ネーブル動作を制御する。 このデジタイザはどのサンプリングモードで動
作してもよい。「実時間」動作モードでは、サン
プリングゲート１０は波形Vinをその１区間につ
いて一定間隔で複数回サンプリングする。サンプ
リングゲート１０が入力波形Vinをサンプリング
する毎に、アナログサンプルの振幅とDAC３６
からのオフセツト信号振幅の差を増幅する増幅器
１２へアナログサンプルV₁が送られる。増幅器
１２の利得は利得制御レジスタ３８にストアされ
たデータにより決定される。フラツシユADC１
６は増幅器１２の出力V₂をデジタルデータD₃に
変換し、次にこのデータD₃はレジスタ１８にス
トアされる。並列シフタ２０の動作はμP４６に
よりプリセツトされ、レジスタ１８の入力データ
がビツトシフトを生じることなくレジスタ２２へ
通過するようにする。また、ALU２４の動作も
μP４６によりセツトされ、ALU２４がレジスタ
２２からのデータをデータD₆の加算なくデータ
D₅としてレジスタ２６へ通過させる。次に、レ
ジスタ２６内のデータD₅はメモリ２８にストア
される。メモリ２８の現在のアドレスは、データ
がメモリ２８にストアされる毎に時間軸制御回路
４４によりインクリメントされる。波形サンプル
は一定間隔でサンプリングされるので、メモリ２
８にストアされた順序にデータD₅の大きさを一
定時間間隔でプロツトすることにより波形が再生
できる。実時間動作モードはサンプリングされる
入力波形が装置のサンプリング速度（周波数）に
比して低周波数の場合に好適である。しかし、高
周波入力信号波形Vinの場合には、波形の１サイ
クル中にとれるサンプル数が限られ、波形１サイ
クル中に十分なサンプル点が得られず、正確に波
形を再現表示することができない。 入力波形Vinが高周波のとき、デジタイザは
「等価時間」モードで動作できる。このモードで
は、入力波形Vinの複数の反復区間を順次複数回
サンプリングする。各サンプリング区間のサンプ
リング間隔は一定であり、サンプリング時間は同
様のトリガ現象後各回毎に順次大きくなるよう遅
延（スキユ）する。第２図は、このような波形区
間を４つ示す。各波形区間（１、２、３及び４）
は高周波矩波形の１サイクルを含み、トリガ現象
はこの矩形波の前縁（ゼロ交差点）とする。この
矩形信号は高周波であるので、サンプリング速度
の制約により、各波形サイクル中最大４個のサン
プルが得られる。区間１の最初のサンプルP₁₁は
トリガ現象の直後にとり、次の３個のサンプル
P₁₂−P₁₄はサイクル１の残りの期間中1/2矩形パ
ルス幅の一定間隔でとる。区間２の最初のサンプ
ルP₂₁はトリガ現象に対しパルス幅の1/8だけ遅れ
た点でとり、残りの３個のサンプルP₂₁−P₂₄はそ
の後1/2パルス幅間隔でとる。同様にして、区間
３の４個のサンプルP₃₁−P₃₄がトリガ現象の後1/
４パルス幅分遅れた点からパルス幅の1/2相当期間
毎にサンプリングされ、また区間４の４個のサン
プルP₄₁−P₄₄がトリガ現象から3/8パルス幅分遅
れて1/2パルス幅毎にサンプリングされる。 波形のP₁₁の振幅を表わすデジタイズされたデ
ータはメモリ２８中のスタートアドレスにストア
されるが、そのアドレスはデータ取込前にμP４
６により時間軸制御回路４４に供給したデータに
より選択される。次に、このメモリアドレスは４
アドレス分インクリメントして、そこに点P₁₂の
データがストアされる。点P₁₃と₁₄のデジタイズ
データは夫々点P₁₁のスタートアドレスから８及
び12アドレス分だけインクリメントしたアドレス
にストアされる。次に、現在のメモリアドレスを
減らせ、点P₂₁からのデータを点P₁₁のスタートア
ドレス後の次に大きいメモリアドレスにストアす
るようにする。そこで、データ点P₂₂乃至P₂₄のデ
ータは順次チアドレス分のステツプでインクリメ
ントしてメモリ２８の所定アドレスにストアす
る。サンプリング点P₃₁−P₄₄のデータが取込まれ
ると、メモリ２８のアドレスは前と同様に制御さ
れ、点データがP₁₁，P₂₁，P₃₁，P₄₁，…P₁₄，
P₂₄，P₃₄及びP₄₄の順序に連続したアドレスにス
トアされる。次に、第３図に示す如く、データが
メモリ２８にストアされた順序に一定時間間隔で
サンプルデータ振幅を順次プロツトすることによ
り、取込んだ反復波形を再現表示する。その波形
のサンプリング間隔の分解能は、波形が実時間動
作モードに比して４倍のサンプリング速度でサン
プリングされたと等価になる。従つて、最高サン
プリング速度に限界があれば、等価時間サンプリ
ング動作モードでは、実時間サンプリング動作モ
ードの場合に比してサンプリング間隔の分解能の
改善が可能である。この改善は時間軸制御回路４
４が作ることのできるスキユのインクリメント最
小値及び精度のみで制限される。 このデジタイザは高精度モードで動作すること
も可能である。この高精度動作モードでは、デジ
タイズ精度及び分解能はフラツシユ型ADC１６
の精度である10ビツト以上、デジタイザの他の素
子の精度にも依るが例えば12ビツトに増加改善で
きる。最初にサンプルデータを取込み、10ビツト
精度でデジタイズして、上述した実時間又は等価
時間モードでメモリ２８にストアする。波形の後
続区間を前に各サンプルがとられた時点と同様の
点でサンプリングする。ポイントレジスタ３０に
は前の波形区間につき対応時点でとつたメモリ２
８のサンプルデータをロードする。レジスタ３０
の点データを加算器３４によりオフセツトレジス
タ３２のオフセツトデータと加算して増幅器１２
の反転入力端に印加するDAC３６のオフセツト
電圧出力を増加する。よつて、デジタイザの較正
に必要な量だけ入力電圧をオフセツトすることに
加えて、増幅器１２は入力サンプル電圧V₁を、
メモリ２８にストアした前に取込んだ10ビツトデ
ータと等しいアナログ値だけ更にオフセツトし、
その結果を増幅する。２回目のサンプリング工程
の前に、利得制御レジスタ３８のデータをμP４
６により変更して、増幅器１２の利得を例えば
256倍に増加し、並列シフタ２０を調整して入力
データを８ビツトシフトさせて256で除算する。
また、ALU２４はレジスタ２２からの入力デー
タD₄にメモリ２８にストアされた前回に取込ん
だ10ビツトの正確なデータD₆を加算するようセ
ツトする。それにより、入力電圧の振幅を一層正
確に反映する高精度が実現できる。 増幅器１２の増幅した差動出力電圧V₂はフラ
ツシユ型ADC１６により10ビツト精度で量子化
され、並列シフタ２０で８ビツトシフトし、事前
にメモリ２８内にストアされた10ビツトデータ
D₆とALU２４により加算する。ALU２４が12ビ
ツト出力を出す大きさであると仮定すると、その
12ビツト精度の出力はレジスタ２６へ送られメモ
リ２８に、前にストアされた10ビツト精度のデー
タと置換してストアされる。この精度改善法はシ
ステムの較正にも使用可能である。 波形が高周波ノイズを含む場合には、サンプリ
ング装置はノイズの尖頭値をサンプリングし、そ
のサンプルデータに基づき再生した波形は大幅に
歪んでいるかも知れない。従来のサンプリング装
置には「スムージング」と呼ばれる技法を使用し
ており、ノイズパルスの影響を再生波形の広範囲
の部分に分散する。しかし、スムージングを行う
と装置の過渡応答を低減し、取込んだデータから
再生した波形は低減フイルタにより歪ませたよう
に見える。例えば、方形波入力の再生波形は、そ
の前縁と後縁とが丸められる。入力波形の過渡効
果を低減するため、第１図のサンプリング装置は
数種の平均化モードの１つで動作させてもよい。
即ち、数個の反復波形区間中、同じサンプリング
点で反復入力波形をサンプリングする。各サンプ
ルのデジタイズ結果をサンプル数で除した後、全
サンプルを加算してメモリ２８内にストアする。 波形の反復区間の同じ点で多数のサンプルをと
つて、各点での平均値を求めると、他の波形部分
に影響を与えることなく各サンプル中にランダム
に生じるスパイクノイズの影響は大幅に低減され
る。例えば、1024の反復波形区間につきサンプル
をとる場合には、並列シフタ２０は入力サンプル
データを10ビツトシフトするようセツトし、入力
サンプルデータを1024で除算する。ALU２４は、
この除算データを同じサンプル点のメモリ２８に
既にストアされたデータと加算し、このメモリ位
置のデータを加算値と置換する。各異なるサンプ
リング点について1024サンプルをとり終えると、
メモリ２８の各アドレスにストアされた加算値
は、1024の反復波形区間の各点でとつた1024個の
サンプルデータの平均値となる。平均値技法を使
用すると、定常的に発生する高周波信号を正確に
デジタイズする装置の性能を低減することなく入
力信号中にランダム発生するノイズの影響が低減
できる。 デジタイザの平均化動作モードの１つに「スピ
ン」モードがあり、等価時間サンプリングとハー
ドウエア平均値技法を組合せたものである。入力
波形は各反復波形区間中、トリガ現象に対して同
じ位置では唯一回サンプリングを行う。メモリ２
８の現在のアドレスは例えば1024のサンプルが取
込まれ、除算され、加算され、且つ現在メモリア
ドレスにストアされる迄変化せず、従つて1024反
復期間にわたる１サンプル点の平均サンプル振幅
が得られる。次に、メモリ２８の現在のアドレス
を１だけインクリメントし、別の1024反復波形部
がトリガ現象を基準にして最初のサンプル点のサ
ンプリング時間から選択された時間だけスキユし
た波形区間内で夫々サンプリングされる。このサ
ンプル点の1024個のデータサンプルも除算、加算
されインクリメントしたアドレスにストアされ
る。この工程は順次のサンプル点につきサンプリ
ング時点をトリガ現象からシフトさせて、トリガ
現象に対して複数の相対時間でサンプルの平均値
がとられるまで継続する。 またこのデジタイザは「コム」平均化モードで
動作することも可能である。この動作モードでは
先のスピン動作モードの場合の如く各区間毎に唯
１回ではなく、数個の反復波形区間中に一定間隔
で入力波形を多数回サンプリングする。各サンプ
ルをとつた後、その点の入力データをデジタイズ
し（例えば1024で）除算し、そしてそのサンプル
点について現在のメモリ２８のアドレスにストア
されている前に取込んだデータD₆と加算する。
次に、メモリ２８のアドレスを次のサンプリング
点へインクリメントする。この工程は1024波形区
間がサンプリングされる迄反復し、メモリ２８の
蓄積位置の各々には対応するサンプル点の平均値
を表わす1024のデジタイズされ除算されたサンプ
ルの和がストアされる。 「スムーズ」平均化モードは実時間サンプリン
グとハードウエア平均技法を組合せたものであ
る。入力波形は単一波形区間の複数の連続サンプ
リング期間中に多数点でサンプリングされる。メ
モリ２８のアドレスは各サンプリング期間後のみ
にインクリメントされる。各期間中にとつたデー
タサンプルは除算及び加算されて各期間中にサン
プリングされたデータ点の平均値を得る。これ
ら、データを用いて波形を再生するには、ここで
得た平均値は各期間の中点位置の振幅であるとの
仮定して行う。 スピン、コム又はスムーズのどの平均化動作モ
ードを選択するかはデジタイズする波形の周波数
に依る。コム動作モードでは、サンプリング毎に
アドレスを変更するので、μP４６はメモリアド
レスを頻繁にリセツトする必要がある。スピンモ
ードでは、μP４６は多数（例えば1024）のサン
プルをとる毎にメモリアドレスをリセツトする。
高周波入力信号の周期はμP４６がメモリアドレ
スの変更に要する時間より短かくなるので、高周
波入力信号の場合には、１点当りのサンプル数が
同じであればコムモードよりスピンモードの方が
波形を迅速にデジタイズできる。しかし、低周波
数信号の場合には、コムモードの方がスピンモー
ドより高速になる。スムーズモードは、必要とす
る全サンプル数を単一波形区間中にとるので、極
めて低周波数信号のデジタイズのみに適する。 前述した等価時間サンプリング、平均化及び高
精度サンプリングモードでは、サンプリングされ
る波形の反復トリガ現象に関して高精度のサンプ
リング時間制御が必要である。これらサンプリン
グ時間制御は本発明による時間軸制御回路４４に
より行う。第４図は第１図の時間軸制御回路４４
の詳細ブロツク図である。このデジタイザのサン
プリングゲート１０はストローブ発生器５２から
の幅の狭いストローブパルスでストローブされた
とき入力信号Vinをサンプリングする。ストロー
ブ発生器５２はトリガされたプログラム可能なス
キユ発振器５４の出力方形波信号に応じてストロ
ーブパルスを発生し、その方形波出力周波数は第
１図のμP４６のデータで決定される。発振器５
４の出力信号はトリガ発生器５５の出力トリガ信
号TRIGによりトリガされ、トリガ発生器５５は
入力信号VinをモニタしVinのトリガ現象（例え
ばゼロ交差）を検出すると発振器５４にトリガ信
号TRIGを送る。トリガ現象の性質はμP４６のデ
ータで定められる。発振器５４の出力信号はトリ
ガ信号TRIGにより開始するが、トリガ現象の生
起後μP４６により発振器５４に与えたスキユデ
ータにより決まる遅延時間だけ遅延する。よつ
て、Vin信号の各反復波形区間の最初のサンプリ
ング点はトリガ現象の後プログラムされた時間の
終りに起る。発振器５４の出力信号は周期的であ
るので、波形区間は最初のサンプルがとられた後
周期的に行われる。このサンプリング制御信号は
トリガ信号の発生後に停止及び再始動できるが、
再始動にはプログラム可能な期間だけ遅れて行わ
れる。 発振器５４の出力信号はマルチタツプ遅延線５
９にも印加される。この遅延線５９の各タツプは
フラツシユADC１６及びレジスタ１８，２２及
び２６を含む第１図のデジタルパイプライン１４
の夫々の別々のデバイスに適当なイネーブル信号
を供給する。各タツプの遅延時間は各パイプライ
ンデバイスの動作速度に応じて選択され、データ
がこのパイプラインを正しくシーケンスするよう
にする。発振器５４の出力は、その出力パルスを
計数しＮ番目の方形波が発生する毎に書込みスト
ローブパルスを発生するサンプリング速度カウン
タ５８にも印加される。Ｎの大きさは、第１図の
μP４６によりカウンタ５８に供給されるデータ
にてセツトされる。カウンタ５８の計数値はトリ
ガ発生器５５からのトリガ信号TRIGによりゼロ
にリセツトされる。カウンタ５８の各出力パルス
は遅延回路６０により、サンプルデータがデジタ
ルパイプライン１４をメモリ２８のデータ入力端
へ通過するに足る十分な時間遅延される。カウン
タ５８の各遅延出力パルスはメモリ２８の読み／
書きストローブ入力（Ｒ／Ｗ）に印加され、発振
器５４のＮ番目のサンプリングストローブ制御信
号が発生する毎にメモリ２８が書込みストローブ
されるようにする。もし各サンプルをメモリ内に
ストアしたい場合には、カウンタ５８の計数限界
値を１にセツトする。しかし、もしＮ番目のサン
プル毎にストアしたい場合には、計数限界値をＮ
にセツトする。よつて、カウンタ５８はデジタイ
ザがデータをストアするより高速にサンプリング
させることが可能である。この特徴は上述した高
精度動作モードで動作する際に特に有用である。
即ち、最初の波形サンプルを取込み、デジタイズ
し且つメモリ２８内にストアすると共に第１図の
ポイントレジスタ３０内にもストアして、後続の
波形部分の同じ点で２番目のサンプルをとるとき
オフセツト電圧Voffを増加する。ストローブ制
御信号の各サイクル上でサンプルデータはデジタ
ルパイプライン１４をステツピングするので、サ
ンプリングデータをサンプリングゲート１０から
メモリ２８へステツプさせるには数サイクルのス
トローブ制御信号が必要である。また、ストロー
ブ信号の各サイクルでサンプルは取込まれるの
で、第１及び第２サンプル間で数個の不要な波形
サンプルが取込まれる。カウンタ５８の計数限界
はこれら不要なサンプルがメモリ２８内にストア
されないように設定される。 第４図の時間軸制御回路４４はメモリ２８のア
ドレス制御を行うアドレスレジスタ６４を含んで
いる。レジスタ６４のアドレスデータは加算器６
６の１入力としても入力され、インターリーブレ
ジスタ６８にストアしたデータがその第２入力と
して供給される。遅延回路６０からのメモリ書込
みストローブ信号はアドレスレジスタ６４のクロ
ツク入力を駆動して、レジスタ６４が加算器６６
の出力をストアして各書込みストローブ信号の終
りに次のメモリアドレスとなる。よつて、メモリ
アドレスは、遅延回路６０からのパルスの発生毎
にインターリーブレジスタ６８内にストアされた
データの値によりインクリメントしてもよい。メ
モリアドレスインクリメント量がプログラムでき
るので、上述した如くデジタイザが等価時間モー
ドで動作しているとき、データをメモリ２８内に
正しい順序でストアでき、μP４６が頻繁に介入
することなく各サンプリング後にメモリアドレス
を迅速に変更できる。なお、ブロツク６４〜６８
は、アドレス手段となる。 遅延回路６０の書込みストローブ出力信号は、
書込みストローブパルス数がμP４６でプリセツ
トした上限値に達したとき、μP４６に信号を送
るスキヤン終了カウンタ７０にも印加される。こ
の信号は、データ取込み工程が完了したことを
μP４６に告げる。トリガ発生器５５はμP４６か
らの信号によりイネーブル又はデイスエーブルさ
れるので、μP４６はトリガ発生器５５をイネー
ブルして、それが１つのトリガ信号を発生した後
スキヤン終了カウンタ７０が所定サンプル数を取
込んだことを示すまでデイスエーブルする。この
時点でμP４６はトリガ信号を再度イネーブルす
る。この特徴により、μP４６は反復波形区間当
りのサンプル数を制御できるようにする。 時間軸制御回路４４の（発振回路５４以外の）
ブロツクは周知のものであり、ここで詳細な説明
は省く。第５図は発振回路５４の詳細ブロツク図
であり、トリガされる発振器７２、プログラム可
能なスキユ発生器７４及びプログラム可能なな分
周器７６を含む。第４図のトリガされる発振器５
５からのトリガ信号はトリガ信号を受けると例え
ば100MHzの矩形波出力を発生する第４図の発振
器５４に印加される。発振器７２の出力信号はス
キユ発生器７４に印加され、トリガ信号を受けた
後、μP４６からのタイミングデータで決まる遅
延時間遅れて例えば20MHzの出力信号CLK4を発
生する。20MHzのスキユ発生器出力信号は、第４
図のストローブ発生器５２へのストローブ制御信
号入力を発生する分周器７６への入力となる。ス
トローブ制御出力信号の周波数は、スキユ発生器
７４からの20MHz入力信号CLK4を第１図のμP４
６からのデータにより決まる値で分周する分周器
７６により選択される。なお、スキユ発生器７４
及び分周器７６は、スキユ手段となる。トリガさ
れる発生器７２と分周器７６の作用をするデバイ
スは周知であるので、ここで詳細な説明は省く。 第６図は第５図のプログラム可能なスキユ発生
器７４の詳細ブロツク図であり、スキユ回路８
０、タイミング回路８２、÷Ｎカウンタ８４及び
ANDゲート８６より成る。スキユ回路８０はス
キユ回路への基本クロツクとして印加される第５
図のトリガされる発振器７２の出力信号
（CLK1）と同じ周波数の100MHzである矩形出力
信号CLK２を発生する。CLK1とCLK2とは同じ
周波数であるが、スキユ回路出力信号CLK2は
CLK1より遅れ、その遅れ位相角は第１図のμP４
６から印加さる位相角データD₁により決まる0゜〜
360゜の範囲である。 基準クロツク信号CLK1はまたCLK2信号及び
基準クロツク信号CLK1を始動するトリガ信号
TRIGと共にタイミング回路８２への入力をな
す。トリガ信号TRIGはCLK1信号の最初のパル
スの前縁と一致する。タイミング回路８２はトリ
ガ信号TRIGの後、所定時間の終りに起る最初の
CLK2パルスの前縁でイネーブル信号S₁を発生す
る。この期間の幅は第１図のμP４６からタイミ
ング回路８２に入力されるタイミングデータD₂
とスキユ回路８０により作られるバイナリ制御信
号X₂の状態により決定される。データD₂は基準
クロツクCLK1の周期Ｔ（100MHzのCLK1信号の
場合Ｔ＝10ns）の整数Ｊ倍である時間Ｊ×Ｔで決
まる。バイナリ制御信号X₂の状態はCLK1と
CLK2間の位相差の大きさで決まる。タイミング
回路８２はS₁をＪ×Ｔ秒又はＪ×Ｔ＋Ｔ／２秒の
いずれかに遅延させる時間を調整し、この付加の
Ｔ／２秒はCLK1とCLK2間の位相差が180゜を超
すと信号X₂が示す場合に含まれる。 イネーブル信号S₁はスキユ回路８０からのクロ
ツク信号CLK2のパルスを計数する÷Ｎカウンタ
８４の計数動作をイネーブルする。カウンタ８４
は、イネーブルされるとＴ秒幅の出力パルスを発
生し、その後クロツク信号CLK2のＮ個のパルス
を計数する毎に別の出力パルスを発生する。ここ
でＮはμP４６からの制御データD₃により決まる。
この例では、クロツク信号CLK2の周波数は
100MHzであり、20MHzのスキユ発生器出力信号
が必要であるので、Ｎを５にセツトしている。よ
つて、÷Ｎカウンタ８４の出力信号CLK3の周波
数は20MHzである。信号CLK2とCLK3とはAND
ゲート８６に入力され、ここでスキユ発生器の
20MHz出力クロツク信号CLK4を発生する。 CLK1とCLK2の位相シフトＰが180゜未満の場
合のCLK乃至CLK4間の時間関係は第７図に示
す。 CLK1とCLK2間の位相シフトＰが180゜未満で
あれば、X₂の状態は低であり、トリガ信号TRIG
の後の期間ＩにＴ／２秒を付加しない。イネーブ
ル信号S₁は期間Ｉの終わりの最初のCLK2パルス
（パルス９２）の前縁で起るので、TRIGとS₁間
の時間差はＪ×Ｔ秒にＪ番目のCLK1パルス９０
の前縁と対応するCLK2パルス９２間の位相差に
よる付加時間（Ｐ×Ｔ／360秒）の和になる。
CLK29ルス９２は、÷Ｎ回路８４から最初の
CLK3パルス９４を発生させる。次に、第６図の
ANDゲート８６はこのCLK2パルス９２と最初
のCLK4パルス９６とを組合せて最初のCLK4パ
ルス９６を生じる。次のCLK4パルス９８は
CLK2信号のＮサイクル後に、次のCLK3パルス
１００と同時に発生する。よつて、最初のCLK4
パルス９６はトリガ信号TRIG後Ｊ×Ｔ＋Ｐ×
Ｔ／360秒後に発生し、後続CLK4パルスはその
後Ｎ×Ｔ秒毎に発生する。 CLK1とCLK2間の位相シフトＰが180゜を超す
場合のCLK1乃至CLK4の時間関係は第８図に示
す。CLK1とCLK2間の位相シフトＰが180゜を超
すと、信号X₂の状態は、トリガ信号TRIG後の期
間ＩをＴ×Ｊ＋Ｔ／２秒にセツトする。イネーブ
ル信号S₁は次のCLK2パルス１０４の前縁、即ち
期間Ｉの終りからＰ×Ｔ／360−Ｔ／２秒後に起
る。このCLK2パルス１０４は÷Ｎカウンタ８４
から最初のCLK3パルス１０６を発生させ、これ
とCLK2パルス１０４によりANDゲート８６は
最初のCLK4パルス１０８を発生する。次の
CLK4パルス１１０はＮ×Ｔ秒後に生じる。よつ
て、位相シフトＰが180゜未満の場合には、最初の
CLK4パルス１０８はトリガ信号TRIGからＪ×
Ｔ＋Ｐ×Ｔ／360秒後に発生し、後続パルスはそ
の後Ｎ×Ｔ秒毎に発生する。CLK1とCLK2の位
相角が180゜を超す場合には、期間Ｉに半サイクル
の遅延が付加される。この半サイクル（Ｔ／２）
遅延がないと、パルス１０４に先行するCLK2パ
ルス１１２が（図中点線で示す如く）早くCLK3
パルス１１４をトリガさせ、その結果ANDゲー
ト８６が早目にCLK4パルス１１６を発生してし
まう為である。また、後続のCLK3とCLK4クロ
ツクパルス１０７と１０９（図中点線）も早く発
生してしまう。 第７図及び第８図から、CLK1とCLK2間の位
相シフトＰの大きさに関係なく、トリガ信号
TRIGと最初のCLK4パルス間の遅延時間はＪ×
Ｔ＋Ｐ×Ｔ／360秒であり、後続のCLK4パルス
間隔はＮ×Ｔ秒であることが判る。Ｐ、Ｊ及びＮ
の大きさは第１図のμP４６からのデータD₁，D₂
及びD₃の関数であるので、最初のCLK4パルスの
タイミングとその後の各CLK4パルスの発生頻度
（周波数）主にスキユ回路８０の性能により決ま
る精度で完全に予測でき制御可能であり、CLK1
とSCLK2間の位相差を正確に調整する。 第９図は第６図のスキユ回路８０の詳細ブロツ
ク図であり、位相角データD₁でアドレスされる
メモリ１２０を含む。CLK1とCLK2信号間に
（0゜乃至360゜間の）任意の位相差を生じるようデ
ータD₁をセツトすると、メモリ１２０はデータ
D_cps，D_sio及びバイナリビツトX₁及びX₂を含む希
望位相角に対応するメモリアドレス位置にデータ
を出力する。データD_cpsの大きさは位相角の余弦
の絶対値に、またデータD_sioの大きさはその位相
角の正弦の絶対値に比例する。ビツトX₁及びX₂
は対応する位相角の象限により高低が決まる値で
あつて、下記表−のとおりである。

〔発明の効果〕

本発明によるサンプリングゲートを入力信号に
関連するトリガ信号に同期して発生する基準クロ
ツク信号に基づき、トリガ信号から順次高精度で
スキユするストローブパルスでサンプリングして
波形をデジタイズするので、デジタル制御可能な
精度の高い等価時間サンプリングが可能であり、
かつ種々のアベレージングモードで動作すること
ができる。 本発明では、カウンタ手段の計数値を任意に選
択することにより、サンプルした信号の値を種々
のモードでメモリに蓄積できる。すなわち、計数
値が１ならば、サンプルした値をすべて蓄積で
き、１以外のＮならば、Ｎ個おきに蓄積できる。
本発明ではまた、入力波形のサンプリングを制御
するサンプリング制御信号の発生と、メモリへの
書込みを制御する書込み制御信号の発生とを有機
的且つ効果的に行つているので、構成全体が簡単
になる。 本発明では、サンプリングゲートのサンプリン
グを制御するサンプリング制御信号の周波数が所
定値であるので、サンプリングゲートは所定周波
数で動作すればよい。したがつて、所定範囲の周
波数で動作しなければならない従来のサンプリン
グゲートよりも、本発明に用いるサンプリングゲ
ートは、その動作を安定化することが容易であ
る。 本発明では更に、サンプリング制御信号をデジ
タル的に発生しているため、傾斜波と段階波とを
比較してサンプリング制御信号を発生する従来回
路よりも、サンプリング制御信号の発生タイミン
グを高精度に制御できる。本発明ではまた、メモ
リに入力波形を取込む速度を、サンプリング制御
信号の所定周波数とカウンタ手段にセツトされた
Ｎとにより簡単に決定することができる。

【図面の簡単な説明】

第１図は本発明の好適実施例の概略ブロツク
図、第２図は本発明による等価サンプリング動作
説明図、第３図は第２図の例により得た波形サン
プルデータによる波形再生説明図、第４図は本発
明による時間軸回路の詳細説明図、第５図は第４
図の一部の詳細ブロツク図、第６図は第５図の一
部の詳細ブロツク図、第７図及び第８図は第６図
の回路の動作説明図、第９図は第６図の一部の詳
細ブロツク図、第１０Ａ−１０Ｃ図は第９図の動
作説明図、第１１図は第６図の一部の詳細ブロツ
ク図である。 １０はサンプリングゲート、１２は増幅器、１
４はデジタルパイプライン、１６はアナログデジ
タル変換器、２８はメモリ、４４は時間軸回路、
５５はトリガ発生器、７２は発振器、７４，７６
はスキユ手段、５８はカウンタ手段、６０は遅延
手段、６４，６６，６８はアドレス手段である。

Claims (1)

1. 【特許請求の範囲】 １ サンプリングゲートにより入力波形をサンプ
   リングして波形サンプルを得、アナログデジタル
   変換器により上記波形サンプルを対応するデジタ
   ルデータに変換し、該デジタルデータをメモリに
   蓄積するに際し、上記入力波形をサンプリングす
   るタイミングをサンプリング制御信号で制御し、
   上記デジタルデータの蓄積タイミングを書込み制
   御信号で制御する波形サンプリング装置の時間軸
   回路であつて、 上記入力波形のトリガ現象に応じてトリガ信号
   を発生するトリガ発生器と、 該トリガ発生器からの上記トリガ信号に応じて
   所定周波数のクロツク信号の発生を開始する発振
   器と、 該発振器からの上記クロツク信号に応じて、該
   クロツク信号から調整可能な時間だけ上記トリガ
   信号毎に順次遅延した上記サンプリング制御信号
   を発生するスキユ手段と、 上記トリガ発生器からの上記トリガ信号により
   セツトされ、上記スキユ手段からの上記サンプリ
   ング制御信号を計数して、選択可能な所定計数毎
   に出力パルスを発生するカウンタ手段と、 該カウンタ手段からの上記出力パルスを遅延さ
   せて、上記書込み制御信号として上記メモリに供
   給する遅延手段と、 上記書込み制御信号の各周期毎に所定増分値ず
   つインクリメントするアドレス信号を上記メモリ
   に供給するアドレス手段と を具えることを特徴とする波形サンプリング装置
   の時間軸回路。