JPH08220147A - リアルタイム・サンプリング型波形デジタイザ装置の高速変化波形取込方法 - Google Patents

Abstract

(57)【要約】 【目的】リアルタイム・サンプリング型波形デジタイザ
装置において、高速に変化する波形を正確に取り込み可
能な方法を提供すること。 【構成】アナログ入力信号をデジタル波形データに変換
し、該波形データをメモリに取り込むリアルタイム・サ
ンプリング型波形デジタイザ装置の高速変化波形取込方
法であって、上記波形デジタイザのサンプリング周波数
の整数(１を含む）倍と僅かに異なる周波数の繰り返し
入力信号を上記デジタイザの入力端に供給し(１０
２）、上記入力信号の複数の周期に亘って上記入力信号
をデジタイズし、このデジタイズしたサンプル・データ
を順次上記メモリに取り込んで波形データを生成する
(１０４）ことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号の波形を実時
間(リアルタイム）動作でデジタイズ(アナログ・デジタ
ル変換）するリアルタイム・サンプリング型波形デジタ
イザ装置において、高速変化波形を正確に取り込む方法
に関する。

【０００２】

【従来技術及び発明が解決しようとする課題】図４は、
代表的なリアルタイム・サンプリング型波形デジタイザ
装置の構成を示すブロック図である。基準パルス発生器
１０は、立ち上がり特性の急峻な基準矩形パルスを発生
する。この基準矩形パルスは、減衰器１２及び増幅器１
４を介してデジタイザ１６に供給され、波形データに変
換される。増幅器１４の出力信号は、トリガ発生回路で
ある比較器１８にも供給され、この信号レベルがトリガ
・レベルＶtrigを超えた時、トリガ・イベントが発生す
る。このトリガ・イベントに応じてタイム・ベース回路
２０は、タイミング動作を制御する。デジタイザ１６
は、タイム・ベース回路２０から供給されるサンプリン
グ周波数ｆsに応じてアナログ入力信号をデジタル値に
変換する。デジタイザ１６からのデジタル・データは、
順次取込メモリ２２に記憶され、取込メモリ２２内に波
形データが生成される。このデジタイザ装置は、μＰ
（マイクロ・プロセッサ）２４により制御される。取込
メモリ２２内の波形データは、表示制御回路２６に転送
され、ＣＲＴの如き表示器２８のスクリーン上に時間軸
表示される。

【０００３】図５は、基準矩形波信号の現実の波形と取
込メモリ２２内のサンプル・データ点との関係を表す図
である。図５では、実際の波形を細い線で表し、サンプ
ル・データ点を黒丸ドットで表している。図４の波形デ
ジタイザ装置の最高サンプリング周波数ｆsを２００Ｍ
Ｈｚと仮定すると、この最高サンプリング周波数のサン
プリング周期は５ｎｓ（ナノ秒）となる。なお、このデ
ジタイザ装置の周波数応答特性を適正に校正するには、
最高周波数帯域が１００ＭＨｚと仮定した場合、基準矩
形波形に対して表示波形の立ち上がり時間が３．５ｎｓ
以下で適正な許容範囲の波形とならなければならない。
この波形デジタイザ装置は、リアルタイム・サンプリン
グ動作を行うので、図５に示すように、最高サンプリン
グ周波数でサンプリングしても、サンプル点の時間間隔
は５ｎｓである。一般に、ナイキストのサンプリング定
理によれば、入力信号の周波数の２倍以上のサンプリン
グ周波数でサンプリングすればデジタイズ(アナログ・
デジタル変換）により波形を正確に再現できることにな
っているが、図５の細い線で示した実際の矩形波形の立
ち上がりの先端部分に示すように、細かいリンギング
（波打つような波形）がある場合には、このリンギング
部分の振動周期は５ｎｓよりずっと短くなっているの
で、このリンギング部分の波形を正確に再現することは
上述のサンプリング定理によれば不可能となる。よっ
て、このままではデジタイザ装置の周波数応答特性を正
確に取り込んで表示することはできない。

【０００４】このような問題を解決する１つの方法とし
て、等価時間サンプリング動作により波形データを再生
することが考えられるが、別の高性能のデジタル・サン
プリング・オシロスコープ等を使用しなければならず、
コストが嵩む上に極めて面倒であり、リアルタイム・サ
ンプリング型デジタイザ装置において、安価で簡単に高
速変化波形を取り込むことのできることが望まれてい
る。

【０００５】本発明の目的は、リアルタイム・サンプリ
ング型波形デジタイザ装置において、高速変化波形を簡
単にかつ正確に取り込み可能な方法を提供することであ
る。

【０００６】

【課題を解決する為の手段】本発明は、アナログ入力信
号をデジタル波形データに変換し、該波形データをメモ
リに取り込むリアルタイム・サンプリング型波形デジタ
イザ装置の高速変化波形取込方法であって、上記波形デ
ジタイザのサンプリング周波数の整数(１を含む）倍と
僅かに異なる周波数の繰り返し入力信号を上記デジタイ
ザの入力端に供給し、上記入力信号の複数の周期に亘っ
て上記入力信号をデジタイズし、このデジタイズしたサ
ンプル・データを順次上記メモリに取り込んで波形デー
タを生成することを特徴とする。

【０００７】また、上記リアルタイム・サンプリング型
波形デジタイザ装置の上記サンプリング周波数の整数倍
と上記入力信号の周波数との差を制御し、上記メモリに
取り込まれる隣接サンプル・データ間の等価時間間隔を
制御することを特徴とする。

【０００８】

【実施例】図１は、本発明の方法の手順の一実施例を示
した流れ図である。本発明で使用する波形デジタイザ装
置のハードウエアは、図４に示す従来の構成と同一であ
り、何等変更する必要がなくコストはかからない。図４
において、変わるところは、基準パルス発生器１０の周
波数のみである。

【０００９】まず、図１のブロック１００において、波
形デジタイザ装置のサンプリング周波数を所定値に設定
する。この所定値のサンプリング周波数は、特に限定す
る必要はないが、トリガ回路及びタイム・ベース回路の
時間精度が高い方が望ましいので、あまり高速でない方
が良い。この実施例では、所定周波数を例えば１ＭＨｚ
に設定する。通常は、サンプリング定理により、サンプ
リング周波数が１ＭＨｚの場合には、その半分の５００
ＫＨｚ未満の周波数の信号しかデジタイズして正確に波
形を再現することはできないことになる。しかし、これ
は通常の１掃引のリアルタイム・サンプリング動作のみ
で波形を取り込む場合の制限である。これに対して、等
価時間サンプリング動作ではサンプリング定理の制限と
は関係なく、複数回の掃引のサンプリング動作により取
り込んだ部分波形データを後で組み合わせることにより
高周波数の波形を正確に再生することが可能である。本
実施例では、リアルタイム・サンプリング型のデジタイ
ザ装置を使用しているにもかかわらず、等価的に等価時
間サンプリング動作に類似の動作を行わせることにより
高速変化波形の正確な波形データを得ることを特徴とし
ている。

【００１０】図１のブロック１０２では、サンプリング
周波数ｆsの整数倍(１を含む）と僅かに異なる周波数の
基準矩形波信号を波形デジタイザ装置の入力端に供給す
る。本実施例では、１ＭＨｚのサンプリング周波数に対
して、１．０００５ＭＨｚの周波数の基準矩形波信号を
基準パルス発生器１０からデジタイザ装置に供給する。
一般に、サンプリング周波数ｆsと入力信号周波数ｆin
との関係は、整数ｎ(１を含む）及び微小周波数差Δｆ
を用いて、ｆin＝ｎ×ｆs＋Δｆと表される。本実施例
の設定では、ｎ＝１、Δｆ＝０．０００５ＭＨｚとなっ
ている。この結果、デジタイザ装置におけるサンプル点
の時間間隔は１μｓ（マイクロ秒）であり、基準矩形波
信号の１周期は０．９９９５μｓとなる。この結果、デ
ジタイザ装置は、入力信号の周期である０．９９９５μ
ｓ毎にトリガ・イベントを発生し、各トリガ・イベント
毎に掃引を開始する。入力信号が正確な繰り返し信号で
あれば、各トリガ・イベントは、繰り返し入力信号波形
の等価時間軸上の一定点で発生し、各トリガ・イベント
毎に掃引される波形は互いに完全に重なり合う。この
時、デジタイザ装置のサンプリング周期は１μｓに設定
されているので、入力信号波形の１周期毎に略１個のサ
ンプル点がデジタイズされ、取込メモリに記憶される。
０．９９９５μｓ毎に掃引される繰り返し信号波形を１
μｓ毎にサンプリングするのであるから、等価時間軸上
でサンプル点の位置が順次僅かずつ(１−０．９９９５
＝０．５ｎｓずつ）ずれていく。このように、１μｓ毎
にサンプリングされるサンプル点は、等価時間軸上で順
次０．５ｎｓずつずれた位置のデータが取込メモリ２２
に順次取り込まれていく。これが図１のブロック１０４
の処理である。

【００１１】この結果、取込メモリ２２に蓄積される波
形データは、等価的に０．５ｎｓの周期でリアルタイム
・サンプリングした場合と同等の波形データとなる。
０．５ｎｓの周期でサンプリングすることは、２ＧＨｚ
のリアルタイム・サンプリング周波数に相当する。図２
は、この場合のサンプル点(黒丸ドット）と実際の波形
(細い線の波形）との関係を示している。図５の場合と
比較して入力信号波形が従来より遥かに正確にサンプリ
ングされていることが明白である。このように、本発明
では、入力信号の周波数とサンプリング周波数の整数倍
とを極めて近似させるだけで、等価的に極めて高いサン
プリング周波数でデジタイズしたのと同等の結果を得る
ことができる。また、上述のように、整数ｎは、１でな
くても良い。例えば、ｎ＝２、Δｆ＝０．０００５ＭＨ
ｚに設定し、サンプリング周波数ｆs＝１ＭＨｚに対し
て、入力信号周波数ｆin＝２．０００５ＭＨｚに設定し
ても良い。

【００１２】上述の動作において、更に高精度に波形を
デジタイズしたい場合には、サンプリング周波数の整数
倍と入力する基準矩形波信号の周波数との差Δｆを調整
し(ブロック１０６）、その周波数差をより小さくすれ
ば良い。すなわち、サンプリング周波数と基準矩形波信
号の周波数との差が小さい程、１周期毎にずれるサンプ
ル点の等価時間間隔が狭くなるので、メモリに蓄積され
る波形データの隣接するサンプル点間の時間間隔が短く
なり、等価的により高いサンプリング周波数でデジタイ
ズしたのと同等の結果が得られる。例えば、１ＭＨｚの
サンプリング周波数に対して、基準矩形波信号の周波数
を１．００００２ＭＨｚに設定した場合を考える。する
と、サンプリング動作の周期は１μｓであるのに対し
て、入力される基準矩形波信号の周期は、０．９９９９
８μｓとなるので、入力信号の１周期のサンプリング動
作毎にサンプル点は１−０．９９９９８＝０．００００
２μｓ＝０．０２ｎｓ(ナノ秒）ずつ等価時間軸上で順
次ずれていく。よって、この場合には、等価的に５０Ｇ
Ｈｚとういう超高周波数のサンプリング周波数でデジタ
イズしたのと等価な波形データを得ることが可能にな
る。この結果を図３に示している。図３では、図５及び
図２と比較するために波形の同一部分を示しているが、
隣接するサンプル点が極めて時間的に接近しているため
に連続した曲線波形となっている。この場合、上述のよ
うに、隣接するサンプル点の時間間隔は、僅かに０．０
２ｎｓである。

【００１３】なお、上述の実施例において、サンプリン
グ周波数の整数倍(ｎ×ｆs）と入力信号周波数ｆinとの
周波数差Δｆは、正であるとして説明したが、負の場合
でも、実現可能である。ただし、Δｆが負の場合には、
等価時間軸上で順次デジタイズされるサンプル点の時間
関係が通常とは逆になるので、取込メモリに記憶する
際、又は取込メモリから読み出す際にアドレス順序を逆
にする必要が生じる。よって、一般にはΔｆは正に設定
する方が実現が簡単である。

【００１４】以上、本発明の好適実施例を説明したが、
本発明は、上述の実施例のみに限定されるものではな
く、本発明の要旨から逸脱することなく、種々の変形及
び修正を加え得ることは当業者には明らかである。

【００１５】

【発明の効果】本発明によれば、リアルタイム・サンプ
リング型波形デジタイザ装置にサンプリング周波数の整
数(１を含む）倍と僅かに異なる周波数の入力信号を供
給することにより、擬似的に等価時間サンプリングに類
似したサンプリング動作を実行させることが可能とな
る。また、この結果を表示スクリーン上に表示すれば、
入力波形を極めて正確に表示することが可能である。更
に、入力信号の周波数とサンプリング周波数の整数倍と
の差を小さくするように制御することにより、等価的に
より高いサンプリング周波数でデジタイズしたのと同等
の波形データを得ることが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例の手順を示す流れ図である。

【図２】本発明による、実際の波形とサンプル点との関
係の一例を示す図である。

【図３】本発明による、実際の波形とサンプル点との関
係の別の例を示す図である。

【図４】従来の波形デジタイザ装置の構成の一例を示す
ブロック図である。

【図５】従来のリアルタイム・サンプリング型波形デジ
タイザにおける、実際の波形とサンプル点との関係の一
例を示す図である。

【符号の説明】

１０ 基準パルス発生器 １２ 減衰器 １４ 増幅器 １６ デジタイザ １８ トリガ発生回路(比較器） ２０ タイム・ベース回路 ２２ 取込メモリ ２４ マイクロ・プロセッサ ２６ 表示制御回路 ２８ 表示器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アナログ入力信号をデジタル波形データ
   に変換し、該波形データをメモリに取り込むリアルタイ
   ム・サンプリング型波形デジタイザ装置の高速変化波形
   取込方法であって、 上記波形デジタイザのサンプリング周波数の整数(１を
   含む）倍と僅かに異なる周波数の繰り返し入力信号を上
   記デジタイザの入力端に供給し、 上記入力信号の複数の周期に亘って上記入力信号をデジ
   タイズし、 このデジタイズしたサンプル・データを順次上記メモリ
   に取り込んで波形データを生成することを特徴とするリ
   アルタイム・サンプリング型波形デジタイザ装置の高速
   変化波形取込方法。
2. 【請求項２】 上記リアルタイム・サンプリング型波形
   デジタイザ装置の上記サンプリング周波数の整数倍と上
   記入力信号の周波数との差を制御し、上記メモリに取り
   込まれる隣接サンプル・データ間の等価時間間隔を制御
   することを特徴とする請求項１記載のリアルタイム・サ
   ンプリング型波形デジタイザ装置の高速変化波形取込方
   法。