JPH0581729U - 波形記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 波形記憶装置のランダムサンプリングにおい
て、時間軸方向の設定に即座に対応し、且つ、サンプリ
ング停止後も、表示領域を中心に時間軸方向にズラして
観測できることを実現する。 【構成】 ランダムサンプリングにおいて並べ換え転送
先のメモリのアドレス構成がリング状になっていて、メ
モリ容量も表示容量の数倍もっている回路構成の波形記
憶装置。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ディジタルオシロスコープ等の波形記憶装置のランダムサンプリン グにおいて、サンプリングデータの記憶方法に関するものである。

【０００２】

【従来の技術】

従来の技術としては、サンプリングしたデータを、インタポレータで得た値を もとにＣＰＵ等で別のＲＡＭ（ＣＰＵのデータエリアとしてのＲＡＭ、又は表示 用ＲＡＭ）へ、並べ換え転送を行っていた。 この収集データを並べ換えられたＲＡＭをバッファＲＡＭと呼ぶことにする。 ここで、観測者が時間軸方向に観測点を移動させた場合（ディジタルオシロスコ ープでは一般にディレーと呼んでいる）バッファＲＡＭのデータがすべて、無効 となり、再データ収集が必要であった。

【０００３】

【考案が解決しようとする課題】

前述の従来技術には、時間軸方向（ディレー量）の設定変更により今までサン プリングしてバッファＲＡＭに貯えた収集データが無効となってしまう欠点があ る。本考案は、これらの欠点を除去し、前回までのサンプリングデータを有効利 用し、且つ、バッファＲＡＭ部も高価な回路とならずに、ランダムサンプリング を実現することを目的とする。

【０００４】

【課題を解決するための手段】

本考案は、前述のバッファＲＡＭ部を改良したものである。 すなわち、サンプリングデータを並べ換えて保持するメモリのアドレス設定にお いて１データ配送毎に、アドレス値が一定量加算され、且つ、メモリの最高アド レスを超えて加算されると、再度最小アドレスの方から設定されるリング状のア ドレス構造を持つようにしたものである。

【０００５】

【作用】

図３の概念図により本考案の作用について説明するとアクイジションメモリ５ のサンプリングデータを、バッファＲＡＭ部１０へ、並べ換え転送を行う。表示 器２００は、バッファＲＡＭ部１０の、中心のデータを表示している。バッファ ＲＡＭ１０のアドレスのリング構造により、時間軸方向へ設定を変更した場合も 、前のデータを利用しつつ設定変更後は、表示位置を変えるのみ（（ａ）、（ｂ ）の方向へずらす）で対応でき、又、アクイジションメモリ５から並べ換え転送 を行う際のバッファＲＡＭ部１０のスタート番地も、表示位置が中心となる様に 容易に変更可能である。

【０００６】

【実施例】

図２は、波形記憶装置としての基本的ブロック図である。（表示部は図示して いない）１はアッテネータ回路、２は増幅回路、３はサンプルホールド回路、４ はＡＤ変換回路、５はアクイジションメモリ、６はトリガコンパレータ、７はト リガゲート発生回路、８はサンプルクロック制御及びインタポレータ回路、９は ＣＰＵ、１０はバッファＲＡＭである。従来技術で述べた様にランダムサンプリ ング方式の説明は省略するが本考案は、図２のバッファＲＡＭ部１０についての 改良である。以下その実施例を説明する。 図１が本考案の実施例のブロック図である。バッファＲＡＭ１０５のアドレス は、ラッチ１０４の現アドレス値と、ラッチ１０１の設定値を加算器１０２で加 算して次のアドレスが与えられる。加算したアドレス値がバッファＲＡＭの最上 位番地を越えると最下位番地にオーバフロー分が加えられたアドレスが与えられ る。この構成により、バッファＲＡＭのアドレスは、加算器のオーバフローを無 視すれば、最下位番地と最上位番地がリング状につながることになる。測定有効 データ数よりバッファＲＡＭ容量を多く持たせて、サンプル数をあらかじめ多く とることにより、時間軸方向のデータ量を余分に確保できる。アクイジションメ モリ５からデータの並べ換え転送を行う前に、バッファＲＡＭ１０５のスタート アドレスを設定しなければならない。その方法は、１０３のセレクタ回路をＡ側 に切換えてＢＵＳＡを通してＣＰＵがラッチ１０４へスタートアドレスをセット する。又、並べ換え用のアドレス加算値も、ＣＰＵがラッチ１０１へセットする 。その後セレクタ回路１０３をＢ側に切換えて、アクイジションメモリ５のデー タをＤＭＡ等で転送を行う。データは、図１中ＤＡＴＡラインよりバッファＲＡ Ｍ１０５に書き込まれる。アドレスは、１データ書き込まれる毎に、前回のアド レスラッチ１０４の出力と、ラッチ１０１の値が、加算器１０２で加算されラッ チ１０４にラッチされ、アドレス更新が行われる。この様にしてデータの並べ換 え転送が行われる。 更に図４を用いて本考案を説明する。各々、５はアイクジションメモリ、１０ ５はバッファＲＡＭを示す。図４（ａ）が、トリガ点を中心として観測している 例である。バッファＲＡＭ１０５の容量は１０００ワード、アクイジションメモ リ５の容量は、１００ワードとして説明すると、アクイジションメモリ５は、ト リガ点を中心としてサンプリングを終了し、次に転送動作に入るが、この時、イ ンタポレータで得た値をバッファＲＡＭ１０５のスタート番地とし、１０番地毎 にアクイジションメモリ５のデータをバッファＲＡＭ１０５へ飛び飛びに転送す る（これを前述では並び換え転送と記載した。）バッファＲＡＭの中心の１００ ワードを表示するとして４５０番地〜５４９番地のデータが表示回路へ送られて 表示器２００で表示される。この状態から時間軸方向へ表示器２００で５０ワー ド分左へ設定された場合を図４（ｂ）で説明する。この時、アクイジションメモ リ５はトリガ点を前回より５ワード前にしてサンプリングを止める。バッファＲ ＡＭ１０５へは、スタート番地をインタポレータ値に５０ワード分加味し設定し 前回と同様に１０ワード毎に転送を行う。この時のバッファＲＡＭ１０５の中心 のデータ５００番地〜５９９番地を表示する。この動作で、０〜４９番地は、ズ レた分の旧データがサンプル毎に新データに書き換えられていくがその他の番地 は、そのままデータが使用できる。

【０００７】

【考案の効果】

本考案によれば、ランダムサンプルにおいて、時間軸方向の可変設定が容易に 行えて、旧データが有効利用できる為、ランダムサンプリング特有の波形の収束 に時間が掛かるという欠点を補うことができる。

【図面の簡単な説明】

【図１】本考案の１実施例を示すブロック図。

【図２】本考案に関する波形記憶装置全体のブロック
図。

【図３】本考案の概念を示す説明図。

【図４】本考案実施例のデータの流れを示す説明図。

【符号の説明】 １ アッテネータ回路 ２ 増幅器 ３ サンプルホールド回路 ４ ＡＤ変換回路 ５ アクイジションメモリ ６ トリガコンパレータ ７ トリガゲート発生回路 ８ サンプルクロック制御及びインタポレータ回路 ９ ＣＰＵ １０ バッファＲＡＭ １０１ ラッチ １０２ 加算器 １０３ セレクタ回路 １０４ ラッチ １０５ バッファＲＡＭ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ランダムサンプリングを行う波形記憶装
   置において、サンプリングデータを並べ換えて保持する
   メモリのアドレス設定において１データ配送毎に、アド
   レス値が一定量加算され、且つ、メモリの最高アドレス
   を超えて加算されると、再度最小アドレスの方から設定
   されるリング状のアドレス構造を持つことを特徴とする
   ランダムサンプリング波形記憶装置。