JPH0544039B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、電卓、パーソナルコンピユータ、各
種計測器などの電子機器の表示部として使用され
る日の字形セグメント液晶表示素子に関する。 背景技術 液晶表示装置（以下LCDと言う）の駆動を、
駆動信号線の本数をできるだけ増大させずに行な
う有力な方式として、従来よりマルチプレツクス
方式が採用されている。この方式には、良好な表
示品位が得られるように、選択点（液晶の活性化
部）および半選択点（非活性化部）での印加電圧
の実効値Von，Voffを正しく設定するためのバ
イアス電圧を与える方式があり、この場合には３
値以上（電源電圧のオン・オフレベルのほかに中
間レベルが１値以上）の電圧が必要である。たと
えば、電池式電卓に上記駆動方式を採用する場
合、中間レベルを２値もつた1/3デユーテイ・1/3
バイアスあるいは1/4デユーテイ・1/3バイアスで
駆動し、また太陽電池式電卓では、太陽電池から
の電源電圧と、この電源電圧を昇圧回路で２倍の
レベルにしたものと３値（中間レベルが１値）の
電圧により1/3デユーテイ・1/2バイアスで駆動し
ていた。 ところで、上記電池式電卓の場合には、中間電
圧をブリーダ抵抗で分割して得ているための電流
消費量が増大するという問題はあるものの、
LCDの駆動回路を構成する大規模集積回路（以
下LSIと言う）でのブリーダ抵抗自身の回路負担
はわずかなものとなる。これに対し、太陽電池式
電卓の場合には、セツト電流として電池式電卓の
場合のブリーダ電流の1/2〜1/3以下の値のものを
扱うため、ブリーダ抵抗により中間レベルの電圧
を得る方式は採用できない。そこで、太陽電池式
電卓ではLSIの外部にコンデンサを２個実装して
昇圧回路を組み、これにより電源を形成してい
た。 そこで、バイアス電圧を必要とする上述の駆動
方式のように昇圧回路を用いることなく、LCD
を２値（すなわち単一電源）でデユーテイ駆動す
るものとして、従来よりパルス制御方式と呼ばれ
るものが開発されている。この方式を1/2デユー
テイ駆動の場合について示したものが第１２図１
〜第１２図５の波形であり、1/3デユーテイ駆動
の場合について示したものが第１３図１〜第１３
図７の波形である。 第１２図に示す1/2デユーテイ駆動では、２つ
の共通電極に対する印加電圧H1，H2として第１
２図１および第１２図２に示す波形が与えられ、
印加電圧H1の波形では区間h1が選択区間、区間
h2が半選択区間とされる一方、印加電圧H2の波
形では逆に区間h2が選択区間、区間h1が半選択
区間として与えられている。それぞれの選択区間
においてセグメント電極に対する印加電圧Seg
（01）（第１２図３にその波形を示す）が液晶を活
性化できるようにした波形となるとき、そのセグ
メント電極−共通電極間の印加電圧（第１２図４
および第１２図５にその波形を示す）がVonの実
効値をとり、逆に選択区間でセグメント電極に対
する印加電圧Seg（01）が液晶を非活性化させる
ようにした波形となるとき、セグメント電極−共
通電極間の印加電圧が実効値Voffをとるように
されている。同様に、1/3デユーテイ駆動の波形
を示す第１３図においては、区間h1が共通電極
用印加電圧H1の波形の選択区間、区間h2がコモ
ン電極用印加電圧H2の波形の選択区間、区間h3
がコモン電極用印加電圧H3の波形の選択区間を
示している。 この方式における表示品位を表わす動作マージ
ンαすなわちVon／Voffは、1/2デユーテイ駆動
の場合では、駆動Ｅ＝1.5Vとすると Von＝３／４Ｅ→1.3V Voff＝１／４Ｅ→0.75V よりα＝Von／Voff＝√３≒1.73 となり、1/3デユーテイ駆動の場合では、 Von＝４／６Ｅ→1.22V Voff＝２／６Ｅ→0.87V よりα＝Von／Voff＝√２≒1.41 となつている。同様にして1/4デユーテイの駆動
の場合の波形もつくることができるが、この場合
の動作マージンαは1.29と小さい値になる。LCD
のコントラストすなわち表示品位は上記動作マー
ジンαが大きい程良好であり、電卓では通常α＝
1.73以上となるものが採用されている。 一方、LCDのデユーテイ駆動においては、デ
ユーテイの分母の値が大きい程、すなわちたとえ
ば1/2より1/3、1/3より1/4の方が同じLCDの表
示素子を駆動するのに少ない信号量ですますこと
ができるので、同じ表示品位が得られるのであれ
ば、できるだけ分母値の大きいデユーテイ駆動と
するのが望ましい。 発明が解決すべき問題点 ところが、従来のパルス制御方式では、前述し
たとおり電卓に使用する場合、表示品位（コント
ラスト）の観点から、動作マージンαの値が制限
されるため、1/2デユーテイが限度で1/3デユーテ
イは採用できなかつた。 一方、太陽電池式電卓については従来より多用
されている1/3デユーテイ・1/2バイアス方式の
LCD駆動では、８桁LCDを駆動するために全部
で27本の駆動信号線を必要とするが、これを上記
した従来のパルス制御方式により1/2デユーテイ
駆動で行なおうとすると駆動信号線は36本以上必
要になり、その駆動回路を構成するLSIのチンプ
サイズおよびパツケージのピン数が増大し、コス
トアツプを招くという問題を有する。特にフイル
ムキヤリア（TAB；Tape Auto−mated
Bonding）でLSIパツケージを作る場合には、ガ
ラスエポシキ樹脂からなるフイルムのコストの
LSI製造コストに占める割合が大きいので、フイ
ルムの使用量をできるだけ小さく抑えたいという
要請がある。このフイルムキヤリアLSIに使用さ
れるフイルムは、第１４図に示すように銅箔をエ
ツチング処理して得られる各種の端子１ａ，１
ｂ，１ｃ，１ｄが表面に形成される一方、LSIの
１個分に対応するフイルム２の１区間L1ごとに
LSIチツプを臨ませる開口３が形成されている。
また、上記各端子１ａ，１ｂ，１ｃ，１ｄと共
に、これら端子に接続され上記開口３の周縁を越
えて延びる銅箔の接続ライン同時に形成される。
そして、第１５図に示すように上記開口３にLSI
チンプ４を臨ませた状態で基板５上に上記フイル
ム２が張設されて、開口３の周縁を越えて延びる
各接続ライン６をワイヤボンデイングによりLSI
チツプ４に接続することによりLSIパツケージが
形成される。第１４図に示すような従来のフイル
ムキヤリアLSIの配置例では、LCDやテンキーの
ための端子１ａ，…はフイルム２の長手方向に平
行に配列されており、LSIの幅が常にフイルム２
の幅（実際にはスプロケツト用ピツチ穴２ａの穴
数分の長さとして決定される）と一致される。上
記ピツチ穴２ａの１ピツチの区間内に配列できる
端子ピツチをたとえば0.9mmとすると、上記LCD
の駆動信号線の端子として31個の配列するのに
27.9mmのフイルム長（ピツチ穴２ａにして６個
分）が必要で、この長さがLSI1個分に対応する
長さとなる。すなわち、端子数の増加がLSIのピ
ツチサイズを大きくすることになる。 そこで、出願人は上記問題点を解決し得る後述
する新しいパルス制御方式を開発した。ところ
が、従来のパルス制御方式により第１０図に示す
ような日の字形セグメント液晶表示素子７を1/4
デユーテイ駆動しようとする場合に適用される同
図の電極結線構成では、第１１図１〜第１１図１
０に示す各表示パターンを表示するためには、セ
グメント電極Ｓ１〜Ｓ８の２つのグループの駆動
信号ai，biは第１表に示す組合せのパターンとし
なければならない。同表中×印は０，１いずれで
もよいことを意味している。すなわち、セグメン
ト電極の駆動信号ai，biの全パターンの種類は第
２表の11種類となる。

【表】

【表】 これに対して、出願人の開発した新しいパルス
制御方式の場合には、後述するように上記第２表
に一部がないパターンのセグメント駆動信号ai，
biが与えられるという問題があり、上記電極結線
構成の日の字形セグメント液晶表示素子７をその
まま新しいパルス制御方式の表示素子として使用
できない。 本発明の目的は、上記した新しいパルス制御方
式を採用する際の液晶表示素子に関する問題を解
決し、所定のキヤラクタを新しいパルス制御方式
で正しく表示することのできる日の字形セグメン
ト液晶表示素子を提供することである。 問題点を解決するための手段 本発明は、１フレーム期間が５つのタイミング
区間に均等に分割され、そのうちの１つのタイミ
ング区間を補正区間として同一タイミングでもつ
て４種類のコモン信号と、該コモン信号の補正区
間に対応する区間を除くフレーム期間の内の１つ
のタイミング区間にのみ残り３つのタイミング期
間に波形電圧とは異なる波形電圧がある場合に
は、前記コモン信号の前記補正区間と同じ区間に
補正波形をもつ11種類からなるセグメント信号
と、よりなる1/4デユーテイかつ２値電圧駆動用
日の字形セグメント液晶表示素子であつて、 表示領域の上部で横方向に延びる第１セグメン
ト電極と、第１セグメント電極の右端から下方に
縦に延びる第２セグメント電極と、第２セグメン
ト電極の下端から下方に縦に延びる第３セグメン
ト電極と、第３セグメント電極の下端から左横方
向に延びる第４セグメント電極と、第１セグメン
ト電極の左端から下方に縦に延びる第５セグメン
ト電極と、第５セグメント電極の下端から下方に
延びる第６セグメント電極と、第２セグメント電
極の下端と第５セグメント電極の下端との間にわ
たつて横に延びる第７セグメント電極とを含み、
さらに、 第１セグメント電極と第２セグメント電極とに
対向する第１共通電極と、第３セグメント電極と
第５セグメント電極とに対向する第２共通電極
と、第７セグメント電極に対向する第３共通電極
と、第４セグメント電極と第６セグメント電極と
に対向する第４共通電極とを含み、第１〜第７セ
グメント電極と第１〜第４共通電極との間に液晶
が介在され、 第２セグメント電極と第３セグメント電極と第
４セグメント電極とが共通に接続され、第１セグ
メント電極と第５セグメント電極と第６セグメン
ト電極と第７セグメント電極とが共通に接続され
ていることを特徴とする日の字形セグメント液晶
表示素子である。 作 用 第６図に示す波形のコモン駆動信号を共通電極
に、また第７図に示す波形のセグメント駆動信号
をセグメント電極に与える新しいパルス制御方式
の1/4デユーテイ・２値電圧駆動において、上記
電極結線構成の日の字形セグメント液晶表示素子
では、第３図に示すすべてのパターンが表示さ
れ、かつ意味のないパターンが生じることもな
い。 実施例 第１図は本発明の日の字形セグメント液晶表示
素子の駆動に使用される液晶駆動装置の回路図を
示し、第２図はその日の字形セグメント液晶表示
素子の電極結線図を示している。 この実施例は、第２図に示す日の字形セグメン
ト液晶表示素子１０を1/4デユーテイ・２値電圧
駆動するのであつて、それにより第３図１〜第３
図１０の各表示パターンを表示する構成例を示し
ている。上記液晶表示素子１０のうち、表示領域
の上部で横方向に延びる第１セグメント電極Ｓ１
と、この第１セグメント電極Ｓ１の右端から下方
に延びる第２セグメント電極Ｓ２とに対向させて
第１共通電極Ｃ１が配置されている。また、第２
セグメント電極Ｓ２の下端から下方に延びる第３
セグメント電極Ｓ３と、第１セグメント電極Ｓ１
の左端から下方に延びる第５セグメント電極Ｓ５
とに対向させて第２共通電極Ｃ２が配置されてい
る。また、第２セグメント電極Ｓ２の下端と第５
セグメント電極Ｓ５の下端との間にわたつて左方
向に延びる第７セグメント電極Ｓ７とドツト用セ
グメント電極Ｓ８とに対向させて第３共通電極Ｃ
３が配置され、さらに第５セグメント電極Ｓ５の
下端から下方に延びる第６セグメント電極Ｓ６と
第３セグメント電極Ｓ３の下端から左横方向に延
びる第４セグメント電極Ｓ４とに対向する第４共
通電極Ｃ４が配置されている。しかも、第２セグ
メント電極Ｓ２、第３セグメント電極Ｓ３、ドツ
ト用セグメント電極Ｓ８および第４セグメント電
極Ｓ４は共通に接続されて、１つのセグメント駆
動信号aiを与えられる一方、第１セグメント電極
Ｓ１、第５セグメント電極Ｓ５および第６セグメ
ント電極Ｓ６も別に共通に接続されて、別のセグ
メント駆動信号biを与えられるように構成されて
いる。そして、上記各共通電極Ｃ１〜Ｃ４に与え
られる後述するコモン駆動用信号H1〜H4と上記
したセグメント駆動信号ai，biの組合せにより、
上記日の字形セグメント液晶表示素子１０で第３
図１〜第３図１０に示す各表示パターンを表示す
るように構成されている。第３図１〜第３図１０
の各表示パターンに対応するセグメント駆動信号
ai，biの組合せのパターンを第３表に示す。同表
示中×印は０，１いずれでもよいことを意味して
いる。

【表】 第１図の回路において、上記日の字形セグメン
ト液晶表示素子１０の駆動信号を得るためのタイ
ミング信号h1〜h5を出力するリングカウンタ１
１は、５段のフリツプフロツプ１２₁〜１２₅から
なり、そのシフトパルスとして発振回路部１３の
分周器１３ｂより得られるクロツク信号φfが使
用される。上記発振回路部１３は原発振周波数の
クロツク信号φ1，φ2を出力するクロツクゼネレ
ータ１３ａと、そのクロツク信号φ2を受けてこ
れを所定周波数のクロツク信号φfまで分周する
分周器１３ｂとで構成されている。上記リングカ
ウンタ１１の初段より出力されるタイミング信号
h1はＴフリツプフロツプ１４で受けられ、その
Ｔフリツプフロツプ１４の反転出力FRを次段の
コモンドライバ１５で受けるように構成されてい
る。上記コモンドライバ１５は、第２図に示す液
晶表示素子１０の各共通電極Ｃ１〜Ｃ４にコモン
駆動信号H1〜H4を与えるための回路であつて、
上記リングカウンタ１１の２段以降の各段より出
力されるタイミング信号h2〜h5をそれぞれ各別
に一方の入力端子に受ける４つのEX−ORゲー
ト１６₁〜１６₄を有し、これらのゲート１６₁〜
１６₄の他方の入力端子には前記したＴフリツプ
フロツプ１４の反転出力FRが入力され、それぞ
れの出力を各共通電極Ｃ１〜Ｃ４の駆動信号H1
〜H4として得られるように構成されている。 上記Ｔフリツプフロツプ１４の反転出力FRは，
液晶表示素子１０が作る各表示パターンに対応す
る信号Ｑを発生するメモリ部１７からの出力との
排他的論理和をEX−ORゲート１８でとられて、
そのゲート１８の出力を次段のセグメント用シフ
トレジスタ１９に入力するように構成されてい
る。上記メモリ部１７は、表示データレジスタ２
０から送られる5bitの表示データ（DP，X4〜
X1）を受け、そのデータに応じたアドレス信号
を出力するデータアドレスデコーダ１７ａと、こ
のアドレス信号と他のアドレス信号ai／bi，h1〜
h5を受けそのアドレス信号に対応する表示パタ
ーンの信号Ｑを出力するメインROM１７ｂとで
構成されている。また、上記セグメント用シフト
レジスタ１９は１７bitの容量をもち、前記クロ
ツクゼネレータ１３ａより出力されるクロツク信
号φ1をシフトパルスとして受け動作するように
構成されている。このセグメント用シフトレジス
タ１９には、そき記憶内容をパラレル信号として
受けるセグメント用ラツチ回路２１が接続され、
そのラツチ回路２１の保持内容すなわちセグメン
ト駆動信号を次段のセグメントドライバ２２によ
り出力して、第２図に示す液晶表示素子１０の各
セグメント電極群に印加するように構成されてい
る。 つぎに、この装置の動作を、第４図および第５
図のタイムチヤートを用いて説明する。 クロツクゼネレータ１３ａから出力される原発
振周波数の２つのクロツク信号φ1、φ2は、第５
図１および第５図２に示すように互いに180度位
相がずれており、分周器１３ｂからはクロツク信
号φ2を分周した、すなわちクロツク信号φ2と同
期した第４図１に示すクロツク信号φfが出力さ
れる。したがつて、このクロツク信号φfをシフ
トパルスとして受けるリングカウンタ１１の各段
の出力、すなわちタイミング信号h1〜h5（第４図
２〜第４図６にその波形を示す）およびタイミン
グ信号h1〜h5を基にして作られるコモン駆動信
号H1〜H4（第４図８〜第４図１１にその波形を
示す）も上記クロツク信号φfに同期している。
Ｔフリツプフロツプ１４の出力Ｆは第４図７に示
すようにタイミング信号h1が立下がる時点で反
転を繰返し、１フレームに相当する区間のタイミ
ングを与えている。各共通電極Ｃ１〜Ｃ４へ印加
される駆動信号H1〜H4の波形は、リングカウン
タ１１の２段目以後の各段の出力すなわちタイミ
ング信号h2〜h5とＴフリツプフロツプ１４の反
転出力FRとの排他的論理和をとつた信号として
与えられる。 一方、表示パターン発生用のメモリ部１７で
は、以下の第４表（表中のBnkはブランクを意味
する）に示す真理値表のように、表示データレジ
スタ２０からデータアドレスデコーダ１７ａへ入
力される5bitのデータ（DP，X4〜X1）とメイン
ROM１７ｂへ直接入力される6bitのデータ
（ai／bi，h1〜h5）をアドレス信号としてアクセ
スされるデータが記憶されている。

【表】 たとえば、表示データレジスタ２０からのデー
タアドレスデコーダ１７ａへの入力データXinが
「64512.8」の数字表示に関するもので、このとき
のタイミング信号h1の区間における各出力波形
を示す第５図のタイムチヤートにおいて、ai／bi
＝「１」（すなわち真理値表のai側がアクセスされ
る）のタイミングで、１桁目の液晶表示素子１０
の一方のセグメント電極群に与えられる駆動信号
aiがセグメント用シフトレジスタ１９により、そ
のシフトパルスφw（クロツク信号φ1に同期）に
同期してサンプリングされる。たとえば、１桁目
の表示パターンが「８」であると、第４表により
Xin＝８，DP（ドツトの有無に関する信号）＝
「０」、a1−h1の値は「０」であるので、メモリ
部１７からの出力Ｑとして「０」が得られる。そ
して、このタイミング信号h1の区間でのＴフリ
ツプフロツプ１４の反転出力FRが「０」である
と、セグメント用シフトレジスタ１９の初段に
「０」が入力される。次のai／bi＝「０」（すなわ
ち真理値表のbi側がアクセスされる）の区間で
は、Xin＝８，DP＝「０」、タイミング信号はh1
であるので、表４より「１」がアクセスされ、次
のシフトパルスφwのタイミングでセグメント用
シフトレジスタ１９の初段に「１」が入力され、
次の記憶内容は1bit左側にシフトされる。 表示データレジスタ２０からデータアドレスデ
コーダ１７ａに次に入力される２桁目（a2，b2）
の表示パターンの内容が「2.」であるとすると、
同様にしてメインROM１７ｂからは、第４表に
おいて、ai／bi＝「１」（ai側）、Xin＝２、DP＝
「１」、h1に対応する「０」が、次いでai／bi＝
「０」（bi側）、Xin＝２、DP＝「１」、h1に対応す
る「０」がアクセスされ、以下同様にしてa3，
b3…b7，a8，b8，Ｓと８桁およびシンボル桁Ｓ
まで順次アクセスされ、シフトレジスタ１９の全
17bitが埋められる。 一方、上記シフトレジスタ１９の内容は、タイ
ミング信号h1〜h5の立上がりに同期するパルス
信号φ1（第５図７にその波形を示す）により、ラ
ツチ回路２１にパラレル信号として転送される。
転送されたセグメント駆動信号は、セグメントド
ライバ２２の各バツフア２３を介してa1，b1，
…，a8，b8，Ｓ端子から出力され、液晶表示素
子１０の対応するセグメント電極群に印加され
る。すなわち、タイミング信号h1の間にシフト
レジスタ１９に蓄積された表示内容は、次のタイ
ミング信号h2の間にセグメント電極ドライバ２
２より出力されることになる。このシフトレジス
タ１９、ラツチ回路２１によるタイミングのずれ
は、コモンドライバ１５によつて補正される。す
なわち、タイミング信号h2の区間ではコモン駆
動信号H1が、タイミング信号h3の区間では駆動
信号H2が、タイミング信号h4の区間では駆動信
号H3が、タイミング信号h5の区間では駆動信号
H4が作られることにより補正される。 上記と同様にしてタイミング信号h2の区間で
は、データアドレスデコーダ１７ａへデータ
Xin，DPおよびメインROM１７ｂへの入力ai／
bi，h2に従つたアクセスが行なわれ、これに対応
する第４表のデータがメモリ部１７よりシフトレ
ジスタ１９に順次入力され、タイミング信号h2
の立下がりに同期したパルス信号φ7によりその
表示内容がラツチ回路２１に転送され表示され
る。 以下、タイミング信号h5まで同様の動作が行
なわれ、再びタイミング信号h1の区間に戻る。
このあと、メモリ部１７から所定の出力Ｑを得る
ところまでは先の動作と同様であるが、今度の１
フレームの間はＴフリツプフロツプ１４の反転出
力FRが「１」となるので、メモリ部１７からの
出力Ｑは次段のEX−ORゲート１８により反転
されてシフトレジスタ１９へ入力されることにな
る。一方、この１フレームではコモンドライバ１
５より得られるコモン駆動信号H1〜H4の波形も
反転するので、セグメント駆動信号とコモン駆動
信号とで液晶に与えられる印加電圧の関係は、先
の１フレームにおける場合と同じになる。 第６図１〜第６図４は、上記回路により得られ
るコモン駆動信号H1〜H4の各波形図であり、第
７図１〜第７図１２は上記コモン駆動信号H1〜
H4とにより各表示パターンを得るための12組の
セグメント駆動信号ai，biの波形を示しており、
その波形のコモン駆動信号H1〜H4との関係は第
５表に示すとおりである。

【表】 このセグメント駆動信号ai，biのうち、第３図
の各表示パターンに対応するのは、次の第６表に
示す11種類である。

【表】 上記コモン駆動信号H1〜H4とセグメント駆動
信号ai，biの組合せにより、液晶に印加される電
圧の実効値は、例えば第８図１〜第８図４斜線で
示すようになる。同図において、実線はコモン駆
動信号の波形を、破線はセグメント駆動信号の波
形をそれぞれ示す。この例は、セグメント駆動信
号として第７図２の（0011）の波形のものが示さ
れている。このときの印加電圧の実効値は、第８
図中でＥ＝1.5Vとすると Von＝３／５・Ｅ→1.16V Voff＝１／５・Ｅ→0.67V となるので、動作マージンαは Von／Voff＝√３≒1.73 となり、第１６図に示す1/2デユーテイ駆動の従
来例と同等の値が得られる。一方、印加電圧の実
効値は、第１６図の従来例に比べて10％程度低く
なるが、これはLCDの閾値を適当に選択するこ
とにより補うことができる。 なお第５図９におけるXin，DPの波形は、デ
ータの切換りのタイミングを表わしており、クロ
ツクゼネレータ１３ａの原発振周波数のクロツク
信号φ2と同期している。第１図に示す端子Ｓに
ついては、日の字形セグメント以外のシンボル桁
などのキヤラクタを駆動するのに使用され、第７
図に示されるセグメント駆動信号の波形の組合せ
の範囲内で使用可能である。 この駆動方式の場合、コモン駆動信号H1〜H4
の波形において第１５図および第１６図に示す従
来例の波形にみられるような選択区間、半選択区
間といつたタイミング区間は存在しないが、１フ
レーム全体を通して、液晶に対する印加電圧の実
効値が、活性化部に対応するVonと非活性化部に
対応するVoffとに区分できるようになつている。
また1/4デユーテイ駆動にもかかわらず、5bit分
のタイミングが得られるようになつており、第６
図において各共通電極とも順次的なパルスのない
区間Ｔの存在が、上記実効値を有効な値に調整す
る区間として機能していることになる。 また、この駆動方式では、実施例のように1/4
デユーテイに設定しても十分な動作マージンαが
得られるため、たとえば８桁表示の電卓用に使用
した場合、駆動信号線の本数は21本となり、1/2
デユーテイ駆動の場合と比較して15本も低減（６
割以下）できる。このことはLSIチツプのパツド
数を減少させ、チツプサイズを小さくすることに
もなる。さらにパツケージのピン数を減らせるの
で、LSIのコストダウンにつながり、電子機器の
小型化を図ることもできる。特に、フイルムキヤ
リアでLSIパツケージを作る場合、次のような端
子配置の改良を行なうことができるので、使用フ
イルム量を削減して材料費の低減に寄与すること
ができる。すなわち、本駆動方式では、上記８桁
表示の場合、駆動信号線も含めたLSI全体の端子
数は26個となるので、従来例で説明した第１７図
に示す35mmフイルム２において、配列される端子
１ａのピツチを0.9mmとすると、LSI1個に必要な
フイルム長さは23.4mmとなり、先述した従来例の
場合（LSI1個分についてフイルム長L1は27.9mm
必要）に比べて十分短くなるが、フイルム２の幅
方向の有効長Ｗは25.4mmであるので、上記端子１
ａ…を第９図に示すようにフイルム２の幅方向に
配列することが可能である。このため、フイルム
２の幅方向に通常配列される電源端子１ｂ，１ｃ
や部品実装パツドなどを考慮しても、上記端子の
配列方式を採用することにより、LSI1個分の長
さL2をピツチ穴２ａの穴数にして２〜３個分
（9.5〜14.25mm）まで短縮することができる。結
局、従来例に比べてフイルム２のピツチ穴数を半
減できることになり、材料の大幅な節約となりコ
ストダウンを図ることができる。 なお、この駆動方式では、第７図１〜第７図１
２に示すセグメント駆動信号からわかるように、
第６図１〜第６図４のコモン駆動信号H1〜H4と
の組合せの全パターン（16通り）は含まれておら
ず、コモン駆動信号H1〜H4のいずれか１つがオ
ンで、他の３つがオフという４通りのパターンを
除いた12通りしか存在しない。これに対し、第１
０図に示される従来の電極結線方式の日の字形セ
グメント液晶表示素子７で０〜９（ドツトを含む）
の各パターンを表示する場合のセグメント駆動信
号の種類は第２表で先述した通り11通りしかな
く、しかも上記第２表のパターンには第７図にな
い（1000）のパターンが含まれているので、この
従来の結線方式による液晶表示素子７をそのまま
駆動方式に使用することはできない。そこで本実
施例では、この駆動方式に適応しうるものとし
て、第２図に示す結線方式の液晶表示素子１０を
採用したものである。その結線の詳細は先述した
とおりである。ここでは日の字形セグメントの液
晶表示素子１０を例示して示したが、他のキヤラ
クタの表示についても同様に適用することができ
る。 発明の効果 以上のように、この発明の日の字形セグメント
液晶表示素子によれば、各フレームごとに共通電
極の各グループには順次的に一方のレベルとなる
波形を有するパルスを与えかつすべての共通電極
のグループのセグメント電極には各フレームごと
に共通電極に対応したセグメント電極の各グルー
プごとに予め定めたキヤラクタが得られるような
波形を与えるという新しい1/4デユーテイ・２値
電圧駆動により、０〜９までのすべての数字パタ
ーンを表示でき、かつ意味のないパターンを発生
させることもなく、新しい駆動方式に対応し得る
という効果が得られる。

【図面の簡単な説明】

第１図は本発明の日の字形セグメント液晶表示
素子の駆動に使用される装置の回路図、第２図は
その液晶表示素子の電極結線図、第３図はその液
晶表示素子による各表示パターン図、第４図およ
び第５図はそれぞれ上記回路のタイムチヤート、
第６図は実施例のコモン駆動信号の波形図、第７
図は実施例のセグメント駆動信号の波形図、第８
図は実施例における印加電圧の一例を示す波形
図、第９図はこの発明を適用した場合のフイルム
キヤリアLSIの端子配列例を示す説明図、第１０
図は従来の方式で1/4デユーテイ駆動を行う場合
に使用される日の字形セグメント液晶表示素子の
電極結線方式を示す図、第１１図はその液晶表示
素子による各表示パターン図、第１２図は従来の
方式で1/2デユーテイ駆動を行う場合の駆動信号
および印加電圧の実効値を示す波形図、第１３図
は従来の方式で1/3デユーテイ駆動を行う場合の
駆動信号および印加電圧の実効値を示す波形図、
第１４図は従来の方式を適用した場合のフイルム
キヤリアLSIの端子配列例を示す説明図、第１５
図はフイルムキヤリアLSIの実装の概略を示す縦
断面図である。 １０……日の字形セグメント液晶表示素子、Ｓ
１〜Ｓ８……セグメント電極、Ｃ１〜Ｃ４……共
通電極。

Claims (1)

1. 【特許請求の範囲】 １ １フレーム期間が５つのタイミング区間に均
   等に分割され、そのうちの１つのタイミング区間
   を補正区間として同一タイミングでもつて４種類
   のコモン信号と、該コモン信号の補正区間に対応
   する区間を除くフレーム期間の内の１つのタイミ
   ング区間にのみ残り３つのタイミング期間に波形
   電圧とは異なる波形電圧がある場合には、前記コ
   モン信号の前記補正区間と同じ区間に補正波形を
   もつ11種類からなるセグメント信号と、よりなる
   １／４デユーテイかつ２値電圧駆動用日の字形セグ
   メント液晶表示素子であつて、 表示領域の上部で横方向に延びる第１セグメン
   ト電極と、第１セグメント電極の右端から下方に
   縦に延びる第２セグメント電極と、第２セグメン
   ト電極の下端から下方に縦に延びる第３セグメン
   ト電極と、第３セグメント電極の下端から左横方
   向に延びる第４セグメント電極と、第１セグメン
   ト電極の左端から下方に縦に延びる第５セグメン
   ト電極と、第５セグメント電極の下端から下方に
   延びる第６セグメント電極と、第２セグメント電
   極の下端と第５セグメント電極の下端との間にわ
   たつて横に延びる第７セグメント電極とを含み、
   さらに、 第１セグメント電極と第２セグメント電極とに
   対向する第１共通電極と、第３セグメント電極と
   第５セグメント電極とに対向する第２共通電極
   と、第７セグメント電極に対向する第３共通電極
   と、第４セグメント電極と第６セグメント電極と
   に対向する第４共通電極とを含み、第１〜第７セ
   グメント電極と第１〜第４共通電極との間に液晶
   が介在され、 第２セグメント電極と第３セグメント電極と第
   ４セグメント電極とが共通に接続され、第１セグ
   メント電極と第５セグメント電極と第６セグメン
   ト電極と第７セグメント電極とが共通に接続され
   ていることを特徴とする日の字形セグメント液晶
   表示素子。