JPH0544115B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、光デイスクのセクタマーク検出回路
に関し、特に高信頼度で光デイスク上に記録され
たセクタマークを検出する回路に関するものであ
る。

〔発明の背景〕

光デイスク装置においては、第７図に示すよう
に、デイスク円板１５にあらかじめ溝１３を螺旋
状に設け、その溝１３に沿つてピツト列（小さな
クボミの列）１４を形成して情報を記録する。光
デイスクからの信号再生は、第８図に示すよう
に、ピツト列の形で情報が記録されたデイスク面
に、レーザビーム１６を照射し、その反射光を検
出することによつて行われる。ピツト１４とレー
ザビーム１６との関係は、ピツト１４に照射され
たビーム１６が狭いピツトを通ることにより回折
するため、反射光が発散しようとする。第８図
ａ，ｂの断面図、平面図に示すように、ピツト１
４の直径（0.5μｍ）に対してレーザスポツト１６
は広がりのため直径が大きくなり、隣接ピツトの
各反射光は、第８図ｃに示すように、重複部分が
生じる。ピツト１４の底からの反射光はピツト周
辺の平坦部分からの反射光に対し1/2波長の光路
差を持ち、互いに逆位相となるため、相殺して検
出される光量が減少する。

また、光デイスク上の情報トラツクは、第９図
に示すように、１本の情報トラツクを複数の領域
（セクタと呼ぶ）に分割し、それぞれの領域にト
ラツク番号、セクタ番号およびその他の記録再生
に必要な情報が記録されている部分（通常、この
部分をIDと呼ぶ）と、追加記録によりユーザデ
ータを記録するデータ部とより構成されている。
例えば、光デイスクのセクタ単位にデータを記録
する方式の一例については、特開昭58−181163号
公報に記載されている。

ID部の先頭には、セクタマークと呼ばれるセ
クタの始点を示す信号がデータの変調方式とは異
なる方式により記録されている。セクタマーク
は、第１０図に示すように、ギヤツプ部（何も記
録されていない領域）とID部の間に存在し、そ
の記録パターンは通常のデータと異なつた変調方
式で、第１０図の２２に示すような形、つまり数
個の長円ピツトの組合せで構成されている。さら
に具体的には、それらの長円ピツトの長さが定め
られており、最初と最後の比較的寸法の長いもの
とその中間に複数個配列された比較的寸法の短い
ものと２種類がある。セクタマークの前のギヤツ
プ領域は、装置間の回転変動吸収分としての領域
であり、かつ上位装置の処理時間確保のための領
域でもある。セクタマークは、読出し／書込み動
作のタイミング信号として使用するため、非常に
高い検出信頼度が要求される。しかし、従来の検
出方式では、再生信号の振幅変動や分解能の劣化
により、セクタマークの偽信号を検出することが
あり、信頼度は低かつた。

第６図は、従来のセクタマーク検出回路の概略
構成図である。

光学ヘツド１により、光デイスクから読出され
た再生信号７１は、プリアンプ２と増幅器３で増
幅されてセクタマーク検出回路６に入力する。セ
クタマーク検出回路６では、先ず、Ａ／Ｄ変換回
路４でデイジタル信号に変換された後、パルス幅
検出回路５で２種類の長円ピツトの寸法が測定さ
れ、セクタマーク（S.M）であると判断されるこ
とにより、セクタマーク信号が出力される。

第１１図は、第６図におけるデータの信号波形
図である。７１はヘツド読出し信号、７２はプリ
アンプ２の出力信号、７３はAGCアンプ３の出
力信号、７４は直流再生信号である。いずれも、
反射光を抵抗で受けた状態の信号波形であるた
め、ローレベルの部分がピツトの存在する部分で
あり、ハイレベルの部分がデイスク上のピツト以
外の部分である。光学ヘツド１により読出された
再生信号７１は、第１１図ａに示すように、光デ
イスクや光ヘツド１の光学的な特性のバラツキに
より振幅変動が大きい信号である。この信号７１
がプリアンプ２により第１１図ａの破線で示す出
力波形となり、小さい振幅の部分が増幅される。
増幅器３に入力した信号７２は、第１１図ｂの出
力信号７３がAGCによりフイードバツクされて、
振幅をハイレベルとローレベルに合わせられ、第
１１図ｃに示す直流再生信号７４となる。

第１２図は第６図のセクタマーク検出回路によ
り検出されたセクタマーク部の波形図であり、第
１３図は第６図のセクタマーク検出回路により検
出されたデータ部の波形図である。

光学ヘツドにより読出された再生信号は、第１
２図では３０（長円ピツトのセクタマーク波形）
であり、第１３図では４２（円形ピツトのデータ
波形）である。ヘツドにより再生された信号は、
セクタマークとデータの判断が不可能であり、全
て同一の回路により検出するが、ここでは両信号
を第１２図と第１３図で別個に解析する。

先ず、セクタマークの場合、第１２図ａに示す
ように、ヘツドアンプの出力信号３０がセクタマ
ーク検出回路６に入力すると、Ａ／Ｄ変換回路４
において、この信号３０はある時間だけ遅延素子
により遅延されて、破線の信号３１の波形が得ら
れる。次に、遅延前の波形と遅延後の波形の差を
とることにより、第１２図ｂの差動信号３３が得
られる。この差動信号３３をある一定の２値スラ
イスレベルV⁺、V^-でスライスし、それらの信号
をフリツプフロツプのセツト入力とリセツト入力
に加えると、第１２図ｃに示すようなデイジタル
信号３５が得られる。この信号３５は、アナログ
信号３０をＡ／Ｄ変換した信号である。しかし、
このような従来のＡ／Ｄ変換回路では、２値のス
ライスレベルV⁺、V^-の値がヘツド出力信号の振
幅に大きく影響され、ヘツド出力信号の信号振幅
が小さい時には差動信号３３がスライスレベルに
達せず、デイジタル信号３５を再生できないこと
がある。

一方、第１３図のデータを検出する場合にも、
Ａ／Ｄ変換回路４でヘツド出力信号４２をある時
間だけ遅延させて信号４１を得た後、両信号の差
をとつて差動信号４３を得る。そして、２値のス
ライスレベルV⁺、V^-でこの差動信号４３をスラ
イスする場合に、やはり差動信号４３の振幅が小
さいとスライスレベルに達しないことがある。ま
た、第１３図１−ｂのように、正常分解能の時に
は、スライスが正常に行われるが、第１３図２−
ｂのように、分解能劣化時には、データ部の記録
情報の再生信号分解能が悪化して、差動信号の一
部のみがスライスされるので、２−ｃのように、
データであるにもかかわらず、長円形ピツトのよ
うな誤つたデイジタル信号４５を再生し、本来の
セクタマークのパターンと誤つて検出してしまう
ことがある。

〔発明の目的〕

本発明の目的は、このような従来の問題を改善
し、セクタマーク検出時には信号振幅の一定な状
態で再生信号を得ることができ、かつデータを分
解能劣化によりセクタマークに誤検出することが
なく、高信頼度でセクタマークの検出ができる光
デイスクのセクタマーク検出回路を提供すること
にある。

〔発明の概要〕

上記目的を達成するため、本発明による光デイ
スクのセクタマーク検出回路は、光デイスクから
光学的に読出された再生信号をAGC増幅器によ
り所定振幅に増幅し、増幅された信号をセクタの
始点位置に記録されたセクタマークの検出回路に
入力する光デイスク装置において、光デイスク上
に記録された各セクタ間に設けられるギヤツプの
領域を上記再生信号により検出し、該ギヤツプに
続くセクタマークの位置を予測するゲート信号を
発生して、上記セクタマーク検出回路に送出する
手段、および上記AGC増幅器の制御電圧の制御
時定数をセクタマーク検出前と検出後とで切換え
る手段を有することに特徴がある。

〔発明の実施例〕

以下、本発明の実施例を、図面により詳細に説
明する。

第１図は、本発明を適用したデータ再生回路お
よびセクタマーク検出回路の全体構成図である。

第１図において、１０１は光デイスクよりデー
タおよびセクタマークを読出す光学ヘツド、１０
２はデータとセクタマーク共通のプリアンプ、１
０３はAGCアンプ、１０４は直流再生回路、１
０５はデータ信号のピーク点検出回路、１０６は
信号のピーク位置を示す信号を発生させる微分回
路、１０７はピーク点位置であるゼロクロス点検
出回路、１０８は本発明によるAGCフイードバ
ツク回路、１０９は振幅検出回路、１１０はリー
ドデータ発生論理回路、１１１は微分振幅検出回
路、１１２は本発明によるセクタマークゲート発
生回路、１１３は第６図に示したセクタマーク検
出回路、１１４はデイジタル信号に変換Ａ／Ｄ変
換回路、１１５は長円ピツトの寸法を測定するた
めのセクタマーク検出論理回路である。

光学ヘツド１０１により読出された再生信号
は、交流結合されてプリアンプ１０２により増幅
され、再生信号が得られる。この再生信号は、第
１１図ａに示すように振幅変動の大きい波形であ
るため、AGCアンプ１０３により振幅が一定な
再生信号（第１１図ｂの波形７３）に変換され
る。AGCアンプ１０３の出力信号は、直流再生
回路１０４によつてピツトに対応するピーク点の
電位が一定となるように、直流成分が付加され、
直流再生信号（第１１図ｃに示す波形７４）が得
られる。AGCフイードバツク回路１０８を制御
するタイミングは、セクタマーク検出回路１１３
によつて与えられる。AGCアンプ１０３の出力
は、ピーク点検出回路１０５に接続され、ピツト
側のピーク点に対応したパルス列に変換される。
ピーク点検出回路１０５は、微分回路１０６とゼ
ロクロス点検出回路１０７とから構成される。微
分回路１０６により微分された信号の振幅が所定
のレベルにあることを、微分振幅検出回路１１１
により検出する。一方、直流再生回路１０４によ
つて直流成分が付加された再生信号の振幅が所定
のレベルにあることを、振幅検出回路１０９によ
つて検出する。リードデータ発生論理回路１１０
では、ピーク点検出回路１０５の出力であるピツ
ト側ピーク点に対応したパルス列と、振幅検出回
路１０９、微分振幅検出回路１１１により検出さ
れた振幅情報から、リードデータ信号を発生す
る。セクタマークゲート発生回路１１２では、リ
ードデータ信号のパルス列のパルス間隔を時間監
視し、ある時間内にリードデータ信号がなけれ
ば、セクタマークゲート信号を発生する。

本発明は、従来の回路と問題となつていた次の
２つの点を解決したものであつて、(a)ヘツド出力
信号の振幅変動によるセクタマークの検出率の低
下および未検出に対しては、ヘツド出力信号を
AGCアンプ１０３により利得制御を行い、信号
振幅を一定とすることにより、振幅変動によるセ
クタマークの誤検出をなくしている。また、(b)デ
ータ部でのデータ分解能劣化によるセクタマーク
の誤検出に対しては、セクタマークがデイスクフ
オーマツト上で、必ずデータの記録されていない
ギヤツプ部の後にあることを利用し、セクタマー
ク信号の検出条件にセクタマークを検出する以前
に必ずギヤツプ部が存在していることを追加する
ことにより、データ部でのセクタマークの誤検出
をなくしている。上記２つの事項を解決した回路
は、AGCフイードバツク回路１０８、セクタマ
ークゲート発生回路１１２、およびセクタマーク
検出回路１１３であるので、以下、第２図、第３
図、第４図および第５図によりそれらの回路につ
いて順次説明する。

第２図は、第１図のAGCフイードバツク回路
の詳細構成図である。

AGCフイードバツク回路１０８には、第１図
に示したように、直流再生回路１０４、セクタマ
ーク検出回路１１３、およびAGCアンプ１０３
がそれぞれ接続されている。

第２図において、２０１，２０２は比較器、２
０３，２０４はAGCアンプ１０３を動作させる
タイミング信号で、ゲインアツプゲート信号とゲ
インダウンゲート信号である。２０５はセクタマ
ークが検出できない時に出力されるレベル信号
（サーチSM信号）である。また、２０６，２０
７は、直流再生信号の信号振幅によりAGCアン
プ１０３のゲインをアツプ／ダウンさせる信号で
ある。AGCアンプ１０３のゲイン制御のための
電圧は、コンデンサC₁と抵抗R₁、R₂、R₃と電源
電圧V⁺により発生させており、この場合には、
コンデンサC₁をデイスチヤージして電圧を下げ
ることによつて、アンプ１０３のゲインを上げる
とともに、コンデンサC₁をチヤージして電圧を
上げることによつてアンプ１０３のゲインを下げ
ている。これと逆にして、アンプ１０３のゲイン
を制御することも勿論可能である。

直流再生回路１０４において、直流成分を付加
した再生信号７４を、比較器２０１，２０２によ
つて基準電圧と比較することにより、AGCアン
プ１０３のゲイン制御信号２０６，２０７を得
る。AGC電圧作成回路２０８（破線内の部分）
は、ゲインアツプ信号２０６が出ている間は、コ
ンデンサC₁の電圧レベルをR₁C₁の時定数で放電
し、AGC制御電圧を下げ、AGCアンプ１０３の
ゲインを上げる。また、ゲインダウン信号２０７
が出ている間は、コンデンサC₁へR₂C₁の時定数
で充電し、AGC制御電圧を上げて、AGCアンプ
１０３のゲインを下げる。このような動作を繰り
返し行うことにより、AGCアンプ１０３の自動
ゲイン制御を行う。ここで、AGCアンプ１０３
を動作させるタイミング信号２０３，２０４は、
セクタマークより時間監視を行い、各セクタのあ
る特定パターン（本実施例では、最高周波数）で
記録された位置に発生するように、タイミング信
号発生回路２０９により作成される。セクタマー
クが検出されない状態では、サーチSM信号２０
５により、コンデンサC₁の電圧レベルをR₃C₁（R₃
≫R₁，R₂）の時定数でゆつくり下げ、AGCアン
プ１０３のゲインを上げる。この際に、ゲインが
上がり過ぎて回路が飽和しないように、ゲインダ
ウンゲート信号２０７もサーチSMの時には同時
に発生するように、タイミング信号発生回路２０
９で制御する。これにより、AGCアンプ１０３
は、信号振幅の最も大きい最低周波数の信号振幅
を一定に保つように動作する。最低周波数が一定
となるように制御された状態で、セクタマークが
セクタマーク検出回路１１３により検出される
と、サーチSM信号２０５は反転し、AGCアンプ
１０３のゲインは、ゲインアツプゲート信号２０
３、ゲインダウンゲート信号２０４により制御さ
れるようになる。ここで、サーチSM信号２０５
は、セクタマークがある所定の時間内に到達する
か否かを時間監視することによつて、簡単に作成
することができる。

このようにして、AGCアンプ１０３では、セ
クタマークおよびデータが、Ａ／Ｄ変換回路１１
４および微分回路１０６のハイ側とロー側のスラ
イスレベルを越えるレベルまで振幅を上下させる
ようにフイードバツクされる。

第３図は、第１図のセクタマークゲート作成回
路の回路構成図であり、第４図は第３図の回路の
動作タイムチヤートである。

第２図に示すように、セクタマーク（以下、
SM）ゲート作成回路１１２は、リードデータ発
生論理回路１１０からリードデータ信号のパルス
列を受けて、パルス間隔を監視することにより、
SMゲートを発生し、セクタマーク検出回路１１
３に送出する。２１２，２１９はリトリガブルワ
ンシヨツト・マルチバイブレータであり、２１３
はフリツプフロツプである。また、第４図におい
て、２１４はデイスク上のフオーマツト、２１５
はリードデータ発生論理回路１１０の出力信号の
リードデータ、２１６はリトリガラブルワンシヨ
ツトマルチバイブレータ２１９の出力信号、２１
７はワンシヨツト・マルチバイブレータ２１２の
出力信号、２１８はフリツプフロツプ２１３の出
力信号、つまりSMゲート信号である。

第４図のデイスク上のフオーマツト２１４にお
いて、SM、ID、DATAの全領域の前に存在する
ギヤツプ部（GAP）は、何も信号が書き込まれ
ていない領域であつて、DATA領域のパルス列
の立下りからSM領域のパルス列の立上りまでの
間である。従つて、SMゲート作成回路１１２
は、論理回路１１０からのリードデータパルス２
１５の立上り時点でリトリガブルワンシヨツト２
１９をトリガし、所定時間内にパルスがトリガさ
れていることを監視している。所定時間内にパル
スがトリガされなければ、ギヤツプ領域の始端で
あつて、ワンシヨツト２１９の出力信号２１６は
反転した信号となる（第４図の２１６の負極性パ
ルス）。そして、またリードデータパルス２１５
がトリガされると、ワンシヨツト２１９の出力信
号２１６はその立上りにより反転して正極性とな
り、パルス列の途切れるまでそのレベルを保持す
る。ワンシヨツトマルチバイブレータ２１２は、
リトリガラブルワンシヨツトマルチバイブレータ
２１９の立上りでSM領域＋αの時間幅Ｔのパル
ス幅のワンシヨツトパルス２１７を発生する。α
は、余裕時間を持たせるためのものである。ワン
シヨツト２１９と２１２の出力信号を、第３図の
ように、フリツプフロツプ２１３のセツト入力端
子Ｓとトリガ入力端子Ｔに入力することにより、
出力としてSM GATE信号２１８を得る。これ
をセクタマーク検出回路１１３に送出することに
より、検出回路１１３ではこのゲート期間内に誤
りなくセクタマークを検出できる。

第５図は、第１図におけるセクタマーク検出回
路のＡ／Ｄ変換回路の構成図である。

第５図において、６１は遅延素子、６２は増幅
器、６３，６４は比較器、６５はフリツプフロツ
プである。また、このＡ／Ｄ変換回路１１４は、
出力側にSM検出論理回路１１５が、また入力側
にAGCアンプ１０３が、それぞれ接続されてお
り、SM検出論理回路１１５に接続されるAND
ゲートの一方の入力にはSMゲート発生回路１１
２が接続されている。AGCアンプ１０３から入
力する信号は、第１２図ａおよび第１３図ａに示
すようなセクタマークの波形３０、またはデータ
信号波形４２である。これらの信号波形３０，４
２がこのＡ／Ｄ変換回路１１４に入力すると、一
方は遅延素子６１を径て増幅器６２に入力し、他
方はそのまま増幅器６２に入力することにより、
差動信号（第１２図ｂの３３、または第１３図ｂ
の４３）が得られる。これらの信号３３，４３
を、ある一定のスライスレベルV⁺、V^-と比較器
６３，６４において比較する。そして、その比較
器６３，６４の各出力を、フリツプフロツプ６５
のセツト入力端子Ｓとリセツト入力端子Ｒに入力
することにより、第１２図ｃのセクタマーク３５
または第１３図ｃのデータ信号４４を得ることが
できる。フリツプフロツプ６５の出力信号を、前
述したSM GATE信号２１８とでAND条件をと
り、プリSM信号をSM検出論理回路１１５に送
出する。SM GATE信号２１８は、セクタマー
クの領域時間のみでオンするため、第１２図ｃの
セクタマーク３５のみが検出されてSM検出論理
回路１１５に出力される。従つて、第１３図ｃに
示すように、データ中で誤つたデイジタル信号４
５が発生しても、ANDゲートで排除され、プリ
SM信号では、セクタマーク領域以外の信号はす
べて除去される。プリSM信号は、SM検出論理
回路１１５によりそのパルス幅が認識され、規定
の長さが測定されることにより、セクタマークと
なつて出力される。

このように、本実施例においては、AGCを実
行するタイミング信号のセクタマークがない状態
でも、リードデータ再生回路のAGCアンプを本
来のリードデータ再生時の時定数より充分に大き
くして、信号振幅の最も大きいレベルでAGCを
加えることにより、セクタマーク検出時も信号振
幅の一定な状態で再生信号を得るようにしてい
る。また、媒体上のデータフオーマツトよりセク
タマークの発生位置を予測するゲート信号を作成
することにより、データ中での分解能劣化による
セクタマークの誤検出を防止するようにしてい
る。

〔発明の効果〕 以上説明したように、本発明によれば、ヘツド
出力信号の振幅変動によるセクタマークの検出率
の低下または未検出をなくすとともに、データ部
でのデータ分解能劣化によるセクタマークの誤検
出をなくすことができるので、きわめて高信頼度
でセクタマークを検出することが可能である。

【図面の簡単な説明】

第１図は本発明を適用するデータ再生回路とセ
クタマーク検出回路の全体構成図、第２図は第１
図のAGCフイードバツク回路の構成図、第３図
は第１図のセクタマークゲート発生回路の詳細構
成図、第４図は第３図の回路の動作タイミングチ
ヤート、第５図は第１図のセクタマーク検出回路
のＡ／Ｄ変換回路の構成図、第６図は従来のセク
タマーク検出回路のブロツク図、第７図、第８図
は光デイスク再生動作の原理図、第９図、第１０
図は光デイスク上のフオーマツトセクタマークの
説明図、第１１図は第６図での各点における再生
信号波形図、第１２図は従来のセクタマーク検出
時のＡ／Ｄ変換原理図、第１３図は従来のデータ
部のＡ／Ｄ変換時におけるセクタマーク誤検出の
原理図である。 １０１：光ヘツド、１０２：プリアンプ、１０
３：AGCアンプ、１０４：直流再生回路、１０
５：ピーク点検出回路、１０８：AGCフイード
バツク回路、１１３：セクタマーク検出回路、１
１２：SM GATE発生回路。

Claims (1)

【特許請求の範囲】
1. １ 光デイスクから光学的に読出された再生信号
   をAGC増幅器により所定振幅に増幅し、増幅さ
   れた信号をセクタ（情報記録単位）の始点位置に
   記録されたセクタマークの検出回路に入力する光
   デイスク装置において、光デイスク上に記録され
   た各セクタ間に設けられるギヤツプの領域を上記
   再生信号より検出し、該ギヤツプに続くセクタマ
   ークの位置を予測するゲート信号を発生して、上
   記セクタマーク検出回路に送出する手段、および
   上記AGC増幅器の制御電圧の制御時定数をセク
   タマーク検出前と検出後とで切換える手段を有す
   ることを特徴とする光デイスクのセクタマーク検
   出回路。