JPH0546175U

JPH0546175U - Auto duty control drive circuit

Info

Publication number: JPH0546175U
Application number: JP9252491U
Authority: JP
Inventors: 和宏佐藤
Original assignee: セイコー電子工業株式会社
Priority date: 1991-11-12
Filing date: 1991-11-12
Publication date: 1993-06-18

Abstract

(57)【要約】【目的】駆動信号デューティーのＯＦＦタイムを無調
整でフライバック・パルスのパルス幅にコントロールで
きるオート・デューティー・コントロール駆動回路を得
る。【構成】水平偏向回路からのドライブ信号で駆動され
るトランジスタ１と、フライバック・パルスをコンデン
サ６、７で容量分割した信号で駆動されるトランジスタ
２と、この２つのトランジスタのコレクタ出力を入力と
し、出力信号をフライバック・パルス発生回路内のパワ
ーＭＯＳ・ＦＥＴの駆動信号とするトランジスタ３、４
からなるコンプリメンタリ・エミッタ・フォロア出力バ
ッファとで構成されるオート・デューティー・コントロ
ール駆動回路である。【効果】パワーＭＯＳ・ＦＥＴの駆動信号デューティ
ーのＯＦＦタイムを無調整で最適にコントロールするこ
とができる。また、ディスクリート部品の簡単な構成で
実現でき、コストパフォーマンスが高い。 (57) [Abstract] [Purpose] To obtain an auto duty control drive circuit that can control the OFF time of the drive signal duty to the pulse width of the flyback pulse without adjustment. [Structure] A transistor 1 driven by a drive signal from a horizontal deflection circuit, a transistor 2 driven by a signal obtained by capacitively dividing a flyback pulse by capacitors 6 and 7, and collector outputs of these two transistors as inputs. , Transistors 3 and 4 whose output signals are drive signals for the power MOS FET in the flyback pulse generation circuit
It is an auto duty control drive circuit consisting of a complementary emitter follower output buffer consisting of. [Effect] The OFF time of the drive signal duty of the power MOS • FET can be optimally controlled without adjustment. In addition, it can be realized with a simple configuration of discrete components, and has high cost performance.

Description

[Detailed description of the device]

【０００１】[0001]

[Industrial applications]

本考案は、ＣＲＴモニターに使用される高圧発生回路のオート・デューティー・コントロール駆動回路に関する。 The present invention relates to an auto duty control drive circuit for a high voltage generation circuit used in a CRT monitor.

【０００２】[0002]

[Prior Art]

従来の高圧発生回路において、図３に示すようにフライバック方式高圧発生回路に使用されるドライブ用スイッチング・パワーデバイスがパワーＭＯＳ・ＦＥＴ５の場合では、モノマルチ・バイブレター８により水平偏向回路からの駆動信号９のＯＦＦタイムをフライバック・パルスのパルス幅に調整する。その出力信号を小信号ＮＰＮトランジスタ３と小信号ＰＮＰトランジスタ４から成るコンプリメンタリ・エミッタ・フォロワ出力バッファ１０に入力し、その出力でパワーＭＯＳ・ＦＥＴ５のゲートを駆動するのが一般的である。 In the conventional high voltage generation circuit, as shown in FIG. 3, when the drive switching power device used in the flyback type high voltage generation circuit is the power MOS / FE T5, the horizontal deflection circuit is driven by the mono-multi vibrator 8. Adjust the OFF time of the drive signal 9 from the pulse width of the flyback pulse. The output signal is generally input to a complementary-emitter-follower output buffer 10 composed of a small-signal NPN transistor 3 and a small-signal PNP transistor 4, and its output drives a gate of a power MOS FET 5.

【０００３】[0003]

[Problems to be solved by the device]

しかし、従来の駆動回路おいて、モノマルチ・バイブレターを使用してパルス幅設定を行うと、モノマルチ・バイブレター自体のばらつきが温度特性を含めて１７％以上あり、更に周辺回路に使用される抵抗やコンデンサの精度も含めると２０％以上になるため、固定定数での使用は難しく、調整が不可欠になる。又、水平偏向回路からの駆動信号の周波数が変わることや高圧出力の負荷が変わることで、フライバック・パルスに重畳されているリンギング成分の位相変化が起こり、フライバック・パルスのパルス幅が変化する。そのため、水平同期信号の入力範囲が広いマルチ・シンク・ＣＲＴモニターで前記駆動回路を使用する場合は、パワーＭＯＳ・ＦＥＴを駆動している信号のＯＦＦタイムを一定に設定しても、フライバック・パルスが立ち上がっている間にパワーＭＯＳ・ＦＥＴがＯＮ状態になり、素子が異常発熱したり、フライバック・パルスのパルス幅に対してパワーＭＯＳ・ＦＥＴのＯＦＦタイムが長くなりすぎて、フライバック・パルスが出てはいけない時間に波高値の低いフライバック・パルスが発生してしまうという課題があった。 However, when the pulse width is set using the mono-multi vibrator in the conventional drive circuit, the variation of the mono-multi vibrator is 17% or more including the temperature characteristics, and it is used in the peripheral circuit. The accuracy of resistors and capacitors is 20% or more, so it is difficult to use a fixed constant and adjustment is essential. Also, as the frequency of the drive signal from the horizontal deflection circuit changes and the load of the high voltage output changes, the phase change of the ringing component superimposed on the flyback pulse occurs and the pulse width of the flyback pulse is changed. Changes. Therefore, when using the drive circuit in a multi-sync CRT monitor with a wide horizontal sync signal input range, the flyback can be set even if the OFF time of the signal driving the power MOS FET is set to a constant value.・ While the pulse rises, the power MOS ・ FET turns ON, the element abnormally heats up, or the power MOS ・ FET OFF time becomes too long for the pulse width of the flyback pulse. There was a problem that a flyback pulse with a low peak value was generated at the time when the flyback pulse should not come out.

【０００４】本考案は、この様な問題点を解決するものであり、簡単な回路構成で正常なフライバック・パルスが立ち上がっている時間を検出して、パルス幅が変わった時でも、無調整で、ドライブ用スイッチング・パワーデバイスであるパワーＭＯＳ・ＦＥＴをその時間だけ確実にＯＦＦさせる駆動回路を得ることを目的としている。The present invention solves such a problem, and detects the time when a normal flyback pulse rises with a simple circuit configuration, and does not adjust even when the pulse width changes. The objective is to obtain a drive circuit that turns off the power MOS FET that is a switching power device for drive only during that time.

【０００５】[0005]

[Means for Solving the Problems]

本考案は、上記の問題を解決する手段として、水平偏向回路から送られてくるドライブ信号でドライブ用スイッチング・パワーデバイスであるパワーＭＯＳ・ＦＥＴを駆動するだけでなく、該パワーＭＯＳ・ＦＥＴが含まれるフライバック・パルス発生回路で発生させたフライバック・パルスで該パワーＭＯＳ・ＦＥＴを駆動することにより、パルス幅が変わった時でも、該パワーＭＯＳ・ＦＥＴの駆動信号のデューティーを自動的に最適化できるように構成するものである。 As a means for solving the above problems, the present invention not only drives a power MOS • FET which is a switching power device for driving by a drive signal sent from a horizontal deflection circuit, but also includes the power MOS • FET. By driving the power MOS FET with the flyback pulse generated by the flyback pulse generator circuit, the duty of the drive signal of the power MOS FET is automatically optimized even when the pulse width changes. It is configured so that it can be realized.

【０００６】[0006]

[Action]

上記のように構成されたパワーＭＯＳ・ＦＥＴの駆動回路では、フライバック・パルスを用いたゲート駆動信号を発生させることで、水平同期信号の周波数の変化や、フライバック・トランス２次側負荷の変化によって前記フライバック・パルスのパルス幅が変化した時でも、無調整で、該パワーＭＯＳ・ＦＥＴのゲート駆動信号のＯＦＦタイムを前記パルス幅にコントロールして、ドライブ用スイッチング・パワーデバイスである該パワーＭＯＳ・ＦＥＴの最適駆動を行うことができる。 In the power MOS • FET drive circuit configured as described above, the gate drive signal using the flyback pulse is generated to change the frequency of the horizontal sync signal and the secondary side load of the flyback transformer. Even when the pulse width of the flyback pulse changes due to the change, the OFF time of the gate drive signal of the power MOS FET is controlled to the pulse width without adjustment, and the drive switching power device is controlled. It is possible to optimally drive a certain power MOS • FET.

【０００７】[0007]

【Example】

以下に本考案の実施例を図１に基づいて説明する。図１において、ベースに水平偏向回路から送られてくるドライブ信号（図２（ｂ))を入力したエミッタ接地で動作する小信号ＮＰＮトランジスタ１と、パワーＭＯＳ・ＦＥＴ５のドレインに発生するフライバック・パルス（図２（ａ))をコンデンサ６とコンデンサ７で容量分割した出力（図２（ｃ))をベース入力としたエミッタ接地で動作する小信号ＮＰＮトラジスタ２と、小信号ＮＰＮトランジスタ１のコレクタ出力と前記小信号ＮＰＮトランジスタ２のコレクタ出力とがベース入力となり、コレクタ出力（図２（ｄ))がパワーＭＯＳ・ＦＥＴ５のゲートに接続される小信号ＮＰＮトランジスタ３と小信号ＰＮＰトランジスタ４から成るコンプリメンタリ・エミッタ・フォロワ出力バッファ１０とで構成されるオート・デューティー・コントール駆動回路が示されている。 An embodiment of the present invention will be described below with reference to FIG. In Fig. 1, a small signal NPN transistor 1 operating with the emitter grounded by inputting the drive signal (Fig. 2 (b)) sent from the horizontal deflection circuit to the base, and a flyback generated at the drain of the power MOS FET5. A small signal NPN transistor 2 and a small signal NPN transistor 1 which operate by grounding the emitter with the output (Fig. 2 (c)) obtained by capacitance division of the pulse (Fig. 2 (a)) by the capacitors 6 and 7 as the base input. Of the small signal NPN transistor 2 and the collector output of the small signal NPN transistor 2 serve as base inputs, and the collector output (FIG. 2 (d)) is connected to the gate of the power MOS • FET 5 and the small signal NPN transistor 3 and the small signal PNP transistor. Complementary emitter consisting of 4 and auto duty consisting of follower output buffer 10 Ntoru drive circuit.

【０００８】次にその動作を図２に基づいて説明する。図２（ａ）は前記パワーＭＯＳ・ＦＥＴ５のドレインに発生するフライバック・パルスを示しているが、フライバック・パルスを発生させるためには、フライバック・パルスのパルス幅、Ｔ１−Ｔ３の間、前記パワーＭＯＳ・ＦＥＴ５をＯＦＦさせなければならない。水平偏向回路からのドライブ信号９によりエミッタ接地で動作する小信号ＮＰＮトランジスタ１のベース入力波形は図２（ｂ）となり、Ｔ１−Ｔ２の間コレクタの電位はＧＮＤになる。そのため、コンプリメンタリ・エミッタ・フォロワ出力バッファ１０の出力もＧＮＤになり、前記パワーＭＯＳ・ＦＥＴ５はＴ１−Ｔ２の間、ＯＦＦとなる。Next, the operation will be described with reference to FIG. FIG. 2 (a) shows the flyback pulse generated at the drain of the power MOS FET5. To generate the flyback pulse, the pulse width of the flyback pulse, T1-T3. During this period, the power MOS • FET 5 must be turned off. The base input waveform of the small signal NPN transistor 1 which operates with the emitter grounded by the drive signal 9 from the horizontal deflection circuit is as shown in FIG. 2B, and the potential of the collector becomes GND during T1-T2. Therefore, the output of the complementary-emitter-follower output buffer 10 also becomes GND, and the power MOS-FET 5 becomes OFF during T1-T2.

【０００９】この前記パワーＭＯＳ・ＦＥＴ５のＯＦＦにより、フライバック・パルスが発生するが、フライバック・パルスのパルス幅はフライバック・パルス発生回路内の定数により、ほぼＴ１−Ｔ３となる。フライバック・パルスをコンデンサ６とコンデンサ７で容量分割したフライバック・パルス信号によりエミッタ接地で動作する小信号ＮＰＮトラジスタ２のベース入力波形は図２（ｃ）となり、Ｔ１− Ｔ３の間コレクタの電位はＧＮＤになる。そのため、コンプリメンタリ・エミッタ・フォロワ出力バッファ１０の出力１０もＧＮＤになり、前記パワーＭＯＳ・ＦＥＴ５はＴ２−Ｔ３の間もＯＦＦとなる。これらより、前記パワーＭＯＳ・ＦＥＴ５を駆動する信号であり、コンプリメンタリ・エミッタ・フォロア出力バッファの出力は図２（ｄ）のようにフライバック・パルスのパルス幅、Ｔ１−Ｔ３の間だけを確実にＧＮＤになり、前記パワーＭＯＳ・ＦＥＴ５をＯＦＦにする駆動を行う。A flyback pulse is generated when the power MOS FET 5 is turned off. The pulse width of the flyback pulse is approximately T1 to T3 due to the constant in the flyback pulse generation circuit. The base input waveform of the small signal NPN transistor 2 which operates with the emitter grounded by the flyback pulse signal in which the flyback pulse is capacitively divided by the capacitor 6 and the capacitor 7 is as shown in Fig. 2 (c). The electric potential becomes GND. Therefore, the output 10 of the complementary emitter-follower output buffer 10 also becomes GND, and the power MOS-FET 5 remains OFF during T2-T3. From these, it is a signal that drives the power MOS FET5, and the output of the complementary emitter follower output buffer is limited to the pulse width of the flyback pulse, T1-T3, as shown in FIG. 2 (d). It becomes GND surely, and drive to turn off the power MOS • FET5.

【００１０】[0010]

[Effect of the device]

本考案は以上説明したように、ドライブ用スイッチング・パワーデバイスであるパワーＭＯＳ・ＦＥＴのドレインに発生しているフライバック・パルスを用いた駆動信号と従来までの水平偏向回路からの駆動信号を組み合わせることにより、パワーＭＯＳ・ＦＥＴの駆動信号のＯＦＦタイム設定に調整器を使用する事なく、更に水平同期信号の周波数が変化したときや、フライバック・トランス２次側負荷の変化したときのフライバック・パルスのパルス幅の変化にも柔軟に対応した駆動信号を発生し、ドライブ用スイッチング・パワーデバイスである該パワーＭＯＳ・ＦＥＴを最適に駆動することができる。 As described above, the present invention provides a drive signal using a flyback pulse generated at the drain of a power MOS FET, which is a switching power device for drive, and a drive signal from a conventional horizontal deflection circuit. By combining them, without using an adjuster for setting the OFF time of the drive signal of the power MOS FET, when the frequency of the horizontal sync signal changes or when the load on the secondary side of the flyback transformer changes. A drive signal that flexibly responds to changes in the pulse width of the flyback pulse can be generated to optimally drive the power MOS FET that is a switching power device for drive.

【００１１】また、小信号トランジスタ等のディスクリート部品を用い、部品点数も少なく簡単な構成で実現できる回路であり、モノマルチ・バイブレーターを使用する従来回路よりも、コスト・パフォーマンスに優れているという効果がある。[0011] Further, it is a circuit that uses discrete parts such as small-signal transistors and can be realized with a simple configuration with a small number of parts, and is said to be superior in cost performance to a conventional circuit using a mono-multi vibrator. effective.

【図面の簡単な説明】[Brief description of drawings]

【図１】本考案のオート・デューティー・コントロール
駆動回路の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of an auto duty control drive circuit of the present invention.

【図２】本考案のオート・デューティー・コントロール
駆動回路の動作説明に供する各部の電圧波形である。FIG. 2 is a voltage waveform of each part used for explaining the operation of the auto duty control drive circuit of the present invention.

【図３】従来のデューティー・コントロール駆動回路で
ある。FIG. 3 is a conventional duty control drive circuit.

[Explanation of symbols]

９水平偏向回路からの駆動信号１０コンプリメンタリ・エミッタ・フォロワ出力バッ
ファ１１フライバックパルス発生回路9 Drive signal from horizontal deflection circuit 10 Complementary-emitter-follower output buffer 11 Flyback pulse generation circuit

Claims

[Scope of utility model registration request]

1. A flyback type high voltage generating circuit for a multi-scan CRT monitor, a flyback pulse generating circuit, a transistor to which a drive signal from a horizontal deflection circuit is input, and an output of the flyback pulse generating circuit. An auto-duty control drive circuit comprising: another transistor which receives as an input, and an output buffer which receives the collectors of the two transistors and supplies a signal to the flyback pulse generating circuit.