JPH0546175U - オート・デユーテイー・コントロール駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 駆動信号デューティーのＯＦＦタイムを無調
整でフライバック・パルスのパルス幅にコントロールで
きるオート・デューティー・コントロール駆動回路を得
る。 【構成】 水平偏向回路からのドライブ信号で駆動され
るトランジスタ１と、フライバック・パルスをコンデン
サ６、７で容量分割した信号で駆動されるトランジスタ
２と、この２つのトランジスタのコレクタ出力を入力と
し、出力信号をフライバック・パルス発生回路内のパワ
ーＭＯＳ・ＦＥＴの駆動信号とするトランジスタ３、４
からなるコンプリメンタリ・エミッタ・フォロア出力バ
ッファとで構成されるオート・デューティー・コントロ
ール駆動回路である。 【効果】 パワーＭＯＳ・ＦＥＴの駆動信号デューティ
ーのＯＦＦタイムを無調整で最適にコントロールするこ
とができる。また、ディスクリート部品の簡単な構成で
実現でき、コストパフォーマンスが高い。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＣＲＴモニターに使用される高圧発生回路のオート・デューティー ・コントロール駆動回路に関する。

【０００２】

【従来の技術】

従来の高圧発生回路において、図３に示すようにフライバック方式高圧発生回 路に使用されるドライブ用スイッチング・パワーデバイスがパワーＭＯＳ・ＦＥ Ｔ５の場合では、モノマルチ・バイブレター８により水平偏向回路からの駆動信 号９のＯＦＦタイムをフライバック・パルスのパルス幅に調整する。その出力信 号を小信号ＮＰＮトランジスタ３と小信号ＰＮＰトランジスタ４から成るコンプ リメンタリ・エミッタ・フォロワ出力バッファ１０に入力し、その出力でパワー ＭＯＳ・ＦＥＴ５のゲートを駆動するのが一般的である。

【０００３】

【考案が解決しようとする課題】

しかし、従来の駆動回路おいて、モノマルチ・バイブレターを使用してパルス 幅設定を行うと、モノマルチ・バイブレター自体のばらつきが温度特性を含めて １７％以上あり、更に周辺回路に使用される抵抗やコンデンサの精度も含めると ２０％以上になるため、固定定数での使用は難しく、調整が不可欠になる。又、 水平偏向回路からの駆動信号の周波数が変わることや高圧出力の負荷が変わるこ とで、フライバック・パルスに重畳されているリンギング成分の位相変化が起こ り、フライバック・パルスのパルス幅が変化する。そのため、水平同期信号の入 力範囲が広いマルチ・シンク・ＣＲＴモニターで前記駆動回路を使用する場合は 、パワーＭＯＳ・ＦＥＴを駆動している信号のＯＦＦタイムを一定に設定しても 、フライバック・パルスが立ち上がっている間にパワーＭＯＳ・ＦＥＴがＯＮ状 態になり、素子が異常発熱したり、フライバック・パルスのパルス幅に対してパ ワーＭＯＳ・ＦＥＴのＯＦＦタイムが長くなりすぎて、フライバック・パルスが 出てはいけない時間に波高値の低いフライバック・パルスが発生してしまうとい う課題があった。

【０００４】 本考案は、この様な問題点を解決するものであり、簡単な回路構成で正常なフ ライバック・パルスが立ち上がっている時間を検出して、パルス幅が変わった時 でも、無調整で、ドライブ用スイッチング・パワーデバイスであるパワーＭＯＳ ・ＦＥＴをその時間だけ確実にＯＦＦさせる駆動回路を得ることを目的としてい る。

【０００５】

【課題を解決するための手段】

本考案は、上記の問題を解決する手段として、水平偏向回路から送られてくる ドライブ信号でドライブ用スイッチング・パワーデバイスであるパワーＭＯＳ・ ＦＥＴを駆動するだけでなく、該パワーＭＯＳ・ＦＥＴが含まれるフライバック ・パルス発生回路で発生させたフライバック・パルスで該パワーＭＯＳ・ＦＥＴ を駆動することにより、パルス幅が変わった時でも、該パワーＭＯＳ・ＦＥＴの 駆動信号のデューティーを自動的に最適化できるように構成するものである。

【０００６】

【作用】

上記のように構成されたパワーＭＯＳ・ＦＥＴの駆動回路では、フライバック ・パルスを用いたゲート駆動信号を発生させることで、水平同期信号の周波数の 変化や、フライバック・トランス２次側負荷の変化によって前記フライバック・ パルスのパルス幅が変化した時でも、無調整で、該パワーＭＯＳ・ＦＥＴのゲー ト駆動信号のＯＦＦタイムを前記パルス幅にコントロールして、ドライブ用スイ ッチング・パワーデバイスである該パワーＭＯＳ・ＦＥＴの最適駆動を行うこと ができる。

【０００７】

【実施例】

以下に本考案の実施例を図１に基づいて説明する。図１において、ベースに水 平偏向回路から送られてくるドライブ信号（図２（ｂ))を入力したエミッタ接地 で動作する小信号ＮＰＮトランジスタ１と、パワーＭＯＳ・ＦＥＴ５のドレイン に発生するフライバック・パルス（図２（ａ))をコンデンサ６とコンデンサ７で 容量分割した出力（図２（ｃ))をベース入力としたエミッタ接地で動作する小信 号ＮＰＮトラジスタ２と、小信号ＮＰＮトランジスタ１のコレクタ出力と前記小 信号ＮＰＮトランジスタ２のコレクタ出力とがベース入力となり、コレクタ出力 （図２（ｄ))がパワーＭＯＳ・ＦＥＴ５のゲートに接続される小信号ＮＰＮトラ ンジスタ３と小信号ＰＮＰトランジスタ４から成るコンプリメンタリ・エミッタ ・フォロワ出力バッファ１０とで構成されるオート・デューティー・コントール 駆動回路が示されている。

【０００８】 次にその動作を図２に基づいて説明する。図２（ａ）は前記パワーＭＯＳ・Ｆ ＥＴ５のドレインに発生するフライバック・パルスを示しているが、フライバッ ク・パルスを発生させるためには、フライバック・パルスのパルス幅、Ｔ１−Ｔ ３の間、前記パワーＭＯＳ・ＦＥＴ５をＯＦＦさせなければならない。水平偏向 回路からのドライブ信号９によりエミッタ接地で動作する小信号ＮＰＮトランジ スタ１のベース入力波形は図２（ｂ）となり、Ｔ１−Ｔ２の間コレクタの電位は ＧＮＤになる。そのため、コンプリメンタリ・エミッタ・フォロワ出力バッファ １０の出力もＧＮＤになり、前記パワーＭＯＳ・ＦＥＴ５はＴ１−Ｔ２の間、Ｏ ＦＦとなる。

【０００９】 この前記パワーＭＯＳ・ＦＥＴ５のＯＦＦにより、フライバック・パルスが発 生するが、フライバック・パルスのパルス幅はフライバック・パルス発生回路内 の定数により、ほぼＴ１−Ｔ３となる。フライバック・パルスをコンデンサ６と コンデンサ７で容量分割したフライバック・パルス信号によりエミッタ接地で動 作する小信号ＮＰＮトラジスタ２のベース入力波形は図２（ｃ）となり、Ｔ１− Ｔ３の間コレクタの電位はＧＮＤになる。そのため、コンプリメンタリ・エミッ タ・フォロワ出力バッファ１０の出力１０もＧＮＤになり、前記パワーＭＯＳ・ ＦＥＴ５はＴ２−Ｔ３の間もＯＦＦとなる。これらより、前記パワーＭＯＳ・Ｆ ＥＴ５を駆動する信号であり、コンプリメンタリ・エミッタ・フォロア出力バッ ファの出力は図２（ｄ）のようにフライバック・パルスのパルス幅、Ｔ１−Ｔ３ の間だけを確実にＧＮＤになり、前記パワーＭＯＳ・ＦＥＴ５をＯＦＦにする駆 動を行う。

【００１０】

【考案の効果】

本考案は以上説明したように、ドライブ用スイッチング・パワーデバイスであ るパワーＭＯＳ・ＦＥＴのドレインに発生しているフライバック・パルスを用い た駆動信号と従来までの水平偏向回路からの駆動信号を組み合わせることにより 、パワーＭＯＳ・ＦＥＴの駆動信号のＯＦＦタイム設定に調整器を使用する事な く、更に水平同期信号の周波数が変化したときや、フライバック・トランス２次 側負荷の変化したときのフライバック・パルスのパルス幅の変化にも柔軟に対応 した駆動信号を発生し、ドライブ用スイッチング・パワーデバイスである該パワ ーＭＯＳ・ＦＥＴを最適に駆動することができる。

【００１１】 また、小信号トランジスタ等のディスクリート部品を用い、部品点数も少なく 簡単な構成で実現できる回路であり、モノマルチ・バイブレーターを使用する従 来回路よりも、コスト・パフォーマンスに優れているという効果がある。

【図面の簡単な説明】

【図１】本考案のオート・デューティー・コントロール
駆動回路の一実施例を示す回路図である。

【図２】本考案のオート・デューティー・コントロール
駆動回路の動作説明に供する各部の電圧波形である。

【図３】従来のデューティー・コントロール駆動回路で
ある。

【符号の説明】

９ 水平偏向回路からの駆動信号 １０ コンプリメンタリ・エミッタ・フォロワ出力バッ
ファ １１ フライバックパルス発生回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】マルチスキャン・ＣＲＴモニターのフライ
   バック方式高圧発生回路において、フライバック・パル
   ス発生回路と、水平偏向回路からのドライブ信号を入力
   とするトランジスタと、前記フライバック・パルス発生
   回路の出力を入力とする他のトランジスタと、前記２つ
   のトランジスタのコレクタを入力とし、前記フライバッ
   ク・パルス発生回路に信号を供給する出力バッファとか
   らなることを特徴とするオート・デューティー・コント
   ロール駆動回路。