JPH0546340Y2 - - Google Patents
Info
- Publication number
- JPH0546340Y2 JPH0546340Y2 JP1986095030U JP9503086U JPH0546340Y2 JP H0546340 Y2 JPH0546340 Y2 JP H0546340Y2 JP 1986095030 U JP1986095030 U JP 1986095030U JP 9503086 U JP9503086 U JP 9503086U JP H0546340 Y2 JPH0546340 Y2 JP H0546340Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- amplifier
- differential amplifier
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、特性の異なる複数の信号源に対応
して設置した増幅器を任意に選択して増幅を行う
増幅回路に係り、たとえば、フロツピイデイスク
などの記憶メデイアの読取りのために設置された
磁気ヘツドからの入力信号の増幅に関する。
して設置した増幅器を任意に選択して増幅を行う
増幅回路に係り、たとえば、フロツピイデイスク
などの記憶メデイアの読取りのために設置された
磁気ヘツドからの入力信号の増幅に関する。
従来、フロツピイデイスクなどの記憶メデイア
にデータを書き込みまたは書き込まれたデータを
読み取るデイスク駆動装置では、設置される磁気
ヘツドの特性が異なるため、設置する磁気ヘツド
に応じて増幅回路側では利得特性を切り換えて対
応するようにしている。
にデータを書き込みまたは書き込まれたデータを
読み取るデイスク駆動装置では、設置される磁気
ヘツドの特性が異なるため、設置する磁気ヘツド
に応じて増幅回路側では利得特性を切り換えて対
応するようにしている。
第２図は、その増幅回路を示しており、トラン
ジスタ２，４、抵抗６，８および定電流源１０，
１２を設置して差動増幅器を構成し、所望の増幅
利得を設定するための抵抗値の異なる抵抗１４，
１６を設置している。この増幅回路はICで構成
し、スイツチ１８は外部に接続された機械的なス
イツチ、Ａ，Ｂ，Ｃはその接点を表わす。
ジスタ２，４、抵抗６，８および定電流源１０，
１２を設置して差動増幅器を構成し、所望の増幅
利得を設定するための抵抗値の異なる抵抗１４，
１６を設置している。この増幅回路はICで構成
し、スイツチ１８は外部に接続された機械的なス
イツチ、Ａ，Ｂ，Ｃはその接点を表わす。
そこで、入力端子２０ａ，２０ｂ側に設置され
る磁気ヘツドに対応して接点Ａ，Ｂ間、または接
点Ａ，Ｃ間を短絡し、トランジスタ２，４のエミ
ツタ間を抵抗１４または抵抗１６を介して短絡す
ることにより、抵抗１４，１６の値によつて決定
される増幅利得を持つ差動増幅器が構成される。
なお、２２は電源端子であり、Vccはその電源電
圧を表わす。
る磁気ヘツドに対応して接点Ａ，Ｂ間、または接
点Ａ，Ｃ間を短絡し、トランジスタ２，４のエミ
ツタ間を抵抗１４または抵抗１６を介して短絡す
ることにより、抵抗１４，１６の値によつて決定
される増幅利得を持つ差動増幅器が構成される。
なお、２２は電源端子であり、Vccはその電源電
圧を表わす。
したがつて、入力端子２０ａ，２０ｂ間に加え
られる磁気ヘツドからの入力信号VINは、その磁
気ヘツドの特性に対応した増幅利得の差動増幅器
によつて増幅され、その増幅出力VOを出力端子
２４ａ，２４ｂから取り出すことができる。
られる磁気ヘツドからの入力信号VINは、その磁
気ヘツドの特性に対応した増幅利得の差動増幅器
によつて増幅され、その増幅出力VOを出力端子
２４ａ，２４ｂから取り出すことができる。
ところで、デイスク駆動装置では、磁気ヘツド
は一旦選定されると、任意に選択されるものでは
ないので、スイツチ１８の信頼性は十分に高くす
る必要があり、機械的スイツチで構成した場合、
ICに外部接続用の複数の端子を設置する必要が
ある。
は一旦選定されると、任意に選択されるものでは
ないので、スイツチ１８の信頼性は十分に高くす
る必要があり、機械的スイツチで構成した場合、
ICに外部接続用の複数の端子を設置する必要が
ある。
また、このスイツチ１８を電子回路などの電子
スイツチで構成しようとすると、それを構成する
スイツチング素子に有限な抵抗値が存在し、その
抵抗値が温度特性を持つため、その抵抗値が抵抗
１４，１６に直列に加わると、差動増幅器の利得
が温度によつて変化するなど、増幅回路の電気的
な特性や温度特性を悪化させる原因になるので、
スイツチ１８を電気的なスイツチで構成すること
が困難である。
スイツチで構成しようとすると、それを構成する
スイツチング素子に有限な抵抗値が存在し、その
抵抗値が温度特性を持つため、その抵抗値が抵抗
１４，１６に直列に加わると、差動増幅器の利得
が温度によつて変化するなど、増幅回路の電気的
な特性や温度特性を悪化させる原因になるので、
スイツチ１８を電気的なスイツチで構成すること
が困難である。
そこで、この考案は、スイツチによる不都合を
除いて信号源に適合する増幅利得を設定する増幅
回路の提供を目的とする。
除いて信号源に適合する増幅利得を設定する増幅
回路の提供を目的とする。
この考案の増幅回路は、第１図に例示するよう
に、個別に異なる増幅利得が設定された複数の増
幅器（差動増幅器３０Ａ，３０Ｂ）と、これら増
幅器に個別に接続されて前記増幅器毎に個別に動
作電流を流す複数の電流源（定電流源４８ａ，４
８ｂ）と、これら電流源の動作を維持しながら、
前記電流源側の電位を選択的に切り換えることに
より、前記増幅器の動作を選択的に切り換える動
作切換回路５０とを備えたことを特徴とする。
に、個別に異なる増幅利得が設定された複数の増
幅器（差動増幅器３０Ａ，３０Ｂ）と、これら増
幅器に個別に接続されて前記増幅器毎に個別に動
作電流を流す複数の電流源（定電流源４８ａ，４
８ｂ）と、これら電流源の動作を維持しながら、
前記電流源側の電位を選択的に切り換えることに
より、前記増幅器の動作を選択的に切り換える動
作切換回路５０とを備えたことを特徴とする。
このように構成すると、信号源（たとえば磁気
ヘツド）の特性に合致した増幅利得を持つた複数
の増幅器（差動増幅器３０Ａ，３０Ｂ）を設置
し、その動作を切り換えて最適な信号増幅を実現
することができる。
ヘツド）の特性に合致した増幅利得を持つた複数
の増幅器（差動増幅器３０Ａ，３０Ｂ）を設置
し、その動作を切り換えて最適な信号増幅を実現
することができる。
以下、この考案の実施例を図面を参照して説明
する。
する。
第１図は、この考案の増幅回路の実施例を示
す。
す。
この増幅回路は、磁気ヘツドなどの信号源の特
性に対応する複数の増幅器として２組の差動増幅
器３０Ａ，３０Ｂを設置したものである。差動増
幅器３０Ａ，３０Ｂは共通の入力端子３１，３
２、出力端子３３，３４とともに負荷抵抗３６，
３８を備え、差動増幅器３０Ａはトランジスタ４
０ａ，４２ａ、抵抗４４ａ，４６ａおよび定電流
源４８ａ、差動増幅器３０Ｂはトランジスタ４０
ｂ，４２ｂ、抵抗４４ｂ，４６ｂおよび定電流源
４８ｂで構成されている。
性に対応する複数の増幅器として２組の差動増幅
器３０Ａ，３０Ｂを設置したものである。差動増
幅器３０Ａ，３０Ｂは共通の入力端子３１，３
２、出力端子３３，３４とともに負荷抵抗３６，
３８を備え、差動増幅器３０Ａはトランジスタ４
０ａ，４２ａ、抵抗４４ａ，４６ａおよび定電流
源４８ａ、差動増幅器３０Ｂはトランジスタ４０
ｂ，４２ｂ、抵抗４４ｂ，４６ｂおよび定電流源
４８ｂで構成されている。
この増幅回路は、各差動増幅器３０Ａ，３０Ｂ
および動作切換回路５０を１チツプのICで構成
し、各トランジスタ４０ａ，４２ａ，４０ｂ，４
２ｂを同一特性に設定した場合、抵抗４４ａ，４
６ａと抵抗４４ｂ，４６ｂの抵抗値を異ならせ
て、各差動増幅器３０Ａ，３０Ｂに異なる増幅利
得を設定している。そこで、各差動増幅器３０
Ａ，３０Ｂは設定された増幅利得によつて、個別
に増幅動作を行い、入力端子３１，３２に加えら
れた磁気ヘツドなどの信号源からの入力信号VIN
を増幅し、その増幅出力VOを出力端子３３，３
４から取り出すことができる。
および動作切換回路５０を１チツプのICで構成
し、各トランジスタ４０ａ，４２ａ，４０ｂ，４
２ｂを同一特性に設定した場合、抵抗４４ａ，４
６ａと抵抗４４ｂ，４６ｂの抵抗値を異ならせ
て、各差動増幅器３０Ａ，３０Ｂに異なる増幅利
得を設定している。そこで、各差動増幅器３０
Ａ，３０Ｂは設定された増幅利得によつて、個別
に増幅動作を行い、入力端子３１，３２に加えら
れた磁気ヘツドなどの信号源からの入力信号VIN
を増幅し、その増幅出力VOを出力端子３３，３
４から取り出すことができる。
そして、動作切換回路５０は、各定電流源４８
ａ，４８ｂの高電位側の電位を切り換えて差動増
幅器３０Ａ，３０Ｂに対する動作電流の供給、遮
断を行うように、スイツチング素子としてのトラ
ンジスタ５１，５２、抵抗５３，５４およびイン
バータ５５からなるスイツチング回路で構成さ
れ、制御入力端子５６に対して動作切換信号Vs
が加えられる。
ａ，４８ｂの高電位側の電位を切り換えて差動増
幅器３０Ａ，３０Ｂに対する動作電流の供給、遮
断を行うように、スイツチング素子としてのトラ
ンジスタ５１，５２、抵抗５３，５４およびイン
バータ５５からなるスイツチング回路で構成さ
れ、制御入力端子５６に対して動作切換信号Vs
が加えられる。
したがつて、制御入力端子５６に動作切換信号
Vsが加えられて、制御入力端子５６が低電位Ｌ
に保持されると、トランジスタ５１のベース電位
は高電位、トランジスタ５２のベース電位は低電
位になるので、トランジスタ５１は導通状態、ト
ランジスタ５２は遮断状態となる。この場合、差
動増幅器３０ＡのＡ点は通常のバイアス電位にな
り、差動増幅器３０ＢのＢ点は電圧Vccに引き上
げられる。この結果、差動増幅器３０Ａが動作状
態、差動増幅器３０Ｂが動作停止状態になつて、
入力信号VINは差動増幅器３０Ａを通じて増幅さ
れる。
Vsが加えられて、制御入力端子５６が低電位Ｌ
に保持されると、トランジスタ５１のベース電位
は高電位、トランジスタ５２のベース電位は低電
位になるので、トランジスタ５１は導通状態、ト
ランジスタ５２は遮断状態となる。この場合、差
動増幅器３０ＡのＡ点は通常のバイアス電位にな
り、差動増幅器３０ＢのＢ点は電圧Vccに引き上
げられる。この結果、差動増幅器３０Ａが動作状
態、差動増幅器３０Ｂが動作停止状態になつて、
入力信号VINは差動増幅器３０Ａを通じて増幅さ
れる。
また、動作切換信号Vsによつて、制御入力端
子５６が高電位Ｈに保持されると、トランジスタ
５１のベース電位は低電位、トランジスタ５２の
ベース電位は高電位になるので、トランジスタ５
１は導通状態、トランジスタ５２は遮断状態とな
り、Ｂ点が通常のバイアス電位、Ａ点は電圧Vcc
に引き上げられる結果、差動増幅器３０Ｂのみが
動作状態になつて、入力信号VINは差動増幅器３
０Ｂを通じて増幅される。
子５６が高電位Ｈに保持されると、トランジスタ
５１のベース電位は低電位、トランジスタ５２の
ベース電位は高電位になるので、トランジスタ５
１は導通状態、トランジスタ５２は遮断状態とな
り、Ｂ点が通常のバイアス電位、Ａ点は電圧Vcc
に引き上げられる結果、差動増幅器３０Ｂのみが
動作状態になつて、入力信号VINは差動増幅器３
０Ｂを通じて増幅される。
以上説明したように、この考案によれば、異な
る増幅利得が設定された増幅器を信号源に応じて
電気的に切り換えることができ、各増幅器の増幅
利得に対する電気的特性や温度特性の悪化を生じ
させることがなく、また、動作切換えのための端
子数を消減することができ、ICの製造コストの
低減も図ることができる。
る増幅利得が設定された増幅器を信号源に応じて
電気的に切り換えることができ、各増幅器の増幅
利得に対する電気的特性や温度特性の悪化を生じ
させることがなく、また、動作切換えのための端
子数を消減することができ、ICの製造コストの
低減も図ることができる。
第１図はこの考案の増幅回路の実施例を示す回
路図、第２図は従来の増幅回路を示す回路図であ
る。 ３０Ａ，３０Ｂ……差動増幅器、４８ａ，４８
ｂ……定電流源、５０……動作切換回路。
路図、第２図は従来の増幅回路を示す回路図であ
る。 ３０Ａ，３０Ｂ……差動増幅器、４８ａ，４８
ｂ……定電流源、５０……動作切換回路。
Claims (1)
- 【実用新案登録請求の範囲】 個別に異なる増幅利得が設定された複数の増幅
器と、 これら増幅器に個別に接続されて前記増幅器毎
に個別に動作電流を流す複数の電流源と、 これら電流源の動作を維持しながら、前記電流
源側の電位を選択的に切り換えることにより、前
記増幅器の動作を選択的に切り換える動作切換回
路と、 を備えたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986095030U JPH0546340Y2 (ja) | 1986-06-21 | 1986-06-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986095030U JPH0546340Y2 (ja) | 1986-06-21 | 1986-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS633621U JPS633621U (ja) | 1988-01-11 |
| JPH0546340Y2 true JPH0546340Y2 (ja) | 1993-12-03 |
Family
ID=30959089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986095030U Expired - Lifetime JPH0546340Y2 (ja) | 1986-06-21 | 1986-06-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546340Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583612U (ja) * | 1981-06-29 | 1983-01-11 | ソニー株式会社 | 増幅回路 |
| JPS592415A (ja) * | 1982-06-28 | 1984-01-09 | Fujitsu Ltd | 増幅器 |
| JPS59148411A (ja) * | 1983-02-14 | 1984-08-25 | Rohm Co Ltd | 増幅回路 |
| JPS6062711A (ja) * | 1983-09-16 | 1985-04-10 | Mitsubishi Electric Corp | 利得切換型増幅器 |
-
1986
- 1986-06-21 JP JP1986095030U patent/JPH0546340Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS633621U (ja) | 1988-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574986B2 (ja) | デイスク記憶システム | |
| US4631419A (en) | Transistor switch and driver circuit | |
| AU559556B2 (en) | A circuit for a high impedance signal source | |
| JPH0546340Y2 (ja) | ||
| JPS5851324B2 (ja) | テイコウソクテイカイロハイチ | |
| JPH0452649B2 (ja) | ||
| US4085383A (en) | Matrix selection amplifier circuit for low impedance heads in a magnetic disc memory device | |
| JP2861325B2 (ja) | 所定の入力インピーダンス及び種々の相互コンダクタンスを有する電圧電流増幅回路 | |
| US4528514A (en) | Transconductance amplifier operable with bipolar input | |
| US4439842A (en) | Bipolar transistor read only or read-write store with low impedance sense amplifier | |
| EP0459579A1 (en) | Read head arrangement comprising 2n read heads of the MR type, and reproduction arrangement comprising the read head arrangement | |
| JPS59207715A (ja) | 増幅器 | |
| JPS6065606A (ja) | 集積回路 | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JP2638016B2 (ja) | 半導体回路 | |
| JPH0746764B2 (ja) | 増幅器 | |
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPH0542721B2 (ja) | ||
| KR840003110A (ko) | 집적회로를 이용한 테이프 레코더 | |
| JPH0423489B2 (ja) | ||
| JP2577728B2 (ja) | 磁気記録再生回路 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2541992B2 (ja) | Ｖｔｒコントロ−ルヘツドアンプ |