JPH0546694A - 論理シミユレーシヨン方式 - Google Patents

Abstract

(57)【要約】 【目的】 同一時刻に動作する複数の同一機能の論理素
子で構成される論理回路の発生イベント数を削減し、処
理の高速化が可能とされる論理シミュレーション方式を
提供する。 【構成】 順序回路に多用されるフリップフロップ回路
に適用され、同一時刻のクロック信号で動作する同一機
能のフリップフロップから構成されている。そして、ま
ずステップ１０１で論理回路中の各論理素子のブール代
数化を行い、ステップ１０２で各論理素子のうち同一接
続線が用いられる論理素子をまとめ、共通ネットを抽出
する。さらに、ステップ１０３で共通接続線につながる
同一機能の素子をグルーピングにより同一論理素子の集
合体を作成し、ステップ１０４で各集合体の接続先が同
一集合体を示す時、それぞれの出力線を１本にまとめ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理装置の論理検証を
行う論理シミュレーション方式に関し、特にイベントド
リブン方式、すなわちイベント発生に伴う信号値変化の
生じた論理素子のみを追跡してシミュレーションを行う
方式による論理検証において、複数の論理素子の集合体
単位による信号値伝搬によって処理時間を短縮し、高速
化が可能とされる論理シミュレーション方式に適用して
有効な技術に関する。

【０００２】

【従来の技術】従来の論理シミュレーション方式として
は、たとえば特開昭６３−１４５５４９号公報に示され
るように、シミュレーション対象となる論理回路の各論
理素子を、信号値の計算を行うためにブール式などに置
き換え、その論理素子の入力端子の信号値変化毎に論理
素子の出力信号値を求め、出力値をイベントとして出力
端子に接続し、次の論理素子へ伝搬する手法が用いられ
ている。

【０００３】また、論理素子をまとめる手法としては、
たとえば特開昭６３−２１１０３６号公報に示されるよ
うに、論理素子の信号値を計算するために置き換えたブ
ール式の共通変数をくくり出すことによって複合素子と
して集合体にまとめる方式がある。

【０００４】

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、信号変化に伴うイベントの発生
が各論理素子毎となっており、イベント処理に問題点が
生じている。たとえば、データ系論理回路の順序回路な
どに多用される同一機能の論理素子のくり返しにおいて
も、すべての論理素子においてイベント処理が必要とな
り、このためにイベント処理を行うためのくり返し処理
が多く、処理時間が長くなるという問題がある。

【０００５】そこで、本発明の目的は、同一時刻に動作
する複数の同一機能の論理素子で構成される論理回路の
発生イベント数を削減し、処理の高速化を図ることがで
きる論理シミュレーション方式を提供することにある。

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【０００８】すなわち、本発明の論理シミュレーション
方式は、イベントドリブン方式による論理シミュレーシ
ョン方式であって、シミュレーション対象論理回路内で
同一時刻に動作する複数の同一機能の論理素子を１集合
体とし、この１集合体の各論理素子の出力信号線を１本
に取りまとめて接続先へ接続し、１集合体とした各論理
素子の信号値を信号値テーブルにまとめて記憶させるシ
ミュレーション実行用の論理表現テーブルを構成するも
のである。

【０００９】

【作用】前記した論理シミュレーション方式によれば、
論理表現テーブルを構成することにより、たとえばデー
タ系論理回路などの順序回路構造は、ビット対応・バイ
ト対応で並列に作成される場合のように、同一時刻に動
作する同一機能の論理素子が多様されるとき、その同一
機能の論理素子を１集合体にまとめ、信号値変化の要因
を示すイベントのイベント数を削減したシミュレーショ
ンを行うことができる。

【００１０】これにより、複数の同一機能の論理素子に
おける信号値変化の伝搬処理を１集合体単位に行い、論
理シミュレーションの高速化を図ることができる。

【００１１】

【実施例】図１は本発明の論理シミュレーション方式の
一実施例において、同一機能論理素子を集合体にする処
理手順を示すフロー図、図２は本実施例におけるシミュ
レーション対象回路を示す回路図、図３はシミュレーシ
ョン対象回路のブール式を示す説明図、図４は共通ネッ
トを抽出したブール式を示す説明図、図５は集合体にし
た論理回路を示す回路図、図６は集合体を接続したシミ
ュレーション対象論理回路を示す回路図、図７は接続線
を１本にしたシミュレーション対象論理回路を示す回路
図、図８は論理回路を示す回路図、図９は論理表現テー
ブルの構成を示す説明図、図１０は論理表現テーブルを
示す説明図、図１１は集合体にした場合の論理表現テー
ブルの構成を示す説明図、図１２はシミュレーション実
行時の処理手順を示すフロー図である。

【００１２】まず、図２により本実施例が適用されるシ
ミュレーション対象論理回路の構成を説明する。

【００１３】本実施例のシミュレーション対象論理回路
は、たとえば順序回路に多用されるフリップフロップ回
路とされ、同一時刻のクロック信号で動作する同一機能
のフリップフロップ（以下、ＦＦという）１〜３と、Ｆ
Ｆ４〜ＦＦ６とから構成され、ＦＦ１の出力端子がＦＦ
４の入力端子に、ＦＦ２の出力端子がＦＦ５の入力端子
に、ＦＦ３の出力端子がＦＦ６の入力端子にそれぞれ接
続されている。そして、各ＦＦ１〜ＦＦ３に入力信号が
入力され、ＦＦ４〜ＦＦ６の各々から出力信号が出力さ
れている。

【００１４】次に、本実施例の作用について、図１の論
理回路中の同一機能を持つ論理素子を集合体にまとめる
ための処理手順に基づいて、図３〜図７と対応させて説
明する。

【００１５】まず、ステップ１０１で論理回路中の各論
理素子をブール代数化を行い、図３に示すように、ＦＦ
１の途中出力信号Ｕ１は、クロック信号Ｃ０、入力信号
Ｉ１および途中出力信号Ｕ１の旧途中出力信号ＯＵ１か
ら、Ｕ１＝ＣＯ・Ｉ１＋ｎｏｔ（ＣＯ）・ＯＵ１として
表される。同様に、以降のフリップフロップＦＦ２〜Ｆ
Ｆ６についてもブール代数化すると、途中出力信号Ｕ
２，Ｕ３、出力信号Ｏ１〜Ｏ３は図３のように表され
る。

【００１６】そして、ステップ１０２でブール代数化し
た各論理素子のうち同一パラメータ、すなわち同一接続
線が用いられている論理素子をまとめ、共通となる接続
線（ネット）を抽出することによって図４に示すよう
に、それぞれＦＦ１〜ＦＦ３のくくり出しはクロック信
号Ｃ０、ｎｏｔ（Ｃ０）を用い、またＦＦ４〜ＦＦ６に
ついてはクロック信号Ｃ１、ｎｏｔ（Ｃ１）でくくり出
し、それぞれの共通接続線をクロック信号Ｃ０、Ｃ１と
して抽出することができる。

【００１７】さらに、ステップ１０３によって抽出され
た共通接続線につながる同一機能の素子をまとめ、グル
ーピングによって同一論理素子の集合体を作成し、図５
に示すように、クロック信号Ｃ０の接続線でまとめたＦ
Ｆ１〜ＦＦ３を１つの集合体７とすることができ、すな
わちクロック信号Ｃ０のパラメータで入力信号Ｉ１〜Ｉ
３を入力として、結果、途中出力信号Ｕ１〜Ｕ３を得る
構造のフリップフロップ集合体として定義できる。

【００１８】そして、図２の論理回路をフリップフロッ
プ集合体で表すと、図６に示すように集合体７，８の直
列構造となり、これは図４のブール式から容易に作成す
ることができる。

【００１９】さらに、ステップ１０４で集合体７，８同
志を接続した後、各集合体７，８の出力接続線の接続先
を調べ、この集合体７，８の各出力端子のファンアウト
先、すなわち接続先が同一集合体を指すとき、それぞれ
の出力線を１本にまとめて入出力端子の信号値対応表を
作成することにより、論理回路中の同一機能素子を集合
体７，８として生成する。

【００２０】これにより、図７に示すように、図２の論
理回路を集合体７，８とし、さらに集合体７，８間の結
線を途中出力信号Ｘとしてまとめることができ、同一集
合体７，８への接続をまとめて１本の出力接続線Ｘに変
換することにより、各集合体７，８間の結線を削減する
ことができる。

【００２１】次に、これらの論理回路をシミュレーショ
ンするための論理モデル、実際に図８の組合せ論理回路
における論理モデルについて、以下に説明する。

【００２２】まず、図８において、素子Ａ９のモデルは
ＡＮＤ素子を示し、入力信号値として０と０を持ち、出
力値として０および接続先アドレスＣを持ち、また素子
Ｂ１０は、同じくＡＮＤ素子で入力信号値に１と１を持
ち、出力値に０および接続先アドレスＣを持つ。さら
に、素子Ｃ１１も同様にＡＮＤ素子で、入力信号値は素
子Ａ９からの入力信号値０と素子Ｂ１０からの入力信号
値１を持ち、その出力値０および接続先を持たない構造
をとる。

【００２３】この場合に、この構造は単一機能素子の入
力となる信号値およびその出力値と接続先を持つため、
集合体としたときのそれぞれの入力条件および信号値、
出力接続先を持つことができない。

【００２４】そこで、集合体とした論理素子は、従来は
図９に示すように各素子毎に論理表現テーブルが構成さ
れていたものが、本実施例においては、図１０に示すよ
うに論理モデルで各入力端子の信号値および出力値、出
力接続先を定義する。

【００２５】すなわち、機能の部分は集合体とした論理
素子の機能を示し、入力ポインタは各入力端子毎に集合
体とした入力線の信号値を持つ入力値テーブルを指示
し、また出力ポインタは各出力端子の信号値をそれぞれ
持つ出力値テーブルを指示する構造とする。この方法に
より、集合体毎の信号接続関連を表すことができる。

【００２６】続いて、この構造の論理モデルを用いて、
シミュレーションを進める手順を図１１および図１２に
より説明する。

【００２７】始めに、図１１は集合体化した論理回路の
信号変化を順次伝播するためのイベント制御テーブル
と、論理モデルテーブルの関連を示したものである。

【００２８】タイムホイール１２は、信号変化を示す各
論理素子の出力イベントの伝播時刻を制御するものであ
り、タイムホイール１２から接続されるイベントテーブ
ル１３は各論理素子の出力イベントを示す。また、イベ
ントテーブル１３は信号値テーブル１４に接続され、イ
ベントテーブル１３の“ＶＰ”はそのイベントの信号値
を示し、“ＮＰ”は同時刻に実行すべきイベントを連結
するために使用する。

【００２９】さらに、各イベントは論理モデルテーブル
１５を指し、タイムホイール１２のこの時刻がシミュレ
ーション時刻と一致したときに、イベントテーブル１３
からイベントを取り出し、論理モデルテーブル１５へ信
号値テーブル１４の信号値を伝え、各論理モデルの出力
信号値を求める。

【００３０】そして、算出した出力信号値は、論理モデ
ルテーブル１５に準備した“ＦＯＰ”により伝播先アド
レスを求め、タイムホイール１２のこの論理モデルの遅
延時刻後に相当する位置へ、イベントテーブル１３によ
るイベントおよび信号値テーブル１４の伝播信号値とし
てリンクする。

【００３１】次に、これらのシミュレーションの実行フ
ローを図１２に示す。

【００３２】まず、ステップ１２０１でシミュレーショ
ン時刻を管理するタイマＴを“１”に設定する。そし
て、ステップ１２０２はシミュレーション終了時刻に達
したか否かを判定する処理で、タイマＴがシミュレーシ
ョン終了時刻に等しければ処理を終了する。

【００３３】一方、シミュレーション終了時刻と異なる
場合には、ステップ１２０３でタイマＴの時刻の入力信
号をイベントテーブル１３に登録する。この場合に、イ
ベントテーブル１３は、図１１で示したようにタイマＴ
が示すタイムホイール１２につながっている。

【００３４】そして、ステップ１２０４で、タイマＴが
示すタイムホイール１２にイベントが存在するか否か判
定する。たとえば、タイマＴの時刻のイベントが存在す
れば、ステップ１２０５によりイベントを取り出してイ
ベントで示される素子の出力値を計算する。

【００３５】この場合に、素子の出力値が以前と変わっ
たときは、ステップ１２０６によりこの素子をイベント
として作成し、素子の遅延時刻に相当するタイムホイー
ル１２で示される時刻にイベントを登録する。そして、
タイマＴの時刻のイベントがなくなるまでこの処理をく
り返していく。

【００３６】さらに、タイマＴの時刻のイベントがなく
なったら、ステップ１２０７でタイマＴを更新し、ステ
ップ１２０２に戻る。

【００３７】以上のように、処理をシミュレーション終
了時刻までくり返していくが、従来方式ではステップ１
２０４からステップ１２０６のループを論理素子単位で
くり返していたが、本方式では同一機能論理素子を１つ
の集合体として集合体単位のくり返しとなる。

【００３８】従って、本実施例によれば、同一時刻の複
数の同一機能のＦＦ１〜ＦＦ３、ＦＦ４〜ＦＦ６を１つ
の集合体７，８とし、この集合体７，８の出力信号線を
１本に取りまとめて接続先へ接続し、各ＦＦ１〜ＦＦ６
の信号値を信号値テーブル１４にまとめて論理表現テー
ブルを構成することにより、１つの集合体７，８に対し
て１度のイベント処理にすることができ、イベント処理
数を削減して高速なシミュレーションを実行することが
できる。

【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００４０】たとえば、本実施例については、フリップ
フロップ回路に適用した場合について説明したが、本発
明は前記実施例に限定されるものではなく、他の同一時
刻に動作する複数の同一機能の論理素子から構成される
回路についても広く適用可能である。

【００４１】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるイベントドリブン
方式による論理シミュレーション方式に適用した場合に
ついて説明したが、これに限定されるものではなく、他
の論理シミュレーションについても広く適用可能であ
る。

【００４２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００４３】すなわち、シミュレーション対象論理回路
内で同一時刻に動作する複数の同一機能の論理素子を１
集合体とし、この１集合体の各論理素子の出力信号線を
１本に取りまとめて接続先へ接続し、１集合体とした各
論理素子の信号値を信号値テーブルにまとめて記憶させ
るシミュレーション実行用の論理表現テーブルを構成す
ることにより、複数の同一機能の論理素子における信号
値変化の伝搬処理を１集合体単位に行うことができるの
で、信号値変化の要因を示すイベントのイベント数を削
減することができる。

【００４４】この結果、同一時刻で処理する同一機能の
論理素子の信号値伝搬を１つのイベントで処理できるの
で、論理シミュレーションの高速化を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の論理シミュレーション方式の一実施例
において、同一機能論理素子を集合体にする処理手順を
示すフロー図である。

【図２】本実施例において、シミュレーション対象回路
を示す回路図である。

【図３】本実施例において、シミュレーション対象回路
のブール式を示す説明図である。

【図４】本実施例において、共通ネットを抽出したブー
ル式を示す説明図である。

【図５】本実施例において、集合体にした論理回路を示
す回路図である。

【図６】本実施例において、集合体を接続したシミュレ
ーション対象論理回路を示す回路図である。

【図７】本実施例において、接続線を１本にしたシミュ
レーション対象論理回路を示す回路図である。

【図８】本実施例において、論理回路を示す回路図であ
る。

【図９】本実施例において、論理表現テーブルの構成を
示す説明図である。

【図１０】本実施例において、論理表現テーブルを示す
説明図である。

【図１１】本実施例において、集合体にした場合の論理
表現テーブルの構成を示す説明図である。

【図１２】本実施例において、シミュレーション実行時
の処理手順を示すフロー図である。

【符号の説明】

１〜６ ＦＦ（フリップフロップ） ７，８ 集合体 ９ 素子Ａ １０ 素子Ｂ １１ 素子Ｃ １２ タイムホイール １３ イベントテーブル １４ 信号値テーブル １５ 論理モデルテーブル

Claims (1)

【特許請求の範囲】
1. 【請求項１】 イベントドリブン方式による論理シミュ
   レーション方式であって、シミュレーション対象論理回
   路内で同一時刻に動作する複数の同一機能の論理素子を
   １集合体とし、該１集合体の各論理素子の出力信号線を
   １本に取りまとめて接続先へ接続し、前記１集合体とし
   た各論理素子の信号値を信号値テーブルにまとめて記憶
   させるシミュレーション実行用の論理表現テーブルを構
   成し、前記複数の同一機能の論理素子における信号値変
   化の伝搬処理を、１集合体単位に行うことを特徴とする
   論理シミュレーション方式。