JPH0547169A - メモリ制御方式 - Google Patents
メモリ制御方式Info
- Publication number
- JPH0547169A JPH0547169A JP3206770A JP20677091A JPH0547169A JP H0547169 A JPH0547169 A JP H0547169A JP 3206770 A JP3206770 A JP 3206770A JP 20677091 A JP20677091 A JP 20677091A JP H0547169 A JPH0547169 A JP H0547169A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo
- address
- area
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 先入れ先出し方式により順次にデータの書込
み読出しを行なうＦＩＦＯにおけるメモリ制御方式に関
し、データがオーバーフローすることがなく、しかもメ
モリ効率が良いことを目的とする。 【構成】 所定領域の獲得および開放が可能なメモリ領
域１からまずＮ個のデータエリアを獲得して先入れ先出
し方式により順次にデータの書込み読出しを行なう第１
のＦＩＦＯ２を構成するとともに、それらＮ個の全ての
データエリアにデータが書き込まれて読出されずに蓄積
されると他のＭ（＝Ｎまたは≠Ｎ）個のデータエリアを
獲得して同様に先入れ先出し方式により順次にデータの
書込み読出しを行なう第２のＦＩＦＯ３を構成し、この
第２のＦＩＦＯ３には順次にデータの書込みを始める一
方、第１のＦＩＦＯ２からは順次にデータの読出しを行
なってその第１のＦＩＦＯ２からの全てのデータの読出
しが終了するとその第１のＦＩＦＯ２をメモリ領域１に
開放する。
み読出しを行なうＦＩＦＯにおけるメモリ制御方式に関
し、データがオーバーフローすることがなく、しかもメ
モリ効率が良いことを目的とする。 【構成】 所定領域の獲得および開放が可能なメモリ領
域１からまずＮ個のデータエリアを獲得して先入れ先出
し方式により順次にデータの書込み読出しを行なう第１
のＦＩＦＯ２を構成するとともに、それらＮ個の全ての
データエリアにデータが書き込まれて読出されずに蓄積
されると他のＭ（＝Ｎまたは≠Ｎ）個のデータエリアを
獲得して同様に先入れ先出し方式により順次にデータの
書込み読出しを行なう第２のＦＩＦＯ３を構成し、この
第２のＦＩＦＯ３には順次にデータの書込みを始める一
方、第１のＦＩＦＯ２からは順次にデータの読出しを行
なってその第１のＦＩＦＯ２からの全てのデータの読出
しが終了するとその第１のＦＩＦＯ２をメモリ領域１に
開放する。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ制御方式に関
し、より詳しくは先入れ先出し方式により順次にデータ
の書込み読出しを行なうＦＩＦＯにおけるメモリ制御方
式に関するものである。
し、より詳しくは先入れ先出し方式により順次にデータ
の書込み読出しを行なうＦＩＦＯにおけるメモリ制御方
式に関するものである。
【０００２】
【従来の技術】従来、この種のメモリ制御方式について
は、ＦＩＦＯにおいてまず書込まれ読出されずに蓄積さ
れるデータの最大量を予想し、この予想される最大量に
対応してメモリ領域から所要個数のデータエリアを獲得
することにより行なっている。なお、これらデータエリ
アはＦＩＦＯとして発生されるイベントにしたがう先入
れ先出し方式により順次にデータの書込み読出しが行な
われるように、仮想的にはＢＯＴＴＯＭアドレスのデー
タエリアの次にＴＯＰアドレスのデータエリアが位置す
るように図７に示されているリング状に構成される。
は、ＦＩＦＯにおいてまず書込まれ読出されずに蓄積さ
れるデータの最大量を予想し、この予想される最大量に
対応してメモリ領域から所要個数のデータエリアを獲得
することにより行なっている。なお、これらデータエリ
アはＦＩＦＯとして発生されるイベントにしたがう先入
れ先出し方式により順次にデータの書込み読出しが行な
われるように、仮想的にはＢＯＴＴＯＭアドレスのデー
タエリアの次にＴＯＰアドレスのデータエリアが位置す
るように図７に示されているリング状に構成される。
【０００３】
【発明が解決しようとする課題】しかしながら、前述さ
れたものにおいては、蓄積されるデータの最大量を予想
してその予想される最大量に対応する所要個数のデータ
エリアを獲得しているために、予想を万が一誤ってイベ
ントの発生が多く蓄積されるべきデータの量が予想され
る最大量を越えるようになる場合には対処できずにデー
タがオーバーフローするという事態を招くという問題点
がある。
れたものにおいては、蓄積されるデータの最大量を予想
してその予想される最大量に対応する所要個数のデータ
エリアを獲得しているために、予想を万が一誤ってイベ
ントの発生が多く蓄積されるべきデータの量が予想され
る最大量を越えるようになる場合には対処できずにデー
タがオーバーフローするという事態を招くという問題点
がある。
【０００４】また、イベントの発生が少なくて予想され
る最大量に対して蓄積されるデータの量が小である場合
にはメモリ効率が悪いという問題点がある。本発明は、
このような問題点を解消することを目的として、データ
がオーバーフローすることなく、しかもメモリ効率が良
いメモリ制御方式を提供しようとするものである。
る最大量に対して蓄積されるデータの量が小である場合
にはメモリ効率が悪いという問題点がある。本発明は、
このような問題点を解消することを目的として、データ
がオーバーフローすることなく、しかもメモリ効率が良
いメモリ制御方式を提供しようとするものである。
【０００５】
【課題を解決するための手段】本発明によるメモリ制御
方式は、前述された目的を達成するために、図１の原理
構成のブロック図に示されているように、所定領域の獲
得および開（解）放が可能なメモリ領域１からまずＮ個
のデータエリアを獲得して先入れ先出し方式により順次
にデータの書込み読出しを行なう第１のＦＩＦＯ２を構
成するとともに、次にそれらＮ個の全てのデータエリア
にデータが書き込まれて読出されずに蓄積されると他の
Ｍ（＝Ｎまたは≠Ｎ）個のデータエリアを獲得して同様
に先入れ先出し方式により順次にデータの書込み読出し
を行なう第２のＦＩＦＯ３を構成し、この第２のＦＩＦ
Ｏ３には順次にデータの書込みを始める一方、前記第１
のＦＩＦＯ２からは順次にデータの読出しを行なってそ
の第１のＦＩＦＯ２からの全てのデータの読出しが終了
するとその第１のＦＩＦＯ２を前記メモリ領域１に開
（解）放することを特徴とするものである。
方式は、前述された目的を達成するために、図１の原理
構成のブロック図に示されているように、所定領域の獲
得および開（解）放が可能なメモリ領域１からまずＮ個
のデータエリアを獲得して先入れ先出し方式により順次
にデータの書込み読出しを行なう第１のＦＩＦＯ２を構
成するとともに、次にそれらＮ個の全てのデータエリア
にデータが書き込まれて読出されずに蓄積されると他の
Ｍ（＝Ｎまたは≠Ｎ）個のデータエリアを獲得して同様
に先入れ先出し方式により順次にデータの書込み読出し
を行なう第２のＦＩＦＯ３を構成し、この第２のＦＩＦ
Ｏ３には順次にデータの書込みを始める一方、前記第１
のＦＩＦＯ２からは順次にデータの読出しを行なってそ
の第１のＦＩＦＯ２からの全てのデータの読出しが終了
するとその第１のＦＩＦＯ２を前記メモリ領域１に開
（解）放することを特徴とするものである。
【０００６】
【作用】所定領域の獲得および開（解）放が可能なメモ
リ領域１から、例えば１個のイベントにつき、言い換え
れば１個のイベントに対するデータにつき１バイトのデ
ータエリアが必要であるとしてＮバイトの、要するにＮ
個のデータエリアを獲得する。これら獲得されたＮ個の
データエリアは、先入れ先出し方式により順次にデータ
の書込み読出しを行なう第１のＦＩＦＯ２に構成され
る。通常、データの書込みと読出しとがほぼ交互に行な
われると、この第１のＦＩＦＯ２であるＮ個のデータエ
リア上においてデータの書込み読出しが行なわれる。
リ領域１から、例えば１個のイベントにつき、言い換え
れば１個のイベントに対するデータにつき１バイトのデ
ータエリアが必要であるとしてＮバイトの、要するにＮ
個のデータエリアを獲得する。これら獲得されたＮ個の
データエリアは、先入れ先出し方式により順次にデータ
の書込み読出しを行なう第１のＦＩＦＯ２に構成され
る。通常、データの書込みと読出しとがほぼ交互に行な
われると、この第１のＦＩＦＯ２であるＮ個のデータエ
リア上においてデータの書込み読出しが行なわれる。
【０００７】しかし、イベントの発生が多くなってＮバ
イトのデータ、言い換えれば全てのＮ個のデータエリア
にデータが蓄積されると、次のイベントの発生に対して
図１（Ａ）に示されているようにメモリ領域１から他の
新たなＭ（＝Ｎまたは≠Ｎ）個のデータエリアを獲得す
る。これら獲得されたＭ個のデータエリアは、同様に先
入れ先出し方式により順次にデータの書込み読出しを行
なう第２のＦＩＦＯ３に構成される。この第２のＦＩＦ
Ｏ３であるＭ個のデータエリアにはＴＯＰアドレスから
順次にデータが書込み始められるとともに、これらＭ個
のデータエリアの獲得からＮ回の読出しが第１のＦＩＦ
Ｏ２であるＮ個のデータエリアから行なわれる。これら
Ｎ回の読出しが終わると図１（Ｂ）に示されているよう
に第１のＦＩＦＯ２を構成するそれらＮ個のデータエリ
アはメモリ領域１に再び開（解）放される。
イトのデータ、言い換えれば全てのＮ個のデータエリア
にデータが蓄積されると、次のイベントの発生に対して
図１（Ａ）に示されているようにメモリ領域１から他の
新たなＭ（＝Ｎまたは≠Ｎ）個のデータエリアを獲得す
る。これら獲得されたＭ個のデータエリアは、同様に先
入れ先出し方式により順次にデータの書込み読出しを行
なう第２のＦＩＦＯ３に構成される。この第２のＦＩＦ
Ｏ３であるＭ個のデータエリアにはＴＯＰアドレスから
順次にデータが書込み始められるとともに、これらＭ個
のデータエリアの獲得からＮ回の読出しが第１のＦＩＦ
Ｏ２であるＮ個のデータエリアから行なわれる。これら
Ｎ回の読出しが終わると図１（Ｂ）に示されているよう
に第１のＦＩＦＯ２を構成するそれらＮ個のデータエリ
アはメモリ領域１に再び開（解）放される。
【０００８】
【実施例】次に、本発明によるメモリ制御方式を消防シ
ステムに適用した場合の具体的実施例につき、図面を参
照しつつ説明する。まず、消防システムＳが概略的に示
されている図２において、有線およびまたは無線による
各電話機Ａ〜Ｎとの交信を行なう指令台11には各電話機
Ａ〜Ｎを呼び出すためのマイコン12が設けられている。
このマイコン12は、所定プログラムを実行する中央処理
装置（ＣＰＵ）12Ａと、オペレーティングシステムプロ
グラムを含むプログラム等を予め記憶する読出し専用メ
モリ（ＲＯＭ）12Ｂと、メモリプールとして生成される
メモリ領域および普通の変数、フラグ等が割付けられる
メモリ領域が設定されている読出し／書込み可能メモリ
（ＲＡＭ）12Ｃと、入力装置としてのキーボード12Ｄ
と、表示装置としてのモニタ12Ｅとより構成されてい
る。このＲＡＭ12Ｃにおけるメモリプールとして生成さ
れるメモリ領域は、各タスク間で共通に使用できる各タ
スク間の送信用のメモリ領域であって、本発明における
ＦＩＦＯが構成されるメモリ領域である。また、普通の
変数、フラグ等が割付けられるメモリ領域は、宣言され
る順番に必要なエリアだけ獲得されて行きそのエリアは
固定的となるメモリ領域であって、普通の変数、フラグ
の他に前述のＦＩＦＯを構成するプログラム等のユーザ
ープログラム、更には本実施例においては各電話機Ａ〜
Ｎを呼び出す電話番号等のテーブルが記憶されるメモリ
領域である。なお、指令台11には、図示されてはいない
が各電話機Ａ〜Ｎとの送話および受話を行なうための送
受話器、更には電話番号の一連の番号を逐次に入力する
テンキーが設けられている。
ステムに適用した場合の具体的実施例につき、図面を参
照しつつ説明する。まず、消防システムＳが概略的に示
されている図２において、有線およびまたは無線による
各電話機Ａ〜Ｎとの交信を行なう指令台11には各電話機
Ａ〜Ｎを呼び出すためのマイコン12が設けられている。
このマイコン12は、所定プログラムを実行する中央処理
装置（ＣＰＵ）12Ａと、オペレーティングシステムプロ
グラムを含むプログラム等を予め記憶する読出し専用メ
モリ（ＲＯＭ）12Ｂと、メモリプールとして生成される
メモリ領域および普通の変数、フラグ等が割付けられる
メモリ領域が設定されている読出し／書込み可能メモリ
（ＲＡＭ）12Ｃと、入力装置としてのキーボード12Ｄ
と、表示装置としてのモニタ12Ｅとより構成されてい
る。このＲＡＭ12Ｃにおけるメモリプールとして生成さ
れるメモリ領域は、各タスク間で共通に使用できる各タ
スク間の送信用のメモリ領域であって、本発明における
ＦＩＦＯが構成されるメモリ領域である。また、普通の
変数、フラグ等が割付けられるメモリ領域は、宣言され
る順番に必要なエリアだけ獲得されて行きそのエリアは
固定的となるメモリ領域であって、普通の変数、フラグ
の他に前述のＦＩＦＯを構成するプログラム等のユーザ
ープログラム、更には本実施例においては各電話機Ａ〜
Ｎを呼び出す電話番号等のテーブルが記憶されるメモリ
領域である。なお、指令台11には、図示されてはいない
が各電話機Ａ〜Ｎとの送話および受話を行なうための送
受話器、更には電話番号の一連の番号を逐次に入力する
テンキーが設けられている。
【０００９】前記マイコン12において、ＲＡＭ12Ｃの普
通の変数、フラグ等が割付けられるメモリ領域にテーブ
ルとして記憶されている各電話機Ａ〜Ｎを呼び出す電話
番号等はキーボード12Ｄによる操作指示によりモニタ12
Ｅに一覧に表示される。また、この一覧に表示される電
話番号からのキーボード12Ｄによる選択指示される電話
番号は前述のＲＡＭ12Ｃのメモリプールとして生成され
るメモリ領域に構成されるＦＩＦＯにその電話番号を構
成する一連の数字が順次に書込まれて一旦一括に蓄積さ
れる。次に、この蓄積される電話番号を構成する一連の
数字が時間的間隔を置いて時間順次に読出され、この読
出される数字、言い換えれば、電話番号にもとづき交換
機13および回線網14を介して所望の電話機のＡ〜Ｎと接
続される。
通の変数、フラグ等が割付けられるメモリ領域にテーブ
ルとして記憶されている各電話機Ａ〜Ｎを呼び出す電話
番号等はキーボード12Ｄによる操作指示によりモニタ12
Ｅに一覧に表示される。また、この一覧に表示される電
話番号からのキーボード12Ｄによる選択指示される電話
番号は前述のＲＡＭ12Ｃのメモリプールとして生成され
るメモリ領域に構成されるＦＩＦＯにその電話番号を構
成する一連の数字が順次に書込まれて一旦一括に蓄積さ
れる。次に、この蓄積される電話番号を構成する一連の
数字が時間的間隔を置いて時間順次に読出され、この読
出される数字、言い換えれば、電話番号にもとづき交換
機13および回線網14を介して所望の電話機のＡ〜Ｎと接
続される。
【００１０】次に、本実施例におけるＲＡＭ12Ｃの各メ
モリ領域について、図３を参照しつつ説明する。メモリ
プールとして生成されるメモリ領域20は、８バイトを１
ブロックとして０番地から63番地までの64個のブロック
から成り、全体として512 バイトの記憶容量を有してい
る。
モリ領域について、図３を参照しつつ説明する。メモリ
プールとして生成されるメモリ領域20は、８バイトを１
ブロックとして０番地から63番地までの64個のブロック
から成り、全体として512 バイトの記憶容量を有してい
る。
【００１１】一方、ＲＡＭ12Ｃにおける他のメモリ領域
21は普通の変数、フラグ等が記憶されるメモリ領域であ
って、宣言により８バイトを１ブロックとする２５ブロ
ックが或る番地から続けて割付けられて獲得され、宣言
される順次に25ブロックづつ、言い換えれば200 バイト
分づつ獲得されて行く。したがって、宣言により獲得さ
れた25ブロックにおいて100 バイト分の領域しか使用さ
れていない場合には残りの領域は遊んでいることにな
る。
21は普通の変数、フラグ等が記憶されるメモリ領域であ
って、宣言により８バイトを１ブロックとする２５ブロ
ックが或る番地から続けて割付けられて獲得され、宣言
される順次に25ブロックづつ、言い換えれば200 バイト
分づつ獲得されて行く。したがって、宣言により獲得さ
れた25ブロックにおいて100 バイト分の領域しか使用さ
れていない場合には残りの領域は遊んでいることにな
る。
【００１２】ところで、ＦＩＦＯを構成するためのユー
ザープログラムにより１個のＦＩＦＯを構成するに際し
てメモリプールとして生成されるメモリ領域20から図示
されているように４ブロック、言い換えれば32バイトの
ＦＩＦＯ領域22がオペレーティングシステムプログラム
にもとづき獲得される。これら32バイトのＦＩＦＯ領域
22のうちの10バイト分の領域22Ａは、次の制御データを
記憶するために用いられる。なお、残りの22バイト分の
領域22Ｂは、各１バイトにデータ、本実施例においては
１個のイベントとしての電話番号の１個の数字が各デー
タエリアに記憶される22個のアドレス順次のデータエリ
アに構成される。
ザープログラムにより１個のＦＩＦＯを構成するに際し
てメモリプールとして生成されるメモリ領域20から図示
されているように４ブロック、言い換えれば32バイトの
ＦＩＦＯ領域22がオペレーティングシステムプログラム
にもとづき獲得される。これら32バイトのＦＩＦＯ領域
22のうちの10バイト分の領域22Ａは、次の制御データを
記憶するために用いられる。なお、残りの22バイト分の
領域22Ｂは、各１バイトにデータ、本実施例においては
１個のイベントとしての電話番号の１個の数字が各デー
タエリアに記憶される22個のアドレス順次のデータエリ
アに構成される。
【００１３】“ＮＥＸＴ”： 次のＦＩＦＯを構成する
に際して獲得された４ブロックの番地が記憶される。な
お、次のＦＩＦＯを構成する４ブロックが獲得されてい
ない場合には“ＮＵＬＬ”が記憶される。 “ＴＯＰ”： 22個のアドレス順次のデータエリアにお
ける先頭のデータエリアのアドレス“０”が記憶され
る。
に際して獲得された４ブロックの番地が記憶される。な
お、次のＦＩＦＯを構成する４ブロックが獲得されてい
ない場合には“ＮＵＬＬ”が記憶される。 “ＴＯＰ”： 22個のアドレス順次のデータエリアにお
ける先頭のデータエリアのアドレス“０”が記憶され
る。
【００１４】“ＢＴＭ（ＢＯＴＴＯＭ）”： 22個のア
ドレス順次のデータエリアにおける後尾のデータエリア
のアドレス“２１”が記憶される。 “ＨＥＡＤ”： 次にデータを書込むデータエリアのア
ドレスが記憶される。 “ＴＡＩＬ”： 次にデータを読出すデータエリアのア
ドレスが記憶される。 最後に、本発明のメモリ制御方式が適用される前述のよ
うに構成された消防システムの基本的動作について、図
４にもとづき説明する。
ドレス順次のデータエリアにおける後尾のデータエリア
のアドレス“２１”が記憶される。 “ＨＥＡＤ”： 次にデータを書込むデータエリアのア
ドレスが記憶される。 “ＴＡＩＬ”： 次にデータを読出すデータエリアのア
ドレスが記憶される。 最後に、本発明のメモリ制御方式が適用される前述のよ
うに構成された消防システムの基本的動作について、図
４にもとづき説明する。
【００１５】ステップＡ 前述のようにモニタ12Ｅに一
覧に表示される電話番号から１個の電話番号がキーボー
ド12Ｄより選択指示されると、ＲＡＭ12Ｃのメモリプー
ルとして生成されるメモリ領域20から４ブロックのＦＩ
ＦＯ領域22をオペレーティングシステムプログラムにも
とづき獲得する。ステップＢ “ＮＥＸＴ”、“ＴＯ
Ｐ”、“ＢＴＭ”、“ＨＥＡＤ”および“ＴＡＩＬ”
に、次のように初期値を設定する。
覧に表示される電話番号から１個の電話番号がキーボー
ド12Ｄより選択指示されると、ＲＡＭ12Ｃのメモリプー
ルとして生成されるメモリ領域20から４ブロックのＦＩ
ＦＯ領域22をオペレーティングシステムプログラムにも
とづき獲得する。ステップＢ “ＮＥＸＴ”、“ＴＯ
Ｐ”、“ＢＴＭ”、“ＨＥＡＤ”および“ＴＡＩＬ”
に、次のように初期値を設定する。
【００１６】 “ＮＥＸＴ”＝“ＮＵＬＬ” “ＴＯＰ”＝“ＨＥＡＤ”＝“ＴＡＩＬ”＝“０” “ＢＴＭ”＝“２１” ステップＣ キーボード12Ｄにより選択指示された１個
の電話番号を構成する１連の数字を受信中の場合にはそ
の一連の数字が１個ずつ各データエリアに書込まれるよ
うに、次の１個の数字を“ＨＥＡＤ”の指すアドレスの
データエリアに書込む。
の電話番号を構成する１連の数字を受信中の場合にはそ
の一連の数字が１個ずつ各データエリアに書込まれるよ
うに、次の１個の数字を“ＨＥＡＤ”の指すアドレスの
データエリアに書込む。
【００１７】ステップＤ “ＨＥＡＤ”の更新ルーチ
ン。詳細は、図５に示されているフローチャート図によ
り後述する。ステップＥ キーボード12Ｄより選択指示
された１個の電話番号を構成する１連の数字を受信が終
了してタイムアウトとなり、“ＨＥＡＤ”と“ＴＡＩ
Ｌ”の指すアドレスが等しくなくてＦＩＦＯを構成する
データエリアにデータが書込まれている場合には、“Ｔ
ＡＩＬ”の指すアドレスのデータエリアからデータ、言
い換えれば電話番号を構成する一連の数字に関する１個
の数字を読出す。
ン。詳細は、図５に示されているフローチャート図によ
り後述する。ステップＥ キーボード12Ｄより選択指示
された１個の電話番号を構成する１連の数字を受信が終
了してタイムアウトとなり、“ＨＥＡＤ”と“ＴＡＩ
Ｌ”の指すアドレスが等しくなくてＦＩＦＯを構成する
データエリアにデータが書込まれている場合には、“Ｔ
ＡＩＬ”の指すアドレスのデータエリアからデータ、言
い換えれば電話番号を構成する一連の数字に関する１個
の数字を読出す。
【００１８】ステップＦ “ＴＡＩＬ”の更新ルーチ
ン。詳細は、図６に示されているフローチャート図によ
り後述する。 “ＨＥＡＤ”の更新ルーチン（図５） ステップＤ−１ “ＨＥＡＤ”の指すアドレスに１を加
えたものと“ＴＡＩＬ”の指すアドレスとが等しい場
合、あるいは“ＴＡＩＬ”の指すアドレスと“ＴＯＰ”
の指すアドレスとが等しくかつ“ＨＥＡＤ”の指すアド
レスと“ＢＴＭ”の指すアドレスとが等しい場合には、
全てのデータエリアに電話番号の数字が書込まれている
ことから、次のＦＩＦＯを構成するためにメモリ領域20
から新たに４ブロックのＦＩＦＯ領域22' をオペレーテ
ィングシステムプログラムにもとづき獲得する。
ン。詳細は、図６に示されているフローチャート図によ
り後述する。 “ＨＥＡＤ”の更新ルーチン（図５） ステップＤ−１ “ＨＥＡＤ”の指すアドレスに１を加
えたものと“ＴＡＩＬ”の指すアドレスとが等しい場
合、あるいは“ＴＡＩＬ”の指すアドレスと“ＴＯＰ”
の指すアドレスとが等しくかつ“ＨＥＡＤ”の指すアド
レスと“ＢＴＭ”の指すアドレスとが等しい場合には、
全てのデータエリアに電話番号の数字が書込まれている
ことから、次のＦＩＦＯを構成するためにメモリ領域20
から新たに４ブロックのＦＩＦＯ領域22' をオペレーテ
ィングシステムプログラムにもとづき獲得する。
【００１９】ステップＤ−２ 先のＦＩＦＯに関する
“ＮＥＸＴに設定値を、次のＦＩＦＯに関する“ＮＥＸ
Ｔ”、“ＴＯＰ”、“ＢＴＭ”、“ＨＥＡＤ”および
“ＴＡＩＬ”に初期値を、次のように設定する。 先のＦＩＦＯ； “ＮＥＸＴ”＝次のＦＩＦＯを構成するに際して獲得さ
れた４ブロックのＦＩＦＯ領域22' のアドレス 次のＦＩＦＯ； “ＮＥＸＴ”＝“ＮＵＬＬ” “ＨＥＡＤ”＝“ＴＡＩＬ”＝“ＴＯＰ”＝“０” “ＢＴＭ”＝“２１” ステップＤ−３，Ｄ−４ “ＨＥＡＤ”の指すアドレス
に１を加えたものと“ＴＡＩＬ”の指すアドレスとが等
しくない場合、あるいは“ＴＡＩＬ”の指すアドレスと
“ＴＯＰ”の指すアドレスとが等しくなくまたは“ＨＥ
ＡＤ”の指すアドレスと“ＢＴＭ”の指すアドレスとが
等しくない場合であって、“ＨＥＡＤ”の指すアドレス
と“ＢＴＭ”の指すアドレスとが等しいときには“ＨＥ
ＡＤ”のアドレスを“ＴＯＰ”のアドレスとして書込み
アドレスを進める。また、“ＨＥＡＤ”の指すアドレス
と“ＢＴＭ”の指すアドレスが等しくないときには“Ｈ
ＥＡＤ”のアドレスを１だけ増加して同様に書込みアド
レスを進める。
“ＮＥＸＴに設定値を、次のＦＩＦＯに関する“ＮＥＸ
Ｔ”、“ＴＯＰ”、“ＢＴＭ”、“ＨＥＡＤ”および
“ＴＡＩＬ”に初期値を、次のように設定する。 先のＦＩＦＯ； “ＮＥＸＴ”＝次のＦＩＦＯを構成するに際して獲得さ
れた４ブロックのＦＩＦＯ領域22' のアドレス 次のＦＩＦＯ； “ＮＥＸＴ”＝“ＮＵＬＬ” “ＨＥＡＤ”＝“ＴＡＩＬ”＝“ＴＯＰ”＝“０” “ＢＴＭ”＝“２１” ステップＤ−３，Ｄ−４ “ＨＥＡＤ”の指すアドレス
に１を加えたものと“ＴＡＩＬ”の指すアドレスとが等
しくない場合、あるいは“ＴＡＩＬ”の指すアドレスと
“ＴＯＰ”の指すアドレスとが等しくなくまたは“ＨＥ
ＡＤ”の指すアドレスと“ＢＴＭ”の指すアドレスとが
等しくない場合であって、“ＨＥＡＤ”の指すアドレス
と“ＢＴＭ”の指すアドレスとが等しいときには“ＨＥ
ＡＤ”のアドレスを“ＴＯＰ”のアドレスとして書込み
アドレスを進める。また、“ＨＥＡＤ”の指すアドレス
と“ＢＴＭ”の指すアドレスが等しくないときには“Ｈ
ＥＡＤ”のアドレスを１だけ増加して同様に書込みアド
レスを進める。
【００２０】“ＴＡＩＬ”の更新ルーチン（図６） ステップＦ−１，Ｆ−２ “ＮＥＸＴ”が“ＮＵＬＬ”
である場合であって“ＴＡＩＬ”の指すアドレスと“Ｂ
ＴＭ”の指すアドレスが等しいときには、“ＴＡＩＬ”
のアドレスを“ＴＯＰ”のアドレスとして読出しアドレ
スを進める。また、“ＴＡＩＬ”の指すアドレスと“Ｂ
ＴＭ”の指すアドレスが等しくないときには、“ＴＡＩ
Ｌ”のアドレスを“１”だけ増加して同様に読出しアド
レスを進める。
である場合であって“ＴＡＩＬ”の指すアドレスと“Ｂ
ＴＭ”の指すアドレスが等しいときには、“ＴＡＩＬ”
のアドレスを“ＴＯＰ”のアドレスとして読出しアドレ
スを進める。また、“ＴＡＩＬ”の指すアドレスと“Ｂ
ＴＭ”の指すアドレスが等しくないときには、“ＴＡＩ
Ｌ”のアドレスを“１”だけ増加して同様に読出しアド
レスを進める。
【００２１】ステップＦ−３ “ＮＥＸＴ”が“ＮＵＬ
Ｌ”でない場合であって“ＴＡＩＬ”の指すアドレスに
１を加えたものと“ＨＥＡＤ”の指すアドレスとが等し
いとき、あるいは“ＴＡＩＬ”の指すアドレスと“ＢＴ
Ｍ”の指すアドレスが等しくかつ“ＨＥＡＤ”の指すア
ドレスと“ＴＯＰ”の指すアドレスとが等しいときに
は、先のＦＩＦＯに関する全てのデータエリアから電話
番号の一連の数字が読出されていることから、先のＦＩ
ＦＯを構成するＦＩＦＯ領域22をメモリ領域20に開
（解）放する。
Ｌ”でない場合であって“ＴＡＩＬ”の指すアドレスに
１を加えたものと“ＨＥＡＤ”の指すアドレスとが等し
いとき、あるいは“ＴＡＩＬ”の指すアドレスと“ＢＴ
Ｍ”の指すアドレスが等しくかつ“ＨＥＡＤ”の指すア
ドレスと“ＴＯＰ”の指すアドレスとが等しいときに
は、先のＦＩＦＯに関する全てのデータエリアから電話
番号の一連の数字が読出されていることから、先のＦＩ
ＦＯを構成するＦＩＦＯ領域22をメモリ領域20に開
（解）放する。
【００２２】ステップＦ−４，Ｆ−５ “ＮＥＸＴ”が
“ＮＵＬＬ”でない場合でかつ“ＴＡＩＬ”の指すアド
レスに１を加えたものと“ＨＥＡＤ”の指すアドレスと
が等しくないとき、あるいは“ＴＡＩＬ”の指すアドレ
スと“ＢＴＭ”の指すアドレスとが等しくなくまたは
“ＨＥＡＤ”の指すアドレスと“ＴＯＰ”の指すアドレ
スとが等しくないときであって、“ＴＡＩＬ”のアドレ
スと“ＢＴＭ”のアドレスとが等しいときには“ＴＡＩ
Ｌ”のアドレスを“ＴＯＰ”のアドレスとして読出しア
ドレスを進める。また、“ＴＡＩＬ”のアドレスと“Ｂ
ＴＭ”のアドレスとが等しくないときには“ＴＡＩＬ”
のアドレスを“１”だけ増加して同様に読出しアドレス
を進める。
“ＮＵＬＬ”でない場合でかつ“ＴＡＩＬ”の指すアド
レスに１を加えたものと“ＨＥＡＤ”の指すアドレスと
が等しくないとき、あるいは“ＴＡＩＬ”の指すアドレ
スと“ＢＴＭ”の指すアドレスとが等しくなくまたは
“ＨＥＡＤ”の指すアドレスと“ＴＯＰ”の指すアドレ
スとが等しくないときであって、“ＴＡＩＬ”のアドレ
スと“ＢＴＭ”のアドレスとが等しいときには“ＴＡＩ
Ｌ”のアドレスを“ＴＯＰ”のアドレスとして読出しア
ドレスを進める。また、“ＴＡＩＬ”のアドレスと“Ｂ
ＴＭ”のアドレスとが等しくないときには“ＴＡＩＬ”
のアドレスを“１”だけ増加して同様に読出しアドレス
を進める。
【００２３】
【発明の効果】以上に説明したように、本発明によれ
ば、蓄積されるデータの量に対応してＦＩＦＯを構成す
るデータエリアを新たに獲得したり、更には開（解）放
するようにしたために、データがオーバーフローするこ
となく、しかもメモリ効率が良い。
ば、蓄積されるデータの量に対応してＦＩＦＯを構成す
るデータエリアを新たに獲得したり、更には開（解）放
するようにしたために、データがオーバーフローするこ
となく、しかもメモリ効率が良い。
【図１】本発明によるメモリ制御方式の原理構成を説明
するための原理ブロック図である。
するための原理ブロック図である。
【図２】本発明によるメモリ制御方式を消防システムに
適用した場合の実施例の概略ブロック図である。
適用した場合の実施例の概略ブロック図である。
【図３】図２において説明したメモリ領域の構成図であ
る。
る。
【図４】図２において説明したＦＩＦＯを構成するユー
ザープログラムのメインルーチンのフローチャート図で
ある。
ザープログラムのメインルーチンのフローチャート図で
ある。
【図５】図４において説明した“ＨＥＡＤ”の更新ルー
チンのフローチャート図である。
チンのフローチャート図である。
【図６】図４において説明した“ＴＡＩＬ”の更新ルー
チンのフローチャート図である。
チンのフローチャート図である。
【図７】従来の説明図である。
１, 20, 21 メモリ領域 ２ 第１のＦＩＦＯ ３ 第２のＦＩＦＯ 11 指令台 12 マイコン 12Ａ ＣＰＵ 12Ｂ ＲＯＭ 12Ｃ ＲＡＭ 12Ｄ キーボード 12Ｅ モニタ 13 交換機 14 回線網 22 ＦＩＦＯ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐次川 康幸 福岡県福岡市博多区博多駅前一丁目４番４ 号 富士通九州通信システム株式会社内 (72)発明者 中村 美加 福岡県福岡市博多区博多駅前一丁目４番４ 号 富士通九州通信システム株式会社内 (72)発明者 二瓶 正弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 所定領域の獲得および開放が可能なメモ
リ領域１からまずＮ個のデータエリアを獲得して先入れ
先出し方式により順次にデータの書込み読出しを行なう
第１のＦＩＦＯ２を構成するとともに、次にそれらＮ個
の全てのデータエリアにデータが書き込まれて読出され
ずに蓄積されると他のＭ（＝Ｎまたは≠Ｎ）個のデータ
エリアを獲得して同様に先入れ先出し方式により順次に
データの書込み読出しを行なう第２のＦＩＦＯ３を構成
し、この第２のＦＩＦＯ３には順次にデータの書込みを
始める一方、前記第１のＦＩＦＯ２からは順次にデータ
の読出しを行なってその第１のＦＩＦＯ２からの全ての
データの読出しが終了するとその第１のＦＩＦＯ２を前
記メモリ領域１に開放することを特徴とするメモリ制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206770A JPH0547169A (ja) | 1991-08-19 | 1991-08-19 | メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206770A JPH0547169A (ja) | 1991-08-19 | 1991-08-19 | メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547169A true JPH0547169A (ja) | 1993-02-26 |
Family
ID=16528805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206770A Pending JPH0547169A (ja) | 1991-08-19 | 1991-08-19 | メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547169A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57119586A (en) * | 1981-01-19 | 1982-07-26 | Fujitsu Ltd | Control system for subscriber information file area |
| JPS6212985A (ja) * | 1985-07-09 | 1987-01-21 | Matsushita Electric Ind Co Ltd | ＦｉＦｏメモリ制御装置 |
| JPH02189627A (ja) * | 1989-01-18 | 1990-07-25 | Sanyo Electric Co Ltd | データメモリのアクセス回路 |
-
1991
- 1991-08-19 JP JP3206770A patent/JPH0547169A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57119586A (en) * | 1981-01-19 | 1982-07-26 | Fujitsu Ltd | Control system for subscriber information file area |
| JPS6212985A (ja) * | 1985-07-09 | 1987-01-21 | Matsushita Electric Ind Co Ltd | ＦｉＦｏメモリ制御装置 |
| JPH02189627A (ja) * | 1989-01-18 | 1990-07-25 | Sanyo Electric Co Ltd | データメモリのアクセス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2603803Y2 (ja) | プログラマブルデ―タウインドウディスプレイシステムを有するコ―ル自動分配装置 | |
| KR860007594A (ko) | 입출력 제어시스템 | |
| US5175834A (en) | Swapping apparatus with reduced secondary storage based on frequency of use of page regions | |
| WO2024160136A1 (zh) | 任务调度方法、装置和电子设备 | |
| US7831973B2 (en) | Task scheduling apparatus, task scheduling method, task scheduling program, storage medium and transmission medium | |
| JPH0547169A (ja) | メモリ制御方式 | |
| JP2966432B2 (ja) | 電子機器 | |
| JP3245500B2 (ja) | マルチプログラミングにおける事象管理方式 | |
| JPS62290952A (ja) | 表示端末装置 | |
| CN115934302A (zh) | 一种内存泄漏处理方法及电子设备 | |
| JP3226566B2 (ja) | 電子交換機システム | |
| JPS625759A (ja) | 呼情報救済方式 | |
| JP2718690B2 (ja) | 通信制御システム | |
| JPH025667A (ja) | 非同期二重データ通信方法及びその端末装置 | |
| JP2900364B2 (ja) | 通信制御装置 | |
| KR910004270B1 (ko) | 교환기에서의 호폭주로 인한 자동호 통제방법 | |
| JPH01125643A (ja) | メッセージ分割送受信制御方式 | |
| JPH0628318A (ja) | モジュールデータ管理装置 | |
| JPH0484251A (ja) | 記録方法 | |
| JPS63164790A (ja) | ボタン電話装置 | |
| JPH0689371A (ja) | Ｉｃメモリカード制御方式およびシステム | |
| JPS6356739B2 (ja) | ||
| JPH10320242A (ja) | アプリケーションタスクの検査方法 | |
| JPS6048541A (ja) | 電子計算機システム | |
| JPS60229464A (ja) | 電話交換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970304 |