JPH0547894A - 半導体記憶装置の試験方法 - Google Patents
半導体記憶装置の試験方法Info
- Publication number
- JPH0547894A JPH0547894A JP3223424A JP22342491A JPH0547894A JP H0547894 A JPH0547894 A JP H0547894A JP 3223424 A JP3223424 A JP 3223424A JP 22342491 A JP22342491 A JP 22342491A JP H0547894 A JPH0547894 A JP H0547894A
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- wafer
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000014759 maintenance of location Effects 0.000 claims description 13
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000011282 treatment Methods 0.000 abstract description 16
- 230000001133 acceleration Effects 0.000 abstract description 7
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 22
- 238000005259 measurement Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 半導体記憶装置のデータ保持の加速試験を容
易かつ迅速に行い、加速試験に伴う信頼性の低下を回避
する。 【構成】 ウエハ内の各半導体記憶装置に加速試験用デ
ータを書き込み、前記データが書き込まれた半導体記憶
装置をウエハ状態で高温雰囲気に所要時間さらす処理
（ベーク処理）を実施し、その後、加速試験用データを
読み出して、正しくデータが保持されているかどうかを
チェックする。
易かつ迅速に行い、加速試験に伴う信頼性の低下を回避
する。 【構成】 ウエハ内の各半導体記憶装置に加速試験用デ
ータを書き込み、前記データが書き込まれた半導体記憶
装置をウエハ状態で高温雰囲気に所要時間さらす処理
（ベーク処理）を実施し、その後、加速試験用データを
読み出して、正しくデータが保持されているかどうかを
チェックする。
Description
【０００１】
【産業上の利用分野】本発明は、ＥＥＰＲＯＭ（electr
ical erasable and programmable ROM）やＥＰＲＯＭ
（erasable and programmable ROM ）等の半導体記憶装
置の試験方法に係り、特にデータ保持の加速試験方法に
関する。
ical erasable and programmable ROM）やＥＰＲＯＭ
（erasable and programmable ROM ）等の半導体記憶装
置の試験方法に係り、特にデータ保持の加速試験方法に
関する。
【０００２】
【従来の技術】一般に、ＥＥＰＲＯＭのような半導体記
憶装置では、書き込まれたデータの保持時間が保証され
ている。例えば７０℃雰囲気で１０年間のデータ保持を
保証するというようなものである。ところで、半導体製
造工程では、半導体記憶装置を７０℃雰囲気で１０年間
放置してデータ保持を確認するというような試験を実施
することは実際上できないので、従来、半導体記憶装置
をベーク処理することによってデータ保持の加速試験が
行われている。
憶装置では、書き込まれたデータの保持時間が保証され
ている。例えば７０℃雰囲気で１０年間のデータ保持を
保証するというようなものである。ところで、半導体製
造工程では、半導体記憶装置を７０℃雰囲気で１０年間
放置してデータ保持を確認するというような試験を実施
することは実際上できないので、従来、半導体記憶装置
をベーク処理することによってデータ保持の加速試験が
行われている。
【０００３】この加速試験の手順を図２を参照して説明
する。半導体基板（以下、単に『ウエハ』という）製造
工程で記憶素子が形成されたウエハは、ウエハ測定工程
におてい電気的特性が測定される（ステップＮ１）。そ
の後、組立工程において、ウエハは各素子ごとに分離切
断されて、ダイボンディング、ワイヤーボンディングを
経て樹脂等で封止される（ステップＮ２）。パッケージ
ングされた半導体記憶装置は、測定工程１で電気的特性
が評価される（ステップＮ３）。この測定工程１では、
データ保持加速試験用のデータ（以下、単に『試験デー
タ』という）が半導体記憶装置内に書き込まれる。
する。半導体基板（以下、単に『ウエハ』という）製造
工程で記憶素子が形成されたウエハは、ウエハ測定工程
におてい電気的特性が測定される（ステップＮ１）。そ
の後、組立工程において、ウエハは各素子ごとに分離切
断されて、ダイボンディング、ワイヤーボンディングを
経て樹脂等で封止される（ステップＮ２）。パッケージ
ングされた半導体記憶装置は、測定工程１で電気的特性
が評価される（ステップＮ３）。この測定工程１では、
データ保持加速試験用のデータ（以下、単に『試験デー
タ』という）が半導体記憶装置内に書き込まれる。
【０００４】試験データが書き込まれた半導体記憶装置
に加速試験のためのベーク処理が施される。この加速試
験条件は、例えば半導体記憶装置を１５０℃の雰囲気で
１４３時間放置するというものである。ベーク処理され
た半導体記憶装置は、次の測定工程２で正しくデータが
保持されているかどうかをチェックされた後に出荷され
る（ステップＮ５）。
に加速試験のためのベーク処理が施される。この加速試
験条件は、例えば半導体記憶装置を１５０℃の雰囲気で
１４３時間放置するというものである。ベーク処理され
た半導体記憶装置は、次の測定工程２で正しくデータが
保持されているかどうかをチェックされた後に出荷され
る（ステップＮ５）。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の試験方法には、次のような問題がある。 （１）半導体素子を封止している樹脂の耐熱性等の限界
により、余り高温度の雰囲気でベーク処理を行うことが
できず、そのため上述のように加速試験といっても相当
長いベーク処理時間を必要とするので、作業効率が悪い
という問題点がある。 （２）パッケージングされた多数の半導体記憶装置をベ
ーク処理するためには、大掛かりな熱処理装置と、その
装置を設置するスペースを要する。 （３）パッケージングされた半導体記憶装置を高温雰囲
気に長時間さらすと、封止用樹脂の熱膨張等により内部
素子や極細のワイヤ（例えば、金線）に不要な応力が加
わり、半導体記憶装置の信頼性を低下させる要因にな
る。また、リード端子が酸化されて半田付け性を悪くす
るおそれもある。
た従来の試験方法には、次のような問題がある。 （１）半導体素子を封止している樹脂の耐熱性等の限界
により、余り高温度の雰囲気でベーク処理を行うことが
できず、そのため上述のように加速試験といっても相当
長いベーク処理時間を必要とするので、作業効率が悪い
という問題点がある。 （２）パッケージングされた多数の半導体記憶装置をベ
ーク処理するためには、大掛かりな熱処理装置と、その
装置を設置するスペースを要する。 （３）パッケージングされた半導体記憶装置を高温雰囲
気に長時間さらすと、封止用樹脂の熱膨張等により内部
素子や極細のワイヤ（例えば、金線）に不要な応力が加
わり、半導体記憶装置の信頼性を低下させる要因にな
る。また、リード端子が酸化されて半田付け性を悪くす
るおそれもある。
【０００６】本発明は、このような事情に鑑みてなされ
たものであって、半導体記憶装置のデータ保持加速試験
を簡易かつ迅速に行い、しかも半導体記憶装置の信頼性
を低下させるおそれのない方法を提供することを目的と
している。
たものであって、半導体記憶装置のデータ保持加速試験
を簡易かつ迅速に行い、しかも半導体記憶装置の信頼性
を低下させるおそれのない方法を提供することを目的と
している。
【０００７】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、本発明は、データ保持試験用のデータが書き込まれ
た半導体記憶装置を高温雰囲気に所要時間さらすベーク
処理を施した後、前記データが正しく保持されているか
どうかを試験する半導体記憶装置の試験方法において、
半導体基板中の各半導体記憶装置に前記データ保持試験
用のデータをそれぞれ書き込み、前記データが書き込ま
れた半導体記憶装置を基板状態でベーク処理するもので
ある。
的を達成するために、次のような構成をとる。すなわ
ち、本発明は、データ保持試験用のデータが書き込まれ
た半導体記憶装置を高温雰囲気に所要時間さらすベーク
処理を施した後、前記データが正しく保持されているか
どうかを試験する半導体記憶装置の試験方法において、
半導体基板中の各半導体記憶装置に前記データ保持試験
用のデータをそれぞれ書き込み、前記データが書き込ま
れた半導体記憶装置を基板状態でベーク処理するもので
ある。
【０００８】
【作用】本発明によれば、半導体基板中の各半導体記憶
装置にデータ保持試験用のデータをそれぞれ書き込み、
その半導体基板の状態でベーク処理を施しているので、
パッケージ状態でベーク処理を行う場合に比較して、処
理温度を高く設定することができ、それだけ処理効率が
向上する。また、ベーク処理による信頼性低下のおそれ
もない。
装置にデータ保持試験用のデータをそれぞれ書き込み、
その半導体基板の状態でベーク処理を施しているので、
パッケージ状態でベーク処理を行う場合に比較して、処
理温度を高く設定することができ、それだけ処理効率が
向上する。また、ベーク処理による信頼性低下のおそれ
もない。
【０００９】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、本発明に係る半導体記憶装置の試験方
法の一実施例の手順を示したフローチャートである。
明する。図１は、本発明に係る半導体記憶装置の試験方
法の一実施例の手順を示したフローチャートである。
【００１０】ステップＳ１：まず、ウエハ工程で半導体
記憶装置としてのＥＥＰＲＯＭがウエハ上に形成される
と、そのウエハはウエハ測定工程１に送られる。ここで
は、ＥＥＰＲＯＭの種々の電気的特性の試験が行われた
後、各ＥＥＰＲＯＭ中のメモリセルの全領域に試験デー
タ“１”が書き込まれる。
記憶装置としてのＥＥＰＲＯＭがウエハ上に形成される
と、そのウエハはウエハ測定工程１に送られる。ここで
は、ＥＥＰＲＯＭの種々の電気的特性の試験が行われた
後、各ＥＥＰＲＯＭ中のメモリセルの全領域に試験デー
タ“１”が書き込まれる。
【００１１】ステップＳ２：試験データ“１”が書き込
まれたウエハにベーク処理１が施される。このベーク処
理条件は、パッケージ状態でベーク処理を施していた従
来方法よりも高温雰囲気で短時間に設定される。ここで
は、例えば２００℃，８時間に設定されている。
まれたウエハにベーク処理１が施される。このベーク処
理条件は、パッケージ状態でベーク処理を施していた従
来方法よりも高温雰囲気で短時間に設定される。ここで
は、例えば２００℃，８時間に設定されている。
【００１２】ステップＳ３：ベーク処理１が施されたウ
エハはウエハ測定工程２に送られ、ここでウエハ測定工
程１で書き込まれたデータ“１”を読み出し、全てのデ
ータが正しく保持されているかどうかをチェックする。
データが正しく保持されていれば、再び各ＥＥＰＲＯＭ
のメモリセルの全領域に試験データ“０”が書き込まれ
る。
エハはウエハ測定工程２に送られ、ここでウエハ測定工
程１で書き込まれたデータ“１”を読み出し、全てのデ
ータが正しく保持されているかどうかをチェックする。
データが正しく保持されていれば、再び各ＥＥＰＲＯＭ
のメモリセルの全領域に試験データ“０”が書き込まれ
る。
【００１３】ステップＳ４：試験データ“０”が書き込
まれたウエハに、前記ベーク処理１と同一条件のベーク
処理２が施される。
まれたウエハに、前記ベーク処理１と同一条件のベーク
処理２が施される。
【００１４】ステップＳ５：ベーク処理２が施されたウ
エハは、組立工程で個々の素子に分離された後、ダイボ
ンディング、ワイヤボンディング、樹脂封止等が施され
てパッケージングされる。
エハは、組立工程で個々の素子に分離された後、ダイボ
ンディング、ワイヤボンディング、樹脂封止等が施され
てパッケージングされる。
【００１５】ステップＳ６：パッケージングされたＥＥ
ＰＲＯＭは、測定工程３に送られる。ここでは、ウエハ
測定工程２で書き込まれた試験データ“０”を読み出
し、全てのデータが正しく保持されているかどうかのチ
ェックや、その他の電気的特性の試験が行われる。以上
の各試験を合格した半導体記憶装置が出荷される。
ＰＲＯＭは、測定工程３に送られる。ここでは、ウエハ
測定工程２で書き込まれた試験データ“０”を読み出
し、全てのデータが正しく保持されているかどうかのチ
ェックや、その他の電気的特性の試験が行われる。以上
の各試験を合格した半導体記憶装置が出荷される。
【００１６】なお、上述の実施例では、各ベーク処理
１，２が比較的短時間で実施できるので、試験の信頼性
を上げるために、２回のベーク処理を行って試験データ
“０”，“１”についてそれぞれのデータ保持を確認し
た。しかし、本発明はこれに限定されず、１回のベーク
処理で加速試験を行うようにしてもよい。
１，２が比較的短時間で実施できるので、試験の信頼性
を上げるために、２回のベーク処理を行って試験データ
“０”，“１”についてそれぞれのデータ保持を確認し
た。しかし、本発明はこれに限定されず、１回のベーク
処理で加速試験を行うようにしてもよい。
【００１７】さらに、実施例では、ベーク処理２の後に
ウエハ測定を行わないで、組立（パッケージング）を行
い、その後の測定工程３で試験データ“０”の読み出し
確認を行った。これは、組立工程では、ダイボンディン
グ等で半導体素子が高温雰囲気にさらされるので、より
過酷な条件を経た半導体記憶装置について、データ保持
試験を実施した方が、試験の信頼性が上がると考えたか
らである。しかし、本発明はこれに限定されず、ベーク
処理２の後に、ウエハ状態で試験データ“０”の読み出
し確認を行い、組立後の測定工程３では通常の特性試験
だけを行うようにしてもよい。
ウエハ測定を行わないで、組立（パッケージング）を行
い、その後の測定工程３で試験データ“０”の読み出し
確認を行った。これは、組立工程では、ダイボンディン
グ等で半導体素子が高温雰囲気にさらされるので、より
過酷な条件を経た半導体記憶装置について、データ保持
試験を実施した方が、試験の信頼性が上がると考えたか
らである。しかし、本発明はこれに限定されず、ベーク
処理２の後に、ウエハ状態で試験データ“０”の読み出
し確認を行い、組立後の測定工程３では通常の特性試験
だけを行うようにしてもよい。
【００１８】また、上述の実施例ではＥＥＰＲＯＭを例
に採って説明したが、本発明は、ＥＰＲＯＭや、これら
の記憶素子を内蔵したマイクロプロセッサ等の半導体記
憶装置にも適用することができる。
に採って説明したが、本発明は、ＥＰＲＯＭや、これら
の記憶素子を内蔵したマイクロプロセッサ等の半導体記
憶装置にも適用することができる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
に係る半導体記憶装置の試験方法によれば、加速試験の
ためのベーク処理をウエハ状態で実施しているので、組
立後のパッケージ状態でベーク処理を実施していた従来
方法に比較して、より高温雰囲気でベーク処理を実施す
ることができ、それだけ処理時間を短くなり、処理効率
を向上することができる。
に係る半導体記憶装置の試験方法によれば、加速試験の
ためのベーク処理をウエハ状態で実施しているので、組
立後のパッケージ状態でベーク処理を実施していた従来
方法に比較して、より高温雰囲気でベーク処理を実施す
ることができ、それだけ処理時間を短くなり、処理効率
を向上することができる。
【００２０】また、多数の半導体記憶装置を形成した複
数枚のウエハを一括してベーク処理することができるの
で、ベーク処理のための熱処理装置が小型のものでよ
く、スペースメリットが高い。
数枚のウエハを一括してベーク処理することができるの
で、ベーク処理のための熱処理装置が小型のものでよ
く、スペースメリットが高い。
【００２１】さらに、ウエハ状態でベーク処理するの
で、パッケージ状態でベーク処理する従来方法のよう
に、半導体記憶装置の信頼性を低下させることもない。
で、パッケージ状態でベーク処理する従来方法のよう
に、半導体記憶装置の信頼性を低下させることもない。
【図１】本発明に係る半導体記憶装置の試験方法の一実
施例の手順を示したフローチャートである。
施例の手順を示したフローチャートである。
【図２】従来の試験方法の手順を示したフローチャート
である。
である。
Ｓ１…ウエハ測定工程１ Ｓ２…ベーク処理１ Ｓ３…ウエハ測定工程２ Ｓ４…ベーク処理２ Ｓ５…組立工程 Ｓ６…測定工程３
Claims (1)
- 【請求項１】 データ保持試験用のデータが書き込まれ
た半導体記憶装置を高温雰囲気に所要時間さらすベーク
処理を施した後、前記データが正しく保持されているか
どうかを試験する半導体記憶装置の試験方法において、 半導体基板中の各半導体記憶装置に前記データ保持試験
用のデータをそれぞれ書き込み、前記データが書き込ま
れた半導体記憶装置を基板状態でベーク処理することを
特徴とする半導体記憶装置の試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223424A JP2865456B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体記憶装置の試験方法 |
| US07/903,739 US5287313A (en) | 1991-08-07 | 1992-06-24 | Method of testing data-holding capability of a semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223424A JP2865456B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体記憶装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547894A true JPH0547894A (ja) | 1993-02-26 |
| JP2865456B2 JP2865456B2 (ja) | 1999-03-08 |
Family
ID=16797930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223424A Expired - Fee Related JP2865456B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体記憶装置の試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5287313A (ja) |
| JP (1) | JP2865456B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0616335A3 (en) * | 1993-03-17 | 1998-04-15 | Fujitsu Limited | Nonvolatile semiconductor memory device having a status register and test method for the same |
| JP2024533660A (ja) * | 2021-09-27 | 2024-09-12 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 不揮発性メモリセルを含有する欠陥ダイを決定する方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2880695B2 (ja) * | 1996-09-27 | 1999-04-12 | 松下電子工業株式会社 | 半導体記憶装置の加速試験方法 |
| JP4445299B2 (ja) | 2004-03-18 | 2010-04-07 | 富士通株式会社 | 不揮発性メモリ評価方法 |
| CN112017985A (zh) * | 2020-08-28 | 2020-12-01 | 上海华力微电子有限公司 | 在线监控存储器ono膜层质量的方法、装置及可读存储介质 |
| CN112599181A (zh) * | 2020-12-11 | 2021-04-02 | 深圳市时创意电子有限公司 | 一种闪存芯片分析方法、装置、电子设备及存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119035A (ja) * | 1987-10-31 | 1989-05-11 | Nec Yamagata Ltd | 集積回路のテスト方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH079922B2 (ja) * | 1987-09-24 | 1995-02-01 | 山形日本電気株式会社 | Ｅｐｒｏｍ集積回路テストシステム |
-
1991
- 1991-08-07 JP JP3223424A patent/JP2865456B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-24 US US07/903,739 patent/US5287313A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119035A (ja) * | 1987-10-31 | 1989-05-11 | Nec Yamagata Ltd | 集積回路のテスト方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0616335A3 (en) * | 1993-03-17 | 1998-04-15 | Fujitsu Limited | Nonvolatile semiconductor memory device having a status register and test method for the same |
| EP0935256A1 (en) * | 1993-03-17 | 1999-08-11 | Fujitsu Limited | Test method for writable nonvolatile semiconductor memory device |
| JP2024533660A (ja) * | 2021-09-27 | 2024-09-12 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 不揮発性メモリセルを含有する欠陥ダイを決定する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2865456B2 (ja) | 1999-03-08 |
| US5287313A (en) | 1994-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215022B2 (en) | Multi-die module | |
| JP2002040095A (ja) | 半導体装置及びその実装方法 | |
| JP2865456B2 (ja) | 半導体記憶装置の試験方法 | |
| US4607219A (en) | Method of inspecting semiconductor non-volatile memory devices | |
| JP4157715B2 (ja) | 半導体装置の製造方法 | |
| JP4616974B2 (ja) | マルチチップモジュールのパッケージングプロセス | |
| JPS62261139A (ja) | 半導体装置 | |
| CN101414567B (zh) | 简并预烧测试与高温测试的晶片封装制程 | |
| US20090137069A1 (en) | Chip packaging process including simpification and mergence of burn-in test and high temperature test | |
| JP4787437B2 (ja) | 半導体装置の製造方法 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JP2009130343A (ja) | チップ実装プロセス | |
| US6858942B1 (en) | Semiconductor package with improved thermal cycling performance, and method of forming same | |
| JPS62136070A (ja) | 半導体装置の製造方法 | |
| JP2004031946A (ja) | 半導体装置及びその製造方法 | |
| JPH04290253A (ja) | 半導体集積回路 | |
| JPS61253847A (ja) | 高信頼度を有する半導体装置 | |
| JPH03200349A (ja) | 不揮発性メモリ装置の測定方法 | |
| TWI221024B (en) | Manufacturing process of memory module with directly chip-attaching | |
| JPH04235361A (ja) | 半導体集積回路のテスト方法 | |
| JP2005072252A (ja) | 半導体装置及びその製造方法 | |
| JPS5910230A (ja) | 半導体装置 | |
| Lu et al. | A Study on Multi-Chip Package Technology-Dual Chip in TSOP II 54L Package | |
| JPS5999733A (ja) | 集積回路装置の製造方法 | |
| JPS6396938A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |