JPS5910230A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5910230A JPS5910230A JP57119313A JP11931382A JPS5910230A JP S5910230 A JPS5910230 A JP S5910230A JP 57119313 A JP57119313 A JP 57119313A JP 11931382 A JP11931382 A JP 11931382A JP S5910230 A JPS5910230 A JP S5910230A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- voltage
- pellet
- pellets
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置にかかり、とくに半導体ウェハース
のエージング試験用配線パターンに関する。
のエージング試験用配線パターンに関する。
半導体装置の製造工程中には、半導体装置の初期不良を
スクリーニングすることを目的とするエージング試（倹
があり、この試験は通常組立工程終了後に行なわれる。
スクリーニングすることを目的とするエージング試（倹
があり、この試験は通常組立工程終了後に行なわれる。
半導体装置を放熱性の良いパッケージに・川み立てるこ
とにより、熱抵抗を小さくできるので、電圧印加による
半導体装置自体の温度上昇が小さく、周囲温度の制御で
、種々の半導体装置で一定のスクリーニング効果を上げ
ることができる。しかしフィルム・キャリア方式の半導
体装置の場合、ペレットはむき出しの状態にあるため、
熱抵抗は大きく、電圧印加だけで大幅にチップ温度が上
昇してし１い、周囲温度の制御が困難になっている。
とにより、熱抵抗を小さくできるので、電圧印加による
半導体装置自体の温度上昇が小さく、周囲温度の制御で
、種々の半導体装置で一定のスクリーニング効果を上げ
ることができる。しかしフィルム・キャリア方式の半導
体装置の場合、ペレットはむき出しの状態にあるため、
熱抵抗は大きく、電圧印加だけで大幅にチップ温度が上
昇してし１い、周囲温度の制御が困難になっている。
従来、フィルム・キャリア方式の半導体装置をエージン
グ試験する場合、エージング試験用治具にセットするた
めに、一時フィルムを切断し、エージング終了後に再び
フィルムを接続する方法がとられているが、フィルムの
切断、接続という余分な工程が必要であること、また熱
抵抗が大きいために同時にエージング試験されるペレッ
トについて一定の目標温度が得られにぐいばかりでなく
、ペレットによってはフィルム変形まで生じてしまうと
いう欠点があった。
グ試験する場合、エージング試験用治具にセットするた
めに、一時フィルムを切断し、エージング終了後に再び
フィルムを接続する方法がとられているが、フィルムの
切断、接続という余分な工程が必要であること、また熱
抵抗が大きいために同時にエージング試験されるペレッ
トについて一定の目標温度が得られにぐいばかりでなく
、ペレットによってはフィルム変形まで生じてしまうと
いう欠点があった。
本発明の目的は、上記欠点を除去した半導体装置を提供
することであり、その特ｆａは、組立工程の前段階のウ
ェハースの状態でエージング試験が実施できる、外部電
圧印加用配線パターンを設けた半導体装置にある。
することであり、その特ｆａは、組立工程の前段階のウ
ェハースの状態でエージング試験が実施できる、外部電
圧印加用配線パターンを設けた半導体装置にある。
エージング試験をウェハースの状態で行なう場合、下記
の問題を解決する必要がある。
の問題を解決する必要がある。
一つは、エージング試験用に全てのベレットの電源パッ
ドが並列に接続されていると、拡散工程終Ｔ後ベレット
ユケごとに対して電気試験が行なわれた際、被測定ベレ
ット以外のベレットも測定してしまい、正しい判定がで
きない。また、ウェハース内にｔ ？ｌＪｊとグラウン
ド間が短絡している不良ベレット存在［７た場合、外部
から電圧を印加しようとしても良品チップに適正なバイ
アスがかからなくなる。
ドが並列に接続されていると、拡散工程終Ｔ後ベレット
ユケごとに対して電気試験が行なわれた際、被測定ベレ
ット以外のベレットも測定してしまい、正しい判定がで
きない。また、ウェハース内にｔ ？ｌＪｊとグラウン
ド間が短絡している不良ベレット存在［７た場合、外部
から電圧を印加しようとしても良品チップに適正なバイ
アスがかからなくなる。
本発明は、半導体ウェハースにダイオードと抵抗とを有
するエージング試験用の外部電圧印加用の配線パターン
を設けることにより上記問題点を解決したことを特徴と
する。その結果としてウェハースを金属板に接触させる
ことが容易に大きな放熱効果が得られるので熱抵抗を小
さくでき、ベレットの温度制御がしやすくなる。あらに
、一度に処理できる半導体装置の数を増やすことが可能
になる。
するエージング試験用の外部電圧印加用の配線パターン
を設けることにより上記問題点を解決したことを特徴と
する。その結果としてウェハースを金属板に接触させる
ことが容易に大きな放熱効果が得られるので熱抵抗を小
さくでき、ベレットの温度制御がしやすくなる。あらに
、一度に処理できる半導体装置の数を増やすことが可能
になる。
次に本発明を実施例により説明する。
第１図はウェハース内ベレット１０醒極バッド２に電圧
印加用配線パターン３を設けたものである。外部電圧印
加用のパッド４はウェハースの端まで引き出されており
、ここに電圧が印加される。
印加用配線パターン３を設けたものである。外部電圧印
加用のパッド４はウェハースの端まで引き出されており
、ここに電圧が印加される。
このパッドからの配線部には第２図のようなダイオード
５と抵抗６とが直列に入れである。１つのベレットの電
気試験をする場合には、ダイオード５が逆方向となるた
め、他のベレットの影響を受けないで済む。また、エー
ジング試験をする場合には外部６圧を印加するとダイオ
ードは順方向になって全ベレットに電流を供給できる。
５と抵抗６とが直列に入れである。１つのベレットの電
気試験をする場合には、ダイオード５が逆方向となるた
め、他のベレットの影響を受けないで済む。また、エー
ジング試験をする場合には外部６圧を印加するとダイオ
ードは順方向になって全ベレットに電流を供給できる。
ウェハース内に電源−グラウンド間がショートしている
不良ベレットがあっても、抵抗に電圧がかかるため、
不良ベレットがあっても、抵抗に電圧がかかるため、
第１図はダイオードと抵抗とを有する外部電圧印加用の
配線パターンをもつ半導体ウェハースの半面図である。 第２図はベレットのパッドから外部電圧印加用バッド１
での配線図である。 同、図において、ｌ・・・・・・ベレット、２・・・−
ヘ１７ツトの＊極パッド、３・・・・・・配線パターン
、４・・・・・・外部電圧印加用パッド、５゛・・・・
・・ダイオード、６・・・・・・抵抗である。 ＄Ｉ図
配線パターンをもつ半導体ウェハースの半面図である。 第２図はベレットのパッドから外部電圧印加用バッド１
での配線図である。 同、図において、ｌ・・・・・・ベレット、２・・・−
ヘ１７ツトの＊極パッド、３・・・・・・配線パターン
、４・・・・・・外部電圧印加用パッド、５゛・・・・
・・ダイオード、６・・・・・・抵抗である。 ＄Ｉ図
Claims (1)
- 半導体ウェハースにおいて、ダイオードと抵抗とを有す
るエージング試験用の外部゛直圧印加用の配線パターン
を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119313A JPS5910230A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119313A JPS5910230A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910230A true JPS5910230A (ja) | 1984-01-19 |
Family
ID=14758344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57119313A Pending JPS5910230A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5862147A (en) * | 1996-04-22 | 1999-01-19 | Nec Corporation | Semiconductor device on semiconductor wafer having simple wirings for test and capable of being tested in a short time |
-
1982
- 1982-07-09 JP JP57119313A patent/JPS5910230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5862147A (en) * | 1996-04-22 | 1999-01-19 | Nec Corporation | Semiconductor device on semiconductor wafer having simple wirings for test and capable of being tested in a short time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7659738B2 (en) | Test sockets having peltier elements, test equipment including the same and methods of testing semiconductor packages using the same | |
| US4792532A (en) | Semiconductor device and process for producing the same, and tape carrier used in said process | |
| US4977441A (en) | Semiconductor device and tape carrier | |
| JP2812627B2 (ja) | テープキャリア、半導体装置試験方法及び装置 | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| JP2014169964A (ja) | 半導体装置の製造方法 | |
| JPS5948933A (ja) | 半導体不揮発性記憶装置の検査方法 | |
| JPS5910230A (ja) | 半導体装置 | |
| US20020186032A1 (en) | Burn-in apparatus and semiconductor wafer | |
| JP2003084030A (ja) | 半導体装置の製造方法 | |
| CN217085118U (zh) | 新型老化板 | |
| JP2822999B2 (ja) | 高温不良選別装置及び高温不良選別方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH0547894A (ja) | 半導体記憶装置の試験方法 | |
| JPH0529418A (ja) | 半導体装置のバーイン方法及びそれに用いるバーインボード | |
| JPS62221126A (ja) | 半導体装置の試験方法及びその実施用ウエハ | |
| JP2003232833A (ja) | テスト方法 | |
| JPS59161833A (ja) | 集積回路装置のエ−ジング試験用治具 | |
| JPS6159657B2 (ja) | ||
| JPH0682776B2 (ja) | リ−ドフレ−ム | |
| CA1311564C (en) | Method and circuit for testing the reliability of integrated circuit chips | |
| JPH0462458B2 (ja) | ||
| TWI221024B (en) | Manufacturing process of memory module with directly chip-attaching | |
| JPS6128215B2 (ja) | ||
| JPS62265731A (ja) | リ−ドフレ−ム |