JPH0547937A - バイアホールの製造方法 - Google Patents

バイアホールの製造方法

Info

Publication number
JPH0547937A
JPH0547937A JP22656491A JP22656491A JPH0547937A JP H0547937 A JPH0547937 A JP H0547937A JP 22656491 A JP22656491 A JP 22656491A JP 22656491 A JP22656491 A JP 22656491A JP H0547937 A JPH0547937 A JP H0547937A
Authority
JP
Japan
Prior art keywords
substrate
hole
metal
back surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22656491A
Other languages
English (en)
Inventor
靖雄 ▲斉▼藤
Yasuo Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22656491A priority Critical patent/JPH0547937A/ja
Publication of JPH0547937A publication Critical patent/JPH0547937A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 IC内のバイアホ−ルを簡単な工程で容易に
形成することができるバイアホ−ルの製造方法を提供す
ること。 【構成】 基板1表面から穴開けをし(工程B)、この
穴内にメタルA2を形成し(工程C)、次に、該基板1
の裏面を研磨して上記穴を貫通させ(工程D)、その後
該研磨面にメタルB3を形成し(工程E)、基板1の表
面と裏面とを導通させること。 【効果】 目合せは基板表面のみであり、そして、基板
裏面全面にメタルB3を形成するのみであるから、従来
法のような両目合せ機を用いたことによる複雑さがな
い。また、穴内のメタルA2は、バイアホ−ル内のカバ
−レッジを良くするために、厚くしなければならないけ
れども、本発明では、例えばAuをメッキにて形成し、
所望のところのみミリングにて残すことができ、一方、
基板裏面の研磨面に形成するメタルB3は、例えばスパ
ッタにてAuを薄く形成でき、ペレッタイズ時に有利で
ある等の効果が生ずる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バイアホ−ル(Via ho
le)の製造方法に関し、特に、IC内のバイアホ−ルを
簡単な工程で容易に形成することができるバイアホ−ル
の製造方法に関する。
【0002】
【従来の技術】従来のバイアホ−ルの製造方法を図2に
基づいて説明する。図2は、従来技術によるバイアホ−
ルの製造法を工程順に示した図である。まず、400μm
厚さの半絶縁性GaAs基板1を準備し(工程A)、こ
の基板1の表面に、メタルA2を形成する(工程B)。
次に、上記基板1の裏面を研磨し、この基板1の厚さを
100μmとした後(工程C)、両面目合せ機を用いて、
裏面から所望位置に穴をあけて貫通させ(工程D)、そ
の後該裏面にメタルB3を形成し(工程E)、基板表面
と裏面とを導通させる。
【0003】
【発明が解決しようとする課題】上記従来のバイアホ−
ルの製造方法では、(1) 両面目合せ機を用いて裏面から
穿穴する工程であって、複雑であり、また、(2) バイア
ホ−ル内のメタルのカバ−レッジを良くするために、裏
面のメタル層を厚く形成しなければならないという問題
点があった。
【0004】本発明は、上記問題点を解消するバイアホ
−ルの製造方法を提供することを目的とし、詳細には、
簡単な工程により、容易に形成することができるバイア
ホ−ルの製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】そして、本発明は、上記
目的を達成するための手段として、基板表面から穴開け
をし、次に、該基板の裏面を研磨して上記穴を貫通させ
ることを特徴とするバイアホ−ルの製造方法である(請
求項1)。また、本発明は、基板表面から穴開けをし、
この穴内にメタル層を形成し、次に、該基板の裏面を研
磨して上記穴を貫通させ、その後該研磨面にメタル層を
形成し、基板表面と裏面とを導通させることを特徴とす
るバイアホ−ルの製造方法である(請求項2)。
【0006】従来技術では、前記したとおり、両面目合
せ機を用いて裏面から穿穴する工程であって、複雑であ
るが、本発明では、目合せは基板表面のみであり、基板
裏面は単に研磨することにより貫通穴を形成するもので
あるから、バイアホ−ルを容易に形成することができ
る。
【0007】また、従来技術では、前記したとおり、バ
イアホ−ル内のメタルのカバ−レッジを良くするため
に、裏面のメタル層を厚く形成しなければならない。こ
れに対して、本発明では、基板裏面のメタルを厚く形成
する必要がなく、薄く形成することができる。これは、
本発明では、基板表面から穴開けをし、この穴内にメタ
ル層を形成するものであり、このメタル層は、バイアホ
−ル内のカバ−レッジを良くするために、厚くしなけれ
ばならないけれども、例えばメッキ手段で所望厚さに形
成することができる。一方、基板裏面のメタルは、本発
明では、例えばスパッタにて薄く形成することができ、
ペレッタイズ時に有利である。
【0008】
【実施例】次に、本発明の実施例を図1に基づいて説明
する。図1は、本発明の実施例であるバイアホ−ルの製
造法を工程順に示した図である。まず、400μm厚さの
半絶縁性GaAs基板1を準備し(工程A)、この基板
1の表面に100μmの深さの穴をあける(工程B)。次
に、この穴内にメタルA2を形成した後(工程C)、該
基板1の裏面より研磨して基板1の厚さを100μmとし
(工程D)、貫通穴を形成する。その後、メタルB3を
形成し(工程E)、表面と裏面を導通させる。
【0009】上記工程Cにおいて、穴内にメタルA2を
形成する手段としては、メッキ法の採用が好ましく、具
体的には、Auをメッキにて所望厚さに形成し、また、
所望のところのみミリングにて残すことができる。ま
た、上記工程Eにおいて、基板裏面の研磨面にメタルB
3を形成する手段としては、スパッタ法の採用が好まし
く、具体的には、Auをスパッタにて薄く形成すること
ができる。
【0010】
【発明の効果】本発明は、以上説明したように、基板表
面より穴をあけ、その後基板裏面の研磨によって、その
穴を貫通させる手段を採用するものであり、これによっ
て、バイアホ−ルを容易に製造することができる効果が
生ずる。また、本発明において、目合せは基板表面のみ
であり、そして、基板裏面全面にメタルを形成するのみ
であるから、従来法のような両目合せ機を用いたことに
よる複雑さがない。また、穴内のメタル層は、バイアホ
−ル内のカバ−レッジを良くするために、厚くしなけれ
ばならないけれども、本発明では、例えばAuをメッキ
にて形成し、所望のところのみミリングにて残すことが
でき、一方、基板裏面の研磨面に形成するメタルは、例
えばスパッタにてAuを薄く形成でき、ペレッタイズ時
に有利である等の効果が生ずる。
【図面の簡単な説明】
【図1】本発明の実施例であるバイア-ホ−ルの製造法
を工程順に示した図である。
【図2】従来技術によるバイア-ホ−ルの製造法を工程
順に示した図である。
【符号の説明】
1 半絶縁性GaAs基板 2 メタルA 3 メタルB

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 バイアホ−ルの製造方法において、基板
    表面から穴開けをし、次に、該基板の裏面を研磨して上
    記穴を貫通させることを特徴とするバイアホ−ルの製造
    方法。
  2. 【請求項2】 バイアホ−ルの製造方法において、基板
    表面から穴開けをし、この穴内にメタル層を形成し、次
    に、該基板の裏面を研磨して上記穴を貫通させ、その後
    該研磨面にメタル層を形成し、基板表面と裏面とを導通
    させることを特徴とするバイアホ−ルの製造方法。
  3. 【請求項3】 穴内のメタル層は、Auをメッキにて形
    成し、研磨面のメタル層は、Auをスパッタにて薄く形
    成する請求項2に記載のバイアホ−ルの製造方法。
JP22656491A 1991-08-12 1991-08-12 バイアホールの製造方法 Pending JPH0547937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22656491A JPH0547937A (ja) 1991-08-12 1991-08-12 バイアホールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22656491A JPH0547937A (ja) 1991-08-12 1991-08-12 バイアホールの製造方法

Publications (1)

Publication Number Publication Date
JPH0547937A true JPH0547937A (ja) 1993-02-26

Family

ID=16847137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22656491A Pending JPH0547937A (ja) 1991-08-12 1991-08-12 バイアホールの製造方法

Country Status (1)

Country Link
JP (1) JPH0547937A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462419B1 (en) 1999-06-16 2002-10-08 Nec Corporation Semiconductor device and method for manufacturing the same
US6664640B2 (en) 2001-07-30 2003-12-16 Nec Compound Semiconductor Devices, Ltd. Semiconductor device
US6790694B2 (en) 2002-08-21 2004-09-14 Kabushiki Kaisha Toshiba High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462419B1 (en) 1999-06-16 2002-10-08 Nec Corporation Semiconductor device and method for manufacturing the same
US6664640B2 (en) 2001-07-30 2003-12-16 Nec Compound Semiconductor Devices, Ltd. Semiconductor device
US6790694B2 (en) 2002-08-21 2004-09-14 Kabushiki Kaisha Toshiba High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
US6940157B2 (en) 2002-08-21 2005-09-06 Kabushiki Kaisha Toshiba High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same

Similar Documents

Publication Publication Date Title
US4842699A (en) Method of selective via-hole and heat sink plating using a metal mask
GB1433624A (en) Multi-level interconnection system
JPH07193214A (ja) バイアホール及びその形成方法
JP2000223681A5 (ja) 基板の製造方法
JPH0547937A (ja) バイアホールの製造方法
TWI329055B (en) Boring method for board material
JPH02148739A (ja) 半導体装置の製造方法
JPH04134827A (ja) 半導体装置の製造方法
CN209199921U (zh) 一种激光钻蚀活化通孔
JPH07112113B2 (ja) 多層回路板のバイアホール加工方法
JP2814858B2 (ja) プリント配線基板
JP2003332745A (ja) 多層プリント配線板とその製造方法
JPS61159310A (ja) プリント基板の穴明け方法
JPH0756915B2 (ja) 多層回路板のバイアホール加工方法
JPH04206688A (ja) 多層プリント配線板
JPH0346353A (ja) 配線形成方法
JPH05253718A (ja) 穴あけ用ドリル
KR930008868B1 (ko) 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법
JPS62290196A (ja) ヴイアホ−ルの形成方法
JPS6128213Y2 (ja)
JPS6179261A (ja) 半導体装置の製造方法
JPS6339119B2 (ja)
JPH0621611A (ja) プリント配線板の製造方法
JPH09148736A (ja) プリント配線板の製造方法
JPS60244091A (ja) バリ除去方法