JPH0547998A - 高密度実装化半導体装置 - Google Patents

高密度実装化半導体装置

Info

Publication number
JPH0547998A
JPH0547998A JP3209025A JP20902591A JPH0547998A JP H0547998 A JPH0547998 A JP H0547998A JP 3209025 A JP3209025 A JP 3209025A JP 20902591 A JP20902591 A JP 20902591A JP H0547998 A JPH0547998 A JP H0547998A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
density
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3209025A
Other languages
English (en)
Inventor
Ichiro Munakata
一郎 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3209025A priority Critical patent/JPH0547998A/ja
Publication of JPH0547998A publication Critical patent/JPH0547998A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】配線基板への半導体素子の実装密度を高めるこ
とを目的とする。 【構成】配線基板１にバンプ３を介してフリップチップ
ボンディングした第１の半導体素子２の背面４に、ダイ
ボンディング樹脂５で第２の半導体素子６を接着、固定
し、この半導体素子６の各電極と前記配線基板１上に形
成されたパッド７とをボンディングワイヤ８で接続して
構成した高密度実装化半導体装置。 【効果】従来技術の２倍の高密度実装ができ、そして上
下間の熱的結合がきわめて良いので温度依存性がある半
導体素子の温度補償が効果的に行える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、超小型化電子機器に
実装するための高密度実装化半導体装置に関するもので
ある。
【０００２】
【従来の技術】従来技術の高密度実装化方法の一つとし
て、図２に示したような方法がある。即ち、配線基板１
の配線と半導体素子２の各電極とをバンプ３を介して、
半導体素子２を配線基板１に接続する、所謂フリップチ
ップボンディング法による実装方法である。
【０００３】
【発明が解決しようとする課題】ところが、この実装方
法では、その半導体素子２が実装されている部分の面積
には他の電子部品を実装することができず、その半導体
素子２そのものが専有する面積になっている。近年、ラ
ジオ、８ｍｍビデオカメラ、ＣＤプレーヤ、ヘッドホン
ステレオ等の電子機器は、電子部品が高密度実装化さ
れ、小型化されるに至っているが、なお一層小型化そし
て薄型化するために、なお一層電子部品の高密度実装化
が要請されている。この発明は、この要請に応えるため
に、前記半導体素子２が占める面積を２倍に活用しよう
とするものである。
【０００４】
【課題を解決するための手段】それ故、この発明では、
配線基板１にフリップチップボンディングした前記半導
体素子２の背面にダイボンディング樹脂を介して第２の
半導体素子を固着し、そしてこの第２の半導体素子の各
電極と前記配線基板１上の配線とをボンディングワイヤ
で接続するように構成した。
【０００５】
【作用】従って、この発明によれば、従来技術における
半導体素子２の専有面積を２倍に活用でき、電子機器に
組み込まれる電子部品の一層の高密度実装化ができる。
【０００６】
【実施例】以下、図１を用いて、この発明の高密度実装
化半導体装置の構成を説明する。なお、図２に示した構
成部分と同一部分には同一の符号を用いて説明する。配
線基板１の配線と第１の半導体素子２の各電極とを、半
田或いは金からなるバンプ３を介して、第１の半導体素
子２を配線基板１に接続する。この発明の高密度実装化
半導体装置は、この第１の半導体素子２の背面４に、ダ
イボンディング樹脂５で第２の半導体素子６を重ね合わ
せるようにして接着、固定し、この半導体素子６の各電
極（図示していない）と配線基板１に形成された電気回
路配線の対応するそれぞれのパッド７とをボンディング
ワイヤ８接続するように構成した。
【０００７】このような構成のこの発明の高密度実装化
半導体装置としては、第１及び第２の各半導体素子２及
び６は直接接合されるので、熱的結合が極めて高く、例
えば、温度特性を有する半導体素子を第２の半導体素子
６とし、温度補償回路を含む周辺回路の半導体素子を第
１の半導体素子２として、これらとの組合せで実装する
と効果的である。更にまた、リモコン用やレーザドライ
バー等の少素子モジュールでは、ＬＥＤ、レーザ素子の
ような機能素子を第２の半導体素子６とし、その周辺の
半導体素子を第１の半導体素子２として同一箇所に実装
できるので、超小型モジュールを実現できる。
【０００８】
【発明の効果】以上のように、この発明の高密度実装化
半導体装置によれば、従来技術の２倍の高密度実装が可
能になり、また上下半導体素子間の熱的結合が極めて良
いので温度依存性がある素子の温度補償が効果的に行え
るという特徴がある。
【図面の簡単な説明】
【図１】この発明の実施例である高密度実装化半導体装
置を示す断面側面図である。
【図２】従来技術の半導体装置の配線基板への実装方法
を説明するための断面側面図である。
【符号の説明】
１ 配線基板 ２ 半導体素子（第１の半導体素子） ３ バンプ ４ 背面 ５ ダイボンディング樹脂 ６ 第２の半導体素子 ７ パッド ８ ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】配線基板にフリップチップボンディングし
    た第１の半導体素子の背面にダイボンディング樹脂を介
    して第２の半導体素子を固着し、そしてこの第２の半導
    体素子の各電極と前記配線基板上の配線とをボンディン
    グワイヤで接続したことを特徴とする高密度実装化半導
    体装置。
JP3209025A 1991-08-21 1991-08-21 高密度実装化半導体装置 Pending JPH0547998A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3209025A JPH0547998A (ja) 1991-08-21 1991-08-21 高密度実装化半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3209025A JPH0547998A (ja) 1991-08-21 1991-08-21 高密度実装化半導体装置

Publications (1)

Publication Number Publication Date
JPH0547998A true JPH0547998A (ja) 1993-02-26

Family

ID=16566024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3209025A Pending JPH0547998A (ja) 1991-08-21 1991-08-21 高密度実装化半導体装置

Country Status (1)

Country Link
JP (1) JPH0547998A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996017505A1 (en) * 1994-12-01 1996-06-06 Motorola Inc. Method, flip-chip module, and communicator for providing three-dimensional package
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
WO2001018864A1 (en) * 1999-09-03 2001-03-15 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6353263B1 (en) * 1999-04-14 2002-03-05 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6509638B2 (en) 2000-09-07 2003-01-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a plurality of stacked semiconductor chips on a wiring board
US6784529B2 (en) * 2002-01-04 2004-08-31 Renesas Technology Corp. Semiconductor device
US6828174B2 (en) 2001-06-07 2004-12-07 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
CN100378992C (zh) * 2002-06-28 2008-04-02 矽品精密工业股份有限公司 一种半导体封装件及其制法
US7436063B2 (en) 2004-10-04 2008-10-14 Rohm Co., Ltd. Packaging substrate and semiconductor device
DE19905220B4 (de) * 1998-02-11 2008-11-20 Microelectronic Packaging Dresden Gmbh Multichipanordnung

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996017505A1 (en) * 1994-12-01 1996-06-06 Motorola Inc. Method, flip-chip module, and communicator for providing three-dimensional package
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
DE19905220B4 (de) * 1998-02-11 2008-11-20 Microelectronic Packaging Dresden Gmbh Multichipanordnung
US6353263B1 (en) * 1999-04-14 2002-03-05 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
WO2001018864A1 (en) * 1999-09-03 2001-03-15 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6621172B2 (en) 1999-09-03 2003-09-16 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6777796B2 (en) 2000-09-07 2004-08-17 Matsushita Electric Industrial Co., Ltd. Stacked semiconductor chips on a wiring board
US6707143B2 (en) 2000-09-07 2004-03-16 Matsushita Electric Industrial Co., Ltd. Stacked semiconductor chips attached to a wiring board
US6693347B2 (en) 2000-09-07 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP1187210A3 (en) * 2000-09-07 2005-03-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7078818B2 (en) 2000-09-07 2006-07-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6509638B2 (en) 2000-09-07 2003-01-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a plurality of stacked semiconductor chips on a wiring board
US6828174B2 (en) 2001-06-07 2004-12-07 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
KR100856609B1 (ko) * 2001-06-07 2008-09-03 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US6784529B2 (en) * 2002-01-04 2004-08-31 Renesas Technology Corp. Semiconductor device
CN100378992C (zh) * 2002-06-28 2008-04-02 矽品精密工业股份有限公司 一种半导体封装件及其制法
US7436063B2 (en) 2004-10-04 2008-10-14 Rohm Co., Ltd. Packaging substrate and semiconductor device

Similar Documents

Publication Publication Date Title
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US6316838B1 (en) Semiconductor device
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JP2002134685A (ja) 集積回路装置
JPH0547998A (ja) 高密度実装化半導体装置
JP2001156251A (ja) 半導体装置
JP2000124259A (ja) Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
JP2000349228A (ja) 積層型半導体パッケージ
JP2936819B2 (ja) Ｉｃチップの実装構造
JP3942495B2 (ja) 半導体装置
JP2002026239A (ja) 半導体装置およびその製造方法
JPS58218130A (ja) 混成集積回路
JPH07221135A (ja) ２層構造立体ベアチップｉｃ
JP3348562B2 (ja) 半導体パッケージの実装構造
JP3064674B2 (ja) 半導体装置
JPS63229842A (ja) 表面実装用パツケ−ジ
JPH10214934A (ja) 半導体装置及びその製造方法
KR200172710Y1 (ko) 칩 크기의 패키지
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JPS5874048A (ja) 半導体集積回路の実装方式
KR19980016775A (ko) 클립 리드(clip lead)가 체결된 칩 스케일 패키지
JPH04102366A (ja) ２チップ回路の実装構造
JPH09307056A (ja) 半導体装置及びその製造方法
JPH11340410A (ja) 集積回路の実装構造
JPH10173000A (ja) 高密度実装用半導体パッケージ及びその実装方法