JPH07221135A - ２層構造立体ベアチップｉｃ - Google Patents
２層構造立体ベアチップｉｃInfo
- Publication number
- JPH07221135A JPH07221135A JP3305394A JP3305394A JPH07221135A JP H07221135 A JPH07221135 A JP H07221135A JP 3305394 A JP3305394 A JP 3305394A JP 3305394 A JP3305394 A JP 3305394A JP H07221135 A JPH07221135 A JP H07221135A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pads
- substrate
- chips
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 回路動作を高速化することができ、実装密度
を上げ、しかも放熱を盛んにしたパッケ−ジ、基板、リ
−ドフレ−ムへのチップの実装構造を提供すること。 【構成】 ふたつのチップに、面対称の位置に電極パッ
ドを設け、これらを対向させてバンプによって接着し、
一方のチップは、基板等にダイボンドする。このチップ
の電極パッドは基板のパッドとワイヤボンデイングによ
って結合する。
を上げ、しかも放熱を盛んにしたパッケ−ジ、基板、リ
−ドフレ−ムへのチップの実装構造を提供すること。 【構成】 ふたつのチップに、面対称の位置に電極パッ
ドを設け、これらを対向させてバンプによって接着し、
一方のチップは、基板等にダイボンドする。このチップ
の電極パッドは基板のパッドとワイヤボンデイングによ
って結合する。
Description
【０００１】
【産業上の利用分野】本発明はベアチップＩＣの実装形
態の改良に関する。特にふたつのチップを実装する場合
に、信号の遅延、歪みを小さくし、かつ実装密度を向上
する改良に関する。
態の改良に関する。特にふたつのチップを実装する場合
に、信号の遅延、歪みを小さくし、かつ実装密度を向上
する改良に関する。
【０００２】
【従来の技術】ベアチップの実装方法としては、従来ふ
たつの方法があった。一つは図２に示すように、チップ
単体を回路基板、ＩＣパッケ−ジ、リ−ドフレ−ム等の
担体に直接ダイボンドする方法である。基板７の上に
は、ダイボンド用の接着剤８が印刷してある。基板７の
上には、ワイヤボンド用のパッド６が蒸着してある。ベ
アチップ１の裏面を接着剤８にダイボンドする。ベアチ
ップ１の電極パッド１０と、基板７のパッド６が金属ワ
イヤ５によって接続される。これは最も普通の実装法で
ある。配線パタ−ンが上面になって、チップが基板の上
に固定される。ダイボンドの後にワイヤボンドがなされ
る。図２において、チップ１が回路基板７の上に接着さ
れる例を示している。パッケ−ジや、リ−ドフレ−ムの
場合でも同様である。
たつの方法があった。一つは図２に示すように、チップ
単体を回路基板、ＩＣパッケ−ジ、リ−ドフレ−ム等の
担体に直接ダイボンドする方法である。基板７の上に
は、ダイボンド用の接着剤８が印刷してある。基板７の
上には、ワイヤボンド用のパッド６が蒸着してある。ベ
アチップ１の裏面を接着剤８にダイボンドする。ベアチ
ップ１の電極パッド１０と、基板７のパッド６が金属ワ
イヤ５によって接続される。これは最も普通の実装法で
ある。配線パタ−ンが上面になって、チップが基板の上
に固定される。ダイボンドの後にワイヤボンドがなされ
る。図２において、チップ１が回路基板７の上に接着さ
れる例を示している。パッケ−ジや、リ−ドフレ−ムの
場合でも同様である。
【０００３】もうひとつの方法は、図３に示すように、
導体バンプ４を用いてチップを裏返しに、基板７に取り
付ける方法である。基板７上の、パッド１１は、チップ
１上の電極パッド１２の面対称の位置（裏返しの位置）
に予め形成されている。導体バンプ４は融点の低い導体
であり、初めに基板のパッドにバンプを供給する。低融
点金属膜を蒸着あるいは印刷することにより選択的にパ
ッドの位置に膜を形成する。これを加熱すると表面張力
のために球形になって固化する。これがバンプ４であ
る。ハンダボ−ルともいう。この状態になった基板７の
上に裏返しにベアチップ１を置いて、チップ電極パッド
１２と基板パッド１１を対応させる。加熱してハンダを
溶かし、冷却して、固化させる。これによりチップと基
板が接着される。バンプ４は、基板パッド１１とチップ
パッド１２を電気的に接続するという作用と、機械的に
チップ１を基板７に固定する作用を持つ。
導体バンプ４を用いてチップを裏返しに、基板７に取り
付ける方法である。基板７上の、パッド１１は、チップ
１上の電極パッド１２の面対称の位置（裏返しの位置）
に予め形成されている。導体バンプ４は融点の低い導体
であり、初めに基板のパッドにバンプを供給する。低融
点金属膜を蒸着あるいは印刷することにより選択的にパ
ッドの位置に膜を形成する。これを加熱すると表面張力
のために球形になって固化する。これがバンプ４であ
る。ハンダボ−ルともいう。この状態になった基板７の
上に裏返しにベアチップ１を置いて、チップ電極パッド
１２と基板パッド１１を対応させる。加熱してハンダを
溶かし、冷却して、固化させる。これによりチップと基
板が接着される。バンプ４は、基板パッド１１とチップ
パッド１２を電気的に接続するという作用と、機械的に
チップ１を基板７に固定する作用を持つ。
【０００４】
【発明が解決しようとする課題】ふたつのチップが存在
するとする。これらの間に信号が交換されるとしよう。
信号線によってふたつのチップが接続される。図２の実
装構造において、チップの電極パッド同志を電気的に接
続する方法を図４に示す。一つは長いワイヤ５によって
隣接するチップの電極パッド１０を直接に接続する。こ
れは簡単であるが、ワイヤが長くなり、信号遅延を引き
起こす。長いワイヤは劣化により断線することもある。
ワイヤが垂れて他の配線パタ−ンに接触する惧れもあ
る。長いワイヤは本来望ましいものではない。
するとする。これらの間に信号が交換されるとしよう。
信号線によってふたつのチップが接続される。図２の実
装構造において、チップの電極パッド同志を電気的に接
続する方法を図４に示す。一つは長いワイヤ５によって
隣接するチップの電極パッド１０を直接に接続する。こ
れは簡単であるが、ワイヤが長くなり、信号遅延を引き
起こす。長いワイヤは劣化により断線することもある。
ワイヤが垂れて他の配線パタ−ンに接触する惧れもあ
る。長いワイヤは本来望ましいものではない。
【０００５】或いは、基板に埋め込み導体１５を形成し
ておき、これによって、基板上のふたつのパッドを接続
する。各チップの電極パッドと、基板のパッドとはそれ
ぞれワイヤによって接続する。図３のバンプを用いる実
装構造において、チップの電極パッドを接続する構造を
図５に示す。これも、基板に埋め込み導体１６を形成し
ておき、隣接チップのための基板パッド間を予め接続し
ておく。
ておき、これによって、基板上のふたつのパッドを接続
する。各チップの電極パッドと、基板のパッドとはそれ
ぞれワイヤによって接続する。図３のバンプを用いる実
装構造において、チップの電極パッドを接続する構造を
図５に示す。これも、基板に埋め込み導体１６を形成し
ておき、隣接チップのための基板パッド間を予め接続し
ておく。
【０００６】このようにふたつのチップ間を電気的に接
続する必要がある場合、従来の構造では、長い接続線を
必要とする。細く長い接続線を使うので、誘導分が大き
く信号の遅延が無視できない。ために高速動作する半導
体素子の接続構造としては不適当である。また、チップ
の相対位置により接続線の長さが異なる。すると信号の
遅延の程度もこれに依存して相違する。高速応答素子な
どの場合にその欠陥が顕著に現われる。
続する必要がある場合、従来の構造では、長い接続線を
必要とする。細く長い接続線を使うので、誘導分が大き
く信号の遅延が無視できない。ために高速動作する半導
体素子の接続構造としては不適当である。また、チップ
の相対位置により接続線の長さが異なる。すると信号の
遅延の程度もこれに依存して相違する。高速応答素子な
どの場合にその欠陥が顕著に現われる。
【０００７】もうひとつの欠点は、このような構造が面
積を多く占有するという点である。ふたつの素子があれ
ば２倍の面積を必要とする。実装密度を上げるためには
これは不適当な構造である。ふたつの半導体チップをバ
ンプによって接続するようにしたものとして、特公昭５
３−３７３８３号がある。発光素子と受光素子を対向さ
せて、バンプによって接続し、受光素子をさらにバンプ
によって基板に接続する。バンプを２重に使っている。
これはバンプを２度溶融し、２度硬化させるので、ハン
ダの材質に制限がある。また基板に凹部を穿つ必要があ
る。更に取り付け操作が難しいなどの欠点がある。
積を多く占有するという点である。ふたつの素子があれ
ば２倍の面積を必要とする。実装密度を上げるためには
これは不適当な構造である。ふたつの半導体チップをバ
ンプによって接続するようにしたものとして、特公昭５
３−３７３８３号がある。発光素子と受光素子を対向さ
せて、バンプによって接続し、受光素子をさらにバンプ
によって基板に接続する。バンプを２重に使っている。
これはバンプを２度溶融し、２度硬化させるので、ハン
ダの材質に制限がある。また基板に凹部を穿つ必要があ
る。更に取り付け操作が難しいなどの欠点がある。
【０００８】ふたつのチップを実装する際に、信号遅延
を最小にし、高速応答素子に最適な構造を提供すること
が本発明の第１の目的である。さらにチップの実装密度
を高揚することが本発明の第２の目的である。実装操作
の容易な構造を与えることが本発明の第３の目的であ
る。
を最小にし、高速応答素子に最適な構造を提供すること
が本発明の第１の目的である。さらにチップの実装密度
を高揚することが本発明の第２の目的である。実装操作
の容易な構造を与えることが本発明の第３の目的であ
る。
【０００９】
【課題を解決するための手段】本発明のベアチップ取り
付け構造は、ふたつの半導体ベアチップの表面にチップ
電極パッドを裏返すと一致するような配置になるように
形成し、チップ電極同志を導体バンプによって結合し、
一方のベアチップの裏面を基板、リ−ドフレ−ム、パッ
ケ−ジ等の担体に接着し、裏面を接着した方のチップの
電極パッドと、基板のパッドとはワイヤボンデイングに
よって結合している。
付け構造は、ふたつの半導体ベアチップの表面にチップ
電極パッドを裏返すと一致するような配置になるように
形成し、チップ電極同志を導体バンプによって結合し、
一方のベアチップの裏面を基板、リ−ドフレ−ム、パッ
ケ−ジ等の担体に接着し、裏面を接着した方のチップの
電極パッドと、基板のパッドとはワイヤボンデイングに
よって結合している。
【００１０】
【作用】本発明は、ふたつのベアチップを互いに導体バ
ンプを用いて対向結合し、さらに一方のチップの裏面を
基板にダイボンドしている。下側のチップの電極パッド
は、基板のパッドとワイヤによって接続される。ふたつ
のチップの間に信号の伝達がなされる場合において、チ
ップ間距離がきわめて短くなるので、信号の遅延や歪み
が少なくなる。これにより回路の動作を高速化すること
ができる。２つのチップを平行に設けるので、占有面積
が半分近くに減少する。高密度実装が可能となる。これ
により基板の小型化、装置の小型化が実現される。
ンプを用いて対向結合し、さらに一方のチップの裏面を
基板にダイボンドしている。下側のチップの電極パッド
は、基板のパッドとワイヤによって接続される。ふたつ
のチップの間に信号の伝達がなされる場合において、チ
ップ間距離がきわめて短くなるので、信号の遅延や歪み
が少なくなる。これにより回路の動作を高速化すること
ができる。２つのチップを平行に設けるので、占有面積
が半分近くに減少する。高密度実装が可能となる。これ
により基板の小型化、装置の小型化が実現される。
【００１１】
【実施例】図１によって本発明の実施例に係るベアチッ
プ実装構造を説明する。第１チップのパタ−ン面（表
面）全体に、チップ接続用のパッド１３を設ける。第２
チップにも、裏返しの位置にチップ接続用のパッド１４
を設ける。つまり、第１チップ１のパッド１３と、第２
チップ２のパッド１４は完全に面対称の配置をしてい
る。第１チップ１のパッド１３の上にバンプ４を形成す
る。ハンダを印刷してこれを加熱すると、球形になる。
これがバンプである。
プ実装構造を説明する。第１チップのパタ−ン面（表
面）全体に、チップ接続用のパッド１３を設ける。第２
チップにも、裏返しの位置にチップ接続用のパッド１４
を設ける。つまり、第１チップ１のパッド１３と、第２
チップ２のパッド１４は完全に面対称の配置をしてい
る。第１チップ１のパッド１３の上にバンプ４を形成す
る。ハンダを印刷してこれを加熱すると、球形になる。
これがバンプである。
【００１２】第１チップ１の上に裏返して第２チップを
乗せて、パッド１３、１４同志を対向させる。熱圧着な
どの方法により、ふたつのチップを接着する。これによ
り２つのチップがバンプによって結合された２層構造体
が得られる。この構造体の第１チップ１の底面を基板７
のダイボンド用接着剤８に当ててダイボンドする。第１
チップの周縁部にはワイヤボンド用電極パッド１０が形
成される。基板７にも対応するパッド６が形成されてい
る。電極パッド１０と基板のパッド６がワイヤ５によっ
て接続される。基板７は適当なパッケ−ジに収容され
る。
乗せて、パッド１３、１４同志を対向させる。熱圧着な
どの方法により、ふたつのチップを接着する。これによ
り２つのチップがバンプによって結合された２層構造体
が得られる。この構造体の第１チップ１の底面を基板７
のダイボンド用接着剤８に当ててダイボンドする。第１
チップの周縁部にはワイヤボンド用電極パッド１０が形
成される。基板７にも対応するパッド６が形成されてい
る。電極パッド１０と基板のパッド６がワイヤ５によっ
て接続される。基板７は適当なパッケ−ジに収容され
る。
【００１３】
【発明の効果】本発明は、ふたつのチップを実装する時
にふたつのチップを対向させてバンプで接着している。
このためにワイヤによって接続する必要がなく、信号の
遅延や歪み等が少なくなる。高速動作する回路素子とし
て好適である。またふたつともバンプによって基板に結
合されているのではなく、一方のチップは基板に接触し
ている。こうすると放熱の点で有利である。熱伝導がよ
り盛んであるからである。さらに両方ともバンプで基板
に接合すると、ハンダ材料の融点の関係が難しい問題を
発生する。後の工程で、先にハンダ付けしたものが取れ
る惧れがある。
にふたつのチップを対向させてバンプで接着している。
このためにワイヤによって接続する必要がなく、信号の
遅延や歪み等が少なくなる。高速動作する回路素子とし
て好適である。またふたつともバンプによって基板に結
合されているのではなく、一方のチップは基板に接触し
ている。こうすると放熱の点で有利である。熱伝導がよ
り盛んであるからである。さらに両方ともバンプで基板
に接合すると、ハンダ材料の融点の関係が難しい問題を
発生する。後の工程で、先にハンダ付けしたものが取れ
る惧れがある。
【００１４】しかし本発明は、チップ同志は、バンプで
結合し、チップの複合体を基板に付けるのは従来法と同
じくダイボンデイングである。ために結合は堅牢で、ハ
ンダ同志の融点の差別化などの問題を生じない。ここで
はチップを固定する担体を基板として説明したが、リ−
ドフレ−ムや、パッケ−ジに固定する場合でも同様であ
る。
結合し、チップの複合体を基板に付けるのは従来法と同
じくダイボンデイングである。ために結合は堅牢で、ハ
ンダ同志の融点の差別化などの問題を生じない。ここで
はチップを固定する担体を基板として説明したが、リ−
ドフレ−ムや、パッケ−ジに固定する場合でも同様であ
る。
【００１５】さらにチップの実装密度を倍増することが
できる。基板等を小型化できるし、配線長を短くするこ
とができる。高速通信、携帯装置、移動体装置などの分
野の半導体素子のチップ収納構造として好適である。
できる。基板等を小型化できるし、配線長を短くするこ
とができる。高速通信、携帯装置、移動体装置などの分
野の半導体素子のチップ収納構造として好適である。
【図１】本発明の実施例に係るベアチップの基板取り付
け構造を示す断面図。
け構造を示す断面図。
【図２】チップの裏面を基板にダイボンドして取り付け
る従来一般の基板取り付け構造を示す断面図。
る従来一般の基板取り付け構造を示す断面図。
【図３】チップの表面の電極パッドと、基板の電極パッ
ドとをバンプによって接続した従来のチップ取り付け構
造の断面図。
ドとをバンプによって接続した従来のチップ取り付け構
造の断面図。
【図４】チップの裏面を基板にダイボンドする方法にお
いて、ふたつのチップを接続する構造を示す断面図。
いて、ふたつのチップを接続する構造を示す断面図。
【図５】チップの表面にあるパッドと、基板パッドを導
体バンプによって結合する方式において、ふたつのチッ
プが接続される場合の構造を示す断面図。
体バンプによって結合する方式において、ふたつのチッ
プが接続される場合の構造を示す断面図。
１ ベアチップ ２ ベアチップ ４ 導体バンプ ５ ワイヤ ６ 基板の電極パッド ７ 基板 ８ ダイボンド用接着剤 １０ チップの電極パッド １１ 基板のパッド １２ チップのパッド １３ 第１チップのパッド １４ 第２チップのパッド
Claims (1)
- 【請求項１】 ふたつの半導体ベアチップの表面にチ
ップ電極パッドを裏返すと一致するような配置になるよ
うに形成し、チップ電極同志を導体バンプによって結合
し、一方のベアチップの裏面を基板、リ−ドフレ−ム、
パッケ−ジ等の担体にダイボンドし、裏面を接着した方
のチップの電極パッドと、基板のパッドとはワイヤボン
デイングによって結合している事を特徴とする２層構造
立体ベアチップＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305394A JPH07221135A (ja) | 1994-02-03 | 1994-02-03 | ２層構造立体ベアチップｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305394A JPH07221135A (ja) | 1994-02-03 | 1994-02-03 | ２層構造立体ベアチップｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221135A true JPH07221135A (ja) | 1995-08-18 |
Family
ID=12376030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305394A Pending JPH07221135A (ja) | 1994-02-03 | 1994-02-03 | ２層構造立体ベアチップｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221135A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401501B1 (ko) * | 2001-04-19 | 2003-10-17 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| KR100729051B1 (ko) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| US7288846B2 (en) | 1997-09-11 | 2007-10-30 | Oki Electric Industry Co., Ltd. | Semiconductor chip having pads with plural junctions for different assembly methods |
| JP2010239162A (ja) * | 2010-07-26 | 2010-10-21 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
-
1994
- 1994-02-03 JP JP3305394A patent/JPH07221135A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288846B2 (en) | 1997-09-11 | 2007-10-30 | Oki Electric Industry Co., Ltd. | Semiconductor chip having pads with plural junctions for different assembly methods |
| US7309915B2 (en) | 1997-09-11 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Semiconductor chip having pads with plural junctions for different assembly methods |
| US7344968B2 (en) | 1997-09-11 | 2008-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor chip having pads with plural junctions for different assembly methods |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| KR100729051B1 (ko) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| KR100401501B1 (ko) * | 2001-04-19 | 2003-10-17 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
| JP2010239162A (ja) * | 2010-07-26 | 2010-10-21 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500919B1 (ko) | 수지봉입형 반도체장치 및 그 제조방법 | |
| KR20010064907A (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
| JP2792473B2 (ja) | マルチチップモジュール | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| JPH07221135A (ja) | ２層構造立体ベアチップｉｃ | |
| JPH0547998A (ja) | 高密度実装化半導体装置 | |
| JP3942495B2 (ja) | 半導体装置 | |
| JP2798630B2 (ja) | 樹脂封止型半導体装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JP2001210754A (ja) | 樹脂封止型半導体装置 | |
| JPH0451056B2 (ja) | ||
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2006165333A (ja) | 半導体素子搭載装置及び半導体素子搭載方法 | |
| JPH02275655A (ja) | 混成集積回路 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| KR100377473B1 (ko) | 반도체패키지 및 그 제조방법 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| KR0147156B1 (ko) | 필름 온 칩 패키지와 그 제조방법 | |
| JP3194300B2 (ja) | 半導体装置 | |
| JP2542227B2 (ja) | 混成ｉｃ基板装置 |