JPH0548433B2 - - Google Patents
Info
- Publication number
- JPH0548433B2 JPH0548433B2 JP59243835A JP24383584A JPH0548433B2 JP H0548433 B2 JPH0548433 B2 JP H0548433B2 JP 59243835 A JP59243835 A JP 59243835A JP 24383584 A JP24383584 A JP 24383584A JP H0548433 B2 JPH0548433 B2 JP H0548433B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- current source
- diode
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えば半導体集積回路のテストに用
いられるデジタル信号発生装置に関するものであ
る。
いられるデジタル信号発生装置に関するものであ
る。
（従来の技術）
例えば、デジタル半導体集積回路のテストに用
いるデジタル信号発生装置としては、ハイレベル
およびローレベルが自由に設定できること、ハイ
レベル出力、ローレベル出力およびハイインピー
ダンス出力が得られるトライステート動作が可能
なこと、高速出力が得られること、出力が保護で
きることなどが必要である。
いるデジタル信号発生装置としては、ハイレベル
およびローレベルが自由に設定できること、ハイ
レベル出力、ローレベル出力およびハイインピー
ダンス出力が得られるトライステート動作が可能
なこと、高速出力が得られること、出力が保護で
きることなどが必要である。
第４図は、このような従来の装置の一例を示す
ブロツク図である。第４図において、VHはハイ
レベル電源端子、VLはローレベル電源端子であ
り、これら電源端子VH，VL間にはスイツチ回路
SWaとSWbが直列に接続されている。Taは
“１”、“０”で表わされるデジタルパターン信号
の入力端子、Tbはトライステート動作を制御す
るための制御信号の入力端子である。入力端子
TaはインバータINVを介してゲートGaの一方の
入力端子に接続されるとともに直接ゲートGbの
一方の入力端子に接続され、入力端子Tbは直接
ゲートGaの他方の入力端子に接続されるととも
にゲートGaの他方の入力端子に接続されている。
これらゲートGa，Gbの出力信号はスイツチ回路
SWa，SWbの開閉制御信号として用いられるも
のであり、ゲートGaの出力信号はスイツチ回路
SWaに加えられ、ゲートGbの出力信号はスイツ
チ回路SWbに加えられている。スイツチ回路
SWaとSWbの接続点には出力抵抗R0を介して装
置の出力端子T0が接続されている。
ブロツク図である。第４図において、VHはハイ
レベル電源端子、VLはローレベル電源端子であ
り、これら電源端子VH，VL間にはスイツチ回路
SWaとSWbが直列に接続されている。Taは
“１”、“０”で表わされるデジタルパターン信号
の入力端子、Tbはトライステート動作を制御す
るための制御信号の入力端子である。入力端子
TaはインバータINVを介してゲートGaの一方の
入力端子に接続されるとともに直接ゲートGbの
一方の入力端子に接続され、入力端子Tbは直接
ゲートGaの他方の入力端子に接続されるととも
にゲートGaの他方の入力端子に接続されている。
これらゲートGa，Gbの出力信号はスイツチ回路
SWa，SWbの開閉制御信号として用いられるも
のであり、ゲートGaの出力信号はスイツチ回路
SWaに加えられ、ゲートGbの出力信号はスイツ
チ回路SWbに加えられている。スイツチ回路
SWaとSWbの接続点には出力抵抗R0を介して装
置の出力端子T0が接続されている。
このような構成において、スイツチ回路SWa
がオンでSWbがオフの状態ではハイレベルの信
号が出力され、スイツチ回路SWaがオフでSWb
がオンの状態ではローレベルの信号が出力され、
スイツチ回路SWaおよびSWbがいずれもオフの
状態では出力はハイインピーダンスになる。
がオンでSWbがオフの状態ではハイレベルの信
号が出力され、スイツチ回路SWaがオフでSWb
がオンの状態ではローレベルの信号が出力され、
スイツチ回路SWaおよびSWbがいずれもオフの
状態では出力はハイインピーダンスになる。
（発明が解決しようとする問題点）
しかし、第４図の構成によれば、スイツチ回路
SWaおよびSWbとして比較的耐圧が高く高速の
素子を用いなければならず、コストが高くなつて
しまう。また、出力回路を保護するためには別途
保護回路を設けなければならず、さらにコストを
高めることになる。
SWaおよびSWbとして比較的耐圧が高く高速の
素子を用いなければならず、コストが高くなつて
しまう。また、出力回路を保護するためには別途
保護回路を設けなければならず、さらにコストを
高めることになる。
本発明は、このような点に着目してなされたも
のであつて、その目的は、比較的簡単な構成で、
デジタル半導体集積回路のテストに必要な特性を
有し、低コストのデジタル信号発生装置を提供す
ることにある。
のであつて、その目的は、比較的簡単な構成で、
デジタル半導体集積回路のテストに必要な特性を
有し、低コストのデジタル信号発生装置を提供す
ることにある。
（問題点を解決するための手段）
このような目的を達成する本発明は、ハイレベ
ル設定電源と、出力電流の状態として０、Ｉ、2I
の３状態がとれる第１の電流源と、出力電流の状
態として０、−Ｉ、−2Iの３状態がとれる第２の電
流源と、ローレベル設定電源と、アノードが第１
の電流源の出力端子に接続されカソードがハイレ
ベル設定電源の出力端子に接続された第１のダイ
オードと、アノードが第１の電流源の出力端子に
接続されカソードが装置の出力端子に接続された
第２のダイオードと、アノードが装置の出力端子
に接続されカソードが第２の電流源の出力端子に
接続された第３のダイオードと、アノードがロー
レベル設定電源に接続されカソードが第２の電流
源に接続された第４のダイオードとで構成され、
ハイレベル状態では第１の電流源の出力電流を2I
にして第２の電流源の出力電流を−Ｉにし、ロー
レベル状態では第１の電流源の出力電流をＩにし
て第２の電流源の出力電流を−2Iにし、ハイイン
ピーダンス状態では第１、第２の電流源の出力電
流を０にすることを特徴とする。
ル設定電源と、出力電流の状態として０、Ｉ、2I
の３状態がとれる第１の電流源と、出力電流の状
態として０、−Ｉ、−2Iの３状態がとれる第２の電
流源と、ローレベル設定電源と、アノードが第１
の電流源の出力端子に接続されカソードがハイレ
ベル設定電源の出力端子に接続された第１のダイ
オードと、アノードが第１の電流源の出力端子に
接続されカソードが装置の出力端子に接続された
第２のダイオードと、アノードが装置の出力端子
に接続されカソードが第２の電流源の出力端子に
接続された第３のダイオードと、アノードがロー
レベル設定電源に接続されカソードが第２の電流
源に接続された第４のダイオードとで構成され、
ハイレベル状態では第１の電流源の出力電流を2I
にして第２の電流源の出力電流を−Ｉにし、ロー
レベル状態では第１の電流源の出力電流をＩにし
て第２の電流源の出力電流を−2Iにし、ハイイン
ピーダンス状態では第１、第２の電流源の出力電
流を０にすることを特徴とする。
（実施例）
以下、図面を用いて詳細に説明する。
第１図は、本発明の一実施例を示すブロツク図
である。第１図において、HLは端子VHからハイ
レベルの信号が直流レベルで与えられるハイレベ
ル設定電源、IS1は制御回路CL1から加えられる
制御信号に応じて０、Ｉ、2Iの３状態の電流を出
力する第１の電流源、IS2は制御回路CL2から加
えられる制御信号に応じて０、−Ｉ、−2Iの３状態
の電流を出力する第２の電流源、LLは端子VLか
らローレベルの信号が直流レベルで与えられるロ
ーレベル設定電源である。D1はアノードが第１
の電流源IS1の出力端子に接続されカソードがハ
イレベル設定電源HLの出力端子に接続された第
１のダイオード、D2はアノードが第１の電流源
IS1の出力端子に接続されカソードが装置の出力
端子T0に接続された第２のダイオード、D3はア
ノードが装置の出力端子T0に接続されカソード
が第２の電流源IS2の出力端子に接続された第３
のダイオード、D4はアノードがローレベル設定
電源LLの出力端子に接続されカソードが第２の
電流源IS2にの出力端子に接続された第４のダイ
オードである。なお、ダイオードD1とD2および
D3とD4はそれぞれペアダイオードを用いる。
である。第１図において、HLは端子VHからハイ
レベルの信号が直流レベルで与えられるハイレベ
ル設定電源、IS1は制御回路CL1から加えられる
制御信号に応じて０、Ｉ、2Iの３状態の電流を出
力する第１の電流源、IS2は制御回路CL2から加
えられる制御信号に応じて０、−Ｉ、−2Iの３状態
の電流を出力する第２の電流源、LLは端子VLか
らローレベルの信号が直流レベルで与えられるロ
ーレベル設定電源である。D1はアノードが第１
の電流源IS1の出力端子に接続されカソードがハ
イレベル設定電源HLの出力端子に接続された第
１のダイオード、D2はアノードが第１の電流源
IS1の出力端子に接続されカソードが装置の出力
端子T0に接続された第２のダイオード、D3はア
ノードが装置の出力端子T0に接続されカソード
が第２の電流源IS2の出力端子に接続された第３
のダイオード、D4はアノードがローレベル設定
電源LLの出力端子に接続されカソードが第２の
電流源IS2にの出力端子に接続された第４のダイ
オードである。なお、ダイオードD1とD2および
D3とD4はそれぞれペアダイオードを用いる。
第２図は、第１図の要部の具体例を示す回路図
である。第１の電流源IS1は、トランジスタQ1，
Q2で構成され制御回路CL1から加えられる制御信
号によりオン、オフ制御される第１のカーレント
スイツチCSaと、トランジスタQ3，Q4で構成さ
れ制御回路CL1から加えられる制御信号によりオ
ン、オフ制御される第２のカーレントスイツチ
CSbおよびカスコードトランジスタQ5とで構成さ
れている。一方、第２の電流源IS2は、トランジ
スタQ6，Q7で構成され制御回路CL2から加えら
れる制御信号によりオン、オフ制御される第３の
カーレントスイツチCScと、トランジスタQ8，
Q9で構成され制御回路CL2から加えられる制御信
号によりオン、オフ制御される第４のカーレント
スイツチCSdおよびカスコードトランジスタQ10
で構成されている。なお、各カーレントスイツチ
CSa〜CSdからは、それぞれ等しい電流値Ｉの電
流Ia〜Idが出力されるように構成されている。
である。第１の電流源IS1は、トランジスタQ1，
Q2で構成され制御回路CL1から加えられる制御信
号によりオン、オフ制御される第１のカーレント
スイツチCSaと、トランジスタQ3，Q4で構成さ
れ制御回路CL1から加えられる制御信号によりオ
ン、オフ制御される第２のカーレントスイツチ
CSbおよびカスコードトランジスタQ5とで構成さ
れている。一方、第２の電流源IS2は、トランジ
スタQ6，Q7で構成され制御回路CL2から加えら
れる制御信号によりオン、オフ制御される第３の
カーレントスイツチCScと、トランジスタQ8，
Q9で構成され制御回路CL2から加えられる制御信
号によりオン、オフ制御される第４のカーレント
スイツチCSdおよびカスコードトランジスタQ10
で構成されている。なお、各カーレントスイツチ
CSa〜CSdからは、それぞれ等しい電流値Ｉの電
流Ia〜Idが出力されるように構成されている。
このように構成された回路の動作について説明
する。第３図は、第２図の主要素子の動作状態図
である。各制御回路CL1，CL2は、出力の状態に
応じて各カーレントスイツチCSa〜CSdが第３図
のオン、オフ状態になるように制御する制御信号
を出力する。出力がハイレベルの状態では、カー
レントスイツチCSaおよびCSbがオンになること
から吐出側電流は2Iになり、カーレントスイツチ
CScがオフになつてCSdがオンになることから吸
入側電流はＩになり、出力レベルはこれらの差Ｉ
により上昇する。そして、出力レベルがVHに近
づくとダイオードD1はオンになり、差分はダイ
オードD1を介してハイレベル設定電源HLに流れ
込む。負荷が無い場合には、ダイオードD1，D2
に流れる電流は等しくなつてダイオードD1，D2
の特性が等しいことから出力レベルV0はVHにな
る。出力がローレベルの状態では、カーレントス
イツチCSaがオフになつてCSbがオンになること
から吐出側電流はＩになり、カーレントスイツチ
CScおよびCSdがオンになることから吸入側電流
は2Iになり、出力レベルはこれらの差Ｉにより低
下する。そして、出力レベルがVLに近づくとダ
イオードD4はオンになり、差分はダイオードD4
を介してローレベル設定電源LLから出力される。
負荷が無い場合には、ダイオードD3，D4に流れ
る電流は等しくなつてダイオードD3，D4の特性
が等しいことから出力レベルV0はVLになり、出
力レベルはダイオードD4によりVLのレベルにク
ランプされることになる。ハイインピーダンス状
態ではカーレントスイツチCSa〜CSdはいずれも
オフになり、出力はハイインピーダンスになる。
する。第３図は、第２図の主要素子の動作状態図
である。各制御回路CL1，CL2は、出力の状態に
応じて各カーレントスイツチCSa〜CSdが第３図
のオン、オフ状態になるように制御する制御信号
を出力する。出力がハイレベルの状態では、カー
レントスイツチCSaおよびCSbがオンになること
から吐出側電流は2Iになり、カーレントスイツチ
CScがオフになつてCSdがオンになることから吸
入側電流はＩになり、出力レベルはこれらの差Ｉ
により上昇する。そして、出力レベルがVHに近
づくとダイオードD1はオンになり、差分はダイ
オードD1を介してハイレベル設定電源HLに流れ
込む。負荷が無い場合には、ダイオードD1，D2
に流れる電流は等しくなつてダイオードD1，D2
の特性が等しいことから出力レベルV0はVHにな
る。出力がローレベルの状態では、カーレントス
イツチCSaがオフになつてCSbがオンになること
から吐出側電流はＩになり、カーレントスイツチ
CScおよびCSdがオンになることから吸入側電流
は2Iになり、出力レベルはこれらの差Ｉにより低
下する。そして、出力レベルがVLに近づくとダ
イオードD4はオンになり、差分はダイオードD4
を介してローレベル設定電源LLから出力される。
負荷が無い場合には、ダイオードD3，D4に流れ
る電流は等しくなつてダイオードD3，D4の特性
が等しいことから出力レベルV0はVLになり、出
力レベルはダイオードD4によりVLのレベルにク
ランプされることになる。ハイインピーダンス状
態ではカーレントスイツチCSa〜CSdはいずれも
オフになり、出力はハイインピーダンスになる。
このように構成することにより、出力の立ち上
がり時間および立ち下がり時間は、出力容量CL
の充電時間によつて決まることになる。ここで、
スルーレートSRはＩ／CLで決まるので、電流源
の出力電流を大きくすることによつて高速性を高
めることができる。
がり時間および立ち下がり時間は、出力容量CL
の充電時間によつて決まることになる。ここで、
スルーレートSRはＩ／CLで決まるので、電流源
の出力電流を大きくすることによつて高速性を高
めることができる。
また、出力のオフセツトはダイオードのバラン
スのみで決まることになり、小さな値になる。な
お、負荷電流が流れることにより、ダイオード
D1，D4の流れる電流が変化してダイオードD1と
D2およびD3とD4のバランスがくずれるが、これ
らの差は出力インピーダンスによるドロツプ分と
して扱うことができるものであり、実用上問題に
なることはない。
スのみで決まることになり、小さな値になる。な
お、負荷電流が流れることにより、ダイオード
D1，D4の流れる電流が変化してダイオードD1と
D2およびD3とD4のバランスがくずれるが、これ
らの差は出力インピーダンスによるドロツプ分と
して扱うことができるものであり、実用上問題に
なることはない。
また、アンプを使用しないので、簡単な構成で
良好な直線性が得られる。
良好な直線性が得られる。
また、出力部にカスコードトランジスタを用い
ることにより高耐圧のトランジスタは２個のみで
よく、さらに、これらはベース接地で使用するこ
とになるので、比較的低速のものを用いることが
できる。この場合、出力の振幅はこれら出力トラ
ンジスタの耐圧のみで決定されることになり、大
振幅が得やすい。
ることにより高耐圧のトランジスタは２個のみで
よく、さらに、これらはベース接地で使用するこ
とになるので、比較的低速のものを用いることが
できる。この場合、出力の振幅はこれら出力トラ
ンジスタの耐圧のみで決定されることになり、大
振幅が得やすい。
また、このようなカスコードトランジスタを用
いることにより、他の高速性が要求される素子と
して比較的低耐圧のものを用いることができ、低
コスト化が図れる。
いることにより、他の高速性が要求される素子と
して比較的低耐圧のものを用いることができ、低
コスト化が図れる。
また、出力電流に着目すると、最大でもＩしか
流れず、本質的に電流リミツタ機能を有するもの
であり、出力は保護されることになる。
流れず、本質的に電流リミツタ機能を有するもの
であり、出力は保護されることになる。
（発明の効果）
以上説明したように、本発明によれば、比較的
簡単な構成で、デジタル半導体集積回路のテスト
に必要な特性を有し、低コストのデジタル信号発
生装置が実現できる。
簡単な構成で、デジタル半導体集積回路のテスト
に必要な特性を有し、低コストのデジタル信号発
生装置が実現できる。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の要部の具体例を示す回路図、第
３図は第２図の動作状態説明図、第４図は従来の
装置の一例を示すブロツク図である。 IS1，IS2……電流源、HL……ハイレベル設定
電源、LL……ローレベル設定電源、D1〜D4……
ダイオード。
第２図は第１図の要部の具体例を示す回路図、第
３図は第２図の動作状態説明図、第４図は従来の
装置の一例を示すブロツク図である。 IS1，IS2……電流源、HL……ハイレベル設定
電源、LL……ローレベル設定電源、D1〜D4……
ダイオード。
Claims (1)
- 【特許請求の範囲】 １ ハイレベル設定電源と、 出力電流の状態として０、Ｉ、2Iの３状態がと
れる第１の電流源と、 出力電流の状態として−０、−Ｉ、−2Iの３状態
がとれる第２の電流源と、 ローレベル設定電源と、 アノードが第１の電流源の出力端子に接続され
カソードがハイレベル設定電源の出力端子に接続
された第１のダイオードと、 アノードが第１の電流源の出力端子に接続され
カソードが装置の出力端子に接続された第２のダ
イオードと、 アノードが装置の出力端子に接続されカソード
が第２の電流源の出力端子に接続された第３のダ
イオードと、 アノードがローレベル設定電源の出力端子に接
続されカソードが第２の電流源の出力端子に接続
された第４のダイオードとで構成され、 ハイレベル状態では第１の電流源の出力電流を
2Iにして第２の電流源の出力電流を−Ｉにし、ロ
ーレベル状態では第１の電流源の出力電流をＩに
して第２の電流源の出力電流を−2Iにし、ハイイ
ンピーダンス状態では第１、第２の電流源の出力
電流を０にすることを特徴とするデジタル信号発
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243835A JPS61120978A (ja) | 1984-11-19 | 1984-11-19 | デジタル信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243835A JPS61120978A (ja) | 1984-11-19 | 1984-11-19 | デジタル信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61120978A JPS61120978A (ja) | 1986-06-09 |
| JPH0548433B2 true JPH0548433B2 (ja) | 1993-07-21 |
Family
ID=17109647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59243835A Granted JPS61120978A (ja) | 1984-11-19 | 1984-11-19 | デジタル信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120978A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650788Y2 (ja) * | 1987-03-20 | 1994-12-21 | 横河電機株式会社 | デジタル信号発生回路 |
-
1984
- 1984-11-19 JP JP59243835A patent/JPS61120978A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61120978A (ja) | 1986-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| US4612452A (en) | Control circuit for the switching of inductive loads having a push-pull output stage | |
| US3590334A (en) | Static economizer circuit for power contactors | |
| US5134323A (en) | Three terminal noninverting transistor switch | |
| JPH02892B2 (ja) | ||
| US4258276A (en) | Switching circuit for connecting an AC source to a load | |
| JPH0548433B2 (ja) | ||
| US5422587A (en) | Driving circuit for a field effect transistor in a final semibridge stage | |
| US5546040A (en) | Power efficient transistor and method therefor | |
| JPH03135216A (ja) | 改良されたゼロ電圧切換え形交流継電器回路 | |
| JPH0524226Y2 (ja) | ||
| JPS5816763B2 (ja) | 信号出力回路 | |
| US3740580A (en) | Threshold value switch | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JPH0548870B2 (ja) | ||
| JPH03175730A (ja) | 出力バツフア | |
| JPH0564545B2 (ja) | ||
| JPH0548434B2 (ja) | ||
| JPH0430821Y2 (ja) | ||
| JP2944337B2 (ja) | レベル変換回路 | |
| JP2871804B2 (ja) | 波形整形回路 | |
| SU1127091A1 (ru) | Высоковольтный транзисторный переключатель | |
| JPH0526827Y2 (ja) | ||
| JPH0584471B2 (ja) |