JPH0549966B2 - - Google Patents
Info
- Publication number
- JPH0549966B2 JPH0549966B2 JP58002443A JP244383A JPH0549966B2 JP H0549966 B2 JPH0549966 B2 JP H0549966B2 JP 58002443 A JP58002443 A JP 58002443A JP 244383 A JP244383 A JP 244383A JP H0549966 B2 JPH0549966 B2 JP H0549966B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- protection circuit
- scanning
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明はTFT（Thin Film Trs）などで構成さ
れるアクテイブマトリツクスにおいて、静電気な
どによる前記マトリツクスを構成する素子の破壊
を防止するための保護回路に関する。
れるアクテイブマトリツクスにおいて、静電気な
どによる前記マトリツクスを構成する素子の破壊
を防止するための保護回路に関する。
TFTは絶縁基板上にトランジスタが形成され
るため、静電気やノイズなどによる素子破壊を防
止する保護回路を、前記絶縁基板上にモノリシツ
クに形成することが困難である。この理由は、
TFTで構成される回路の端子から静電気などが
入つた時、電流を吸わすべき共通の基板がないこ
とによる。また、単結晶シリコン基板上に形成さ
れる通常のICやLSIで採用され、技術的に完成度
が高く、実績もある保護回路がTFTでは採用出
来ないことも理由の１つである。従つて本発明の
目的は、絶縁基板上に形成されるTFTなどで構
成されるアクテイブマトリツクスを、静電気など
による破壊から守る保護回路を提供することであ
る。
るため、静電気やノイズなどによる素子破壊を防
止する保護回路を、前記絶縁基板上にモノリシツ
クに形成することが困難である。この理由は、
TFTで構成される回路の端子から静電気などが
入つた時、電流を吸わすべき共通の基板がないこ
とによる。また、単結晶シリコン基板上に形成さ
れる通常のICやLSIで採用され、技術的に完成度
が高く、実績もある保護回路がTFTでは採用出
来ないことも理由の１つである。従つて本発明の
目的は、絶縁基板上に形成されるTFTなどで構
成されるアクテイブマトリツクスを、静電気など
による破壊から守る保護回路を提供することであ
る。
以下実施例に沿つて本発明の詳細を説明する。
第１図は従来のTFTアクテイブマトリツクス
を示す。各Ｘライン（X1，X2…Xo）は両端に外
部回路と接続するための電極があり、前記両端の
電極間では、第１図で明らかなように各TFTの
ゲートに接続されている。各Ｙライン（Y1，Ｙ
……Yn）も両端には外部回路と接続するための
電極があり、前記両端の電極間は第１図で明らか
なように各TFTのソースに接続されている。第
１図に示すようなアクテイブマトリツクスをパネ
ルとして組み立てる工程などで該アクテイブマト
リツクスのＸ及びＹラインの端子から静電気が入
力することが多い。例えば第１図のX1ラインの
左側端子から人体などの接触により静電気が入力
したとすると、該静電気はX1ラインの配線抵抗
に応じて入力波形を変化させながら、T11のゲー
トから順次T1nのゲートまで電圧が印加してい
く。前記静電気の入力電圧が低い時には、T1nの
ゲートまで前記静電気波形が伝播した後では、
X1ライン全体がある電位になり、時間の経過に
伴い前記静電気は表面リークなどにより放電し、
前記電位は除々に低下する。
を示す。各Ｘライン（X1，X2…Xo）は両端に外
部回路と接続するための電極があり、前記両端の
電極間では、第１図で明らかなように各TFTの
ゲートに接続されている。各Ｙライン（Y1，Ｙ
……Yn）も両端には外部回路と接続するための
電極があり、前記両端の電極間は第１図で明らか
なように各TFTのソースに接続されている。第
１図に示すようなアクテイブマトリツクスをパネ
ルとして組み立てる工程などで該アクテイブマト
リツクスのＸ及びＹラインの端子から静電気が入
力することが多い。例えば第１図のX1ラインの
左側端子から人体などの接触により静電気が入力
したとすると、該静電気はX1ラインの配線抵抗
に応じて入力波形を変化させながら、T11のゲー
トから順次T1nのゲートまで電圧が印加してい
く。前記静電気の入力電圧が低い時には、T1nの
ゲートまで前記静電気波形が伝播した後では、
X1ライン全体がある電位になり、時間の経過に
伴い前記静電気は表面リークなどにより放電し、
前記電位は除々に低下する。
静電気が入力しても、前記のような過程で静電
気が放電する時は、TFTは何らの損傷も受けな
い。
気が放電する時は、TFTは何らの損傷も受けな
い。
しかし、前記X1ラインの左端より入力した静
電気の電圧が十分に高くTFTのゲート破壊電圧
を越える時には、T11のゲート部まで前記静電気
が達したとき、T11のゲート酸化膜を破壊するこ
とがある。このような場合はTFTは回復不能な
損傷を受ける。
電気の電圧が十分に高くTFTのゲート破壊電圧
を越える時には、T11のゲート部まで前記静電気
が達したとき、T11のゲート酸化膜を破壊するこ
とがある。このような場合はTFTは回復不能な
損傷を受ける。
そこで本発明の目的は、アクテイブマトリツク
スの端子に静電気が入力しても、TFTが破壊し
ないような保護回路を提供することである。本発
明の実施例を第２図に示す。第２図で明らかなよ
うに、本発明のポイントはアクテイブマトリツク
スの外側に導電線が配線されており（以下、配線
Ａという）、該配線Ａと各Ｘ及びＹラインとの間
に２個のMOS型トランジスタがシリーズに接続
されていることである。前記２ケのMOS型トラ
ンジスタはTX11，TX12，…TXo1，TXo2，
TY11，TY12，…TYn1，TYn2で示す。Ｘライン
に接続される２個のMOS型トランジスタのうち、
Ｘラインに近い方のMOS型トランジスタ
（TX11，TX21，…TXo1）のゲートは各Ｘライン
に接続され、同様にＹラインに接続される２個の
MOS型トランジスタのうち、Ｙラインに近い方
のMOS型トランジスタ（TY11，TY21，…
TYn1）のゲートは各Ｙラインに接続されてい
る。一方Ｘライン及びＹラインから違い方に接続
されているMOS型トランジスタ（TX12，…
TXo2，TY12，…TYn2）のゲートはアクテイブ
マトリツクスの外側に設けられた配線Ａに接続さ
れている。従つて本発明による保護回路は、第２
図に示すように配線Ａと、該配線ＡとＸ乃至Ｙラ
インの間に挿入された２個のMOS型トランジス
タから成つている。
スの端子に静電気が入力しても、TFTが破壊し
ないような保護回路を提供することである。本発
明の実施例を第２図に示す。第２図で明らかなよ
うに、本発明のポイントはアクテイブマトリツク
スの外側に導電線が配線されており（以下、配線
Ａという）、該配線Ａと各Ｘ及びＹラインとの間
に２個のMOS型トランジスタがシリーズに接続
されていることである。前記２ケのMOS型トラ
ンジスタはTX11，TX12，…TXo1，TXo2，
TY11，TY12，…TYn1，TYn2で示す。Ｘライン
に接続される２個のMOS型トランジスタのうち、
Ｘラインに近い方のMOS型トランジスタ
（TX11，TX21，…TXo1）のゲートは各Ｘライン
に接続され、同様にＹラインに接続される２個の
MOS型トランジスタのうち、Ｙラインに近い方
のMOS型トランジスタ（TY11，TY21，…
TYn1）のゲートは各Ｙラインに接続されてい
る。一方Ｘライン及びＹラインから違い方に接続
されているMOS型トランジスタ（TX12，…
TXo2，TY12，…TYn2）のゲートはアクテイブ
マトリツクスの外側に設けられた配線Ａに接続さ
れている。従つて本発明による保護回路は、第２
図に示すように配線Ａと、該配線ＡとＸ乃至Ｙラ
インの間に挿入された２個のMOS型トランジス
タから成つている。
第２図に示す本発明による保護回路を持つたア
クテイブマトリツクスが静電気に対して強くなる
理由は、入力した静電気が流れる電流パスを増や
すことにより、アクテイブマトリツクスを構成す
るTFTのゲートに印加する実効電位が下がるこ
とによる。各Ｘ乃至Ｙラインに新らたに追加挿入
された２個のMOS型トランジスタは、印加した
静電気の正負に対応してどちらか一方がONし、
他方はOFFとなる。静電気の一部はOFFした
MOS型トランジスタのソース・ドレイン間のブ
レイクダウンにより配線Ａに流れる。第２図のア
クテイブマトリツクスが組立工程の途上にある時
は、配線Ａはフローテイングとなつている。従つ
て前記静電気が配線Ａに流れる割合は、配線Ａの
フローテイング電位と該配線の容量によつて決ま
る。
クテイブマトリツクスが静電気に対して強くなる
理由は、入力した静電気が流れる電流パスを増や
すことにより、アクテイブマトリツクスを構成す
るTFTのゲートに印加する実効電位が下がるこ
とによる。各Ｘ乃至Ｙラインに新らたに追加挿入
された２個のMOS型トランジスタは、印加した
静電気の正負に対応してどちらか一方がONし、
他方はOFFとなる。静電気の一部はOFFした
MOS型トランジスタのソース・ドレイン間のブ
レイクダウンにより配線Ａに流れる。第２図のア
クテイブマトリツクスが組立工程の途上にある時
は、配線Ａはフローテイングとなつている。従つ
て前記静電気が配線Ａに流れる割合は、配線Ａの
フローテイング電位と該配線の容量によつて決ま
る。
配線Ａの容量は大きい方が静電気による破壊防
止の効果が大きい。具体的には配線Ａの配線巾を
大きくしたり、第２図に示した配線Ａはアクテイ
ブマトリツクスの外周1/2に配線されているが、
全外周に配線することなどにより、配線Ａの面積
をより大きくするとよい。アクテイブマトリツク
スが周辺回路などに接続されて組み立てが完了し
た時は、配線ＡもGND電位に接続するとよい。
この場合は静電気だけでなく、周辺回路を通して
入力するサージに対しても本発明の保護回路は役
立つ。
止の効果が大きい。具体的には配線Ａの配線巾を
大きくしたり、第２図に示した配線Ａはアクテイ
ブマトリツクスの外周1/2に配線されているが、
全外周に配線することなどにより、配線Ａの面積
をより大きくするとよい。アクテイブマトリツク
スが周辺回路などに接続されて組み立てが完了し
た時は、配線ＡもGND電位に接続するとよい。
この場合は静電気だけでなく、周辺回路を通して
入力するサージに対しても本発明の保護回路は役
立つ。
各Ｘ乃至Ｙラインと配線Ａの間に挿入された２
個のMOS型トランジスタの接続方法は、アクテ
イブマトリツクスが正常に動作するためにも必要
である。アクテイブマトリツクスの動作のために
は、少なくとも、Ｙラインの電位がGND電位に
対して正負の両方に振れる必要がある。Ｘ、Ｙの
両方の電位が正負に振れるアクテイブマトリツク
スもある。前記２個のMOS型トランジスタは、
正常なＸ、Ｙの電位に対し、必ずどちらか１つが
OFFとなり、Ｘ、Ｙの電位が確保されアクテイ
ブマトリツクスの動作が保償される。
個のMOS型トランジスタの接続方法は、アクテ
イブマトリツクスが正常に動作するためにも必要
である。アクテイブマトリツクスの動作のために
は、少なくとも、Ｙラインの電位がGND電位に
対して正負の両方に振れる必要がある。Ｘ、Ｙの
両方の電位が正負に振れるアクテイブマトリツク
スもある。前記２個のMOS型トランジスタは、
正常なＸ、Ｙの電位に対し、必ずどちらか１つが
OFFとなり、Ｘ、Ｙの電位が確保されアクテイ
ブマトリツクスの動作が保償される。
第３図は本発明による別の保護回路を示す。第
２図に対し各ラインに抵抗（RX1，RY1）を追加
挿入したものである。前記抵抗は静電気などの印
加波形をなまらせる役目をし、素子破壊の防止が
より効果的になる。保護回路としての基本動作は
第２図での説明と同様である。
２図に対し各ラインに抵抗（RX1，RY1）を追加
挿入したものである。前記抵抗は静電気などの印
加波形をなまらせる役目をし、素子破壊の防止が
より効果的になる。保護回路としての基本動作は
第２図での説明と同様である。
第１図は従来のアクテイブマトリツクスであ
る。第２図は本発明による保護回路を持つアクテ
イブマトリツクスである。第３図は本発明による
もう一つの保護回路を持つアクテイブマトリツク
スの一部である。 X1，X2…Xo……Ｘライン、Y1，Y2…Yn……
Ｙライン、T11，T12，…Ton……アクテイブマト
リツクスを構成するトランジスタ、TX11，…
TYn2……保護回路を構成するトランジスタ。
る。第２図は本発明による保護回路を持つアクテ
イブマトリツクスである。第３図は本発明による
もう一つの保護回路を持つアクテイブマトリツク
スの一部である。 X1，X2…Xo……Ｘライン、Y1，Y2…Yn……
Ｙライン、T11，T12，…Ton……アクテイブマト
リツクスを構成するトランジスタ、TX11，…
TYn2……保護回路を構成するトランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 一対の絶縁基板間に液晶が封入され、該基板
の一方の基板上又は両方の基板上に複数の走査電
極及び複数の信号電極がマトリクス状に形成さ
れ、各走査電極と各信号電極との交点には画素電
極が形成されてなる液晶表示装置において、 該画素電極は表示部を形成し、該表示部の外周
には導電線が配線され、該走査電極と該導電線の
間にはソース領域とゲートを短絡させたMOS型
トランジスタと、ゲートとドレイン領域を短絡さ
せたMOS型トランジスタとが直列に接続されて
なることを特徴とする液晶表示装置の入力保護回
路。 ２ 一対の絶縁基板間に液晶が封入され、該基板
の一方の基板上又は両方の基板上に複数の走査電
極及び複数の信号電極がマトリクス状に形成され
各走査電極と各信号電極との交点には画素電極が
形成されてなる液晶表示装置において、 該画素電極は表示部を形成し、該表示部の外周
には導電線が配線され、該信号電極と該導電線の
間にはソース領域とゲートを短絡させたMOS型
トランジスタと、ゲートとドレイン領域を短絡さ
せたMOS型トランジスタとが直列に接続されて
なることを特徴とする液晶表示装置の入力保護回
路。 ３ 該走査電極または該信号電極の入力部に抵抗
を有することを特徴とする特許請求の範囲第１
項、第２項記載の液晶表示装置の入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002443A JPS59126663A (ja) | 1983-01-11 | 1983-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002443A JPS59126663A (ja) | 1983-01-11 | 1983-01-11 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8838394A Division JPH0830799B2 (ja) | 1994-04-26 | 1994-04-26 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59126663A JPS59126663A (ja) | 1984-07-21 |
| JPH0549966B2 true JPH0549966B2 (ja) | 1993-07-27 |
Family
ID=11529412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58002443A Granted JPS59126663A (ja) | 1983-01-11 | 1983-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126663A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07112069B2 (ja) * | 1985-09-18 | 1995-11-29 | 株式会社東芝 | 表示装置 |
| JPH079506B2 (ja) * | 1986-02-14 | 1995-02-01 | 富士通株式会社 | 表示装置の静電気による破壊防止方法 |
| JPH0830823B2 (ja) * | 1986-07-02 | 1996-03-27 | 株式会社日立製作所 | 液晶表示装置 |
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPH07113725B2 (ja) * | 1988-10-28 | 1995-12-06 | 松下電器産業株式会社 | マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法 |
| GB2238683A (en) * | 1989-11-29 | 1991-06-05 | Philips Electronic Associated | A thin film transistor circuit |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| DE69319760T2 (de) * | 1992-02-21 | 1999-02-11 | International Business Machines Corp., Armonk, N.Y. | Flüssigkristallanzeigevorrichtung |
| JP2579427B2 (ja) * | 1993-11-10 | 1997-02-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 表示装置及び表示装置の駆動方法 |
| JPH10268794A (ja) | 1997-03-26 | 1998-10-09 | Sharp Corp | 表示パネル |
| JP4632383B2 (ja) | 1998-08-31 | 2011-02-16 | キヤノン株式会社 | 光電変換装置に用いられる半導体装置 |
| JP2004246202A (ja) * | 2003-02-14 | 2004-09-02 | Koninkl Philips Electronics Nv | 静電放電保護回路を有する電子装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5289477A (en) * | 1976-01-22 | 1977-07-27 | Toshiba Corp | Input protecting circuit |
| JPS52144278A (en) * | 1976-05-27 | 1977-12-01 | Toshiba Corp | Circuit for protecting input with respect to mos integrated circuit |
-
1983
- 1983-01-11 JP JP58002443A patent/JPS59126663A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59126663A (ja) | 1984-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209995B1 (ko) | 박막 트랜지스터형 액정표시장치 및 그 제조방법 | |
| US4295176A (en) | Semiconductor integrated circuit protection arrangement | |
| KR950027474A (ko) | 액정표시장치 | |
| KR19990037652A (ko) | 웰 저항을 사용한ｃｍｏｓ회로의 ｅｓｄ 보호 | |
| JPH08146460A (ja) | 半導体装置 | |
| JPH0549966B2 (ja) | ||
| US6812528B2 (en) | Surge protection circuit for semiconductor devices | |
| US6515644B1 (en) | Static electricity prevention circuit in liquid crystal display | |
| JPH0792448A (ja) | 液晶表示装置の入力保護回路 | |
| US5027174A (en) | Semiconductor integrated circuit device with improved resistance against electrostatic noise | |
| JPS6179259A (ja) | 薄膜トランジスタ装置 | |
| US4962320A (en) | Input protection circuit for MOS device | |
| KR100194669B1 (ko) | 입력 보호 회로 및 보호 소자 | |
| JP2003043523A (ja) | 薄膜トランジスタパネル | |
| JP3300023B2 (ja) | 信号入力回路およびアクティブマトリクスパネル | |
| US5883415A (en) | CMOS semiconductor device with improved layout of transistors near LCD drive terminals | |
| JP2982250B2 (ja) | 半導体装置 | |
| JPS58122695A (ja) | 入力過電圧保護回路 | |
| JPH0494568A (ja) | 半導体集積回路装置 | |
| JP2735722B2 (ja) | アクティブマトリクス基板 | |
| US20050001237A1 (en) | Semiconductor device | |
| JPH0256969A (ja) | 薄膜半導体装置 | |
| JPH11202289A (ja) | 液晶表示装置 | |
| JPH11233778A (ja) | 表示装置 | |
| JPH0458696B2 (ja) |