JPH05503189A - 自己整合性金属相互接続部の製造 - Google Patents

自己整合性金属相互接続部の製造

Info

Publication number
JPH05503189A
JPH05503189A JP2513618A JP51361890A JPH05503189A JP H05503189 A JPH05503189 A JP H05503189A JP 2513618 A JP2513618 A JP 2513618A JP 51361890 A JP51361890 A JP 51361890A JP H05503189 A JPH05503189 A JP H05503189A
Authority
JP
Japan
Prior art keywords
oxide
interconnect
current carrying
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2513618A
Other languages
English (en)
Inventor
トゥー　スーメン　モーリス
Original Assignee
ブイエルエスアイ　テクノロジー　インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブイエルエスアイ　テクノロジー　インコーポレイテッド filed Critical ブイエルエスアイ　テクノロジー　インコーポレイテッド
Publication of JPH05503189A publication Critical patent/JPH05503189A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 自己整合性金属相互接続部の製造 発明の背景 この発明は半導体処理工程、特に半導体デバイスおよびそれらの間の相互接続部 を形成する方法に関するものである。この発明の主要な目的は、バイア（ｖｉａ ）の無い、最小の隙間およびオーバーラツプ最小線幅を持つ相互接続部を提供す ることにある。
半導体産業は、単位面積当たりのより大きい機能性を持つ集積回路を提供するこ とによって、技術を促進してきている。集積回路の小型化は、集積回路上に形成 されるデバイスのより小さい機能形状寸法を可能にした霧光システムの改良に大 いに起因していると考えられる。任意の機能形状寸法に対して、マスク整合許容 差および経路の制約が、集積回路の機能上の密度を制限している。
マスク整合許容差によってもたらされる回路密度の制限は、従来の金属−酸化物 −シリコン（ＭＯＳ）　トランジスターと関連して説明され得る。　ＭＯ５Ｉ− ランシスターは、ソース、　ドレイン右よび、　ソースとドレインの間の電流を 制御するために使用され得るゲートとを含んでいる。そのようなトランジスター を集積回路上の他の回路デバイスに接続することは、伝導体が、　ソース、　ド レインおよびゲートに電気的に接続されることを必要とする。典型的な場合、ゲ ートは金属または添加されたポリシリコン（多結晶のシリコン）ペデスタルを含 んでいる。ソースおよびドレインは、　このペデスタル（ｐｅｄｅｓｔａｌｌの どちらかの側のシリコン基板に形成される。
従来技術では、絶縁酸化物が、　ソース、　ドレインおよびゲートペデスタルの 上に付着される。バイアは、例＾ば、酸化物層を介して、　ソースおよびドレイ ンの上に形成される。金属層は酸化物の上に付着され、パターン化される。金属 層は、バイアを介してソースおよびドレインにアクセスし、　ソースおよびドレ イン用の伝導性リード線を形成する。
バイアがソースおよびドレインと正しく整合していることを確認するために注意 を払わなければならない、そうでないと、　バイアが、ゲートまたは、　ソース およびドレインの一方の側の基板とショートする。この注意は、ソースおよびド レイン領域の形状に対して払われるもので、そうしないと、その領域は、デバイ スが機能するために必要な大きさ以上に大きくなってしまう、すなわち、機能密 度は、適正なバイア整合を確保するために必要な許容差と妥協がなされる。金属 相互接続材料を他のポリシリコン伝導体に接続する場合、同様の許容差は必要と なる。典型的な場合、金属とポリシリコンの間のバイアが基板とショートするの を防止するために、接続がなされる箇所では、　ポリシリコン伝導体は拡大され る。
従来の相互接続方法の場合のいくつかの許容差要件は。
自己整合ソースおよびドレイン接触部を形成するためにケイ化物となり得る金属 を使用する方法によって、回避される。　「ケイ化物となり得る金属」は、金属 ケイ化物を形成するために近くのシリコン材料と共に焼結され得る金属である。
ケイ化物となり得る金属は、中間絶縁層なしで、　トランジスターの上に付着さ れる。焼結することにより、　ソースおよびドレイン領域の上、さらにはゲート ペデスタルの上にケイ化物が形成される。ウェットエツチング液が、ケイ化物が 形成されていない領域の上の金属を除去するために使用される。
ケイ化物が、　ソースおよびドレインの箇所で冨出されるので、以後に形成され る相互接続金属との電気的相互接続を提供するためには、バイアはソースおよび ドレインの上にある必要はない、　ソースおよびドレインの上にバイアを形成す るために必要となる許容差に適応するために、　トランジスターを大きくする必 要がないので、よりコンパクトなトランジスターを作ることが可能である。
しかしながら、　ソースおよびドレインは、薄い酸化物のスペーサーのみにより 、ゲートペデスタルから離されているので、任意の機能形状寸法を持つにふされ しいコンパクトさに比べて、いくらか寸法を大きくすることが、ソースおよびド レインの相互接続部がゲートにショートするのを防止するために必要である。
金属層部分を選択的に反応させることによって、局部相互接続部を提供するため に、自己整合性の方法が拡大して適用できる。その反応は、　１９８５Ｌ　ＩＥ ＤＭの「窒化チタンを使つＶＬＳＩ局部相互接続レベル」において、Ｔｈｏａ＋ ａｓＴａｎｇ、Ｃｈｅ−Ｃｈｉａ　Ｗｅｉ、Ｒｏｇｅｒ　０ａｋｅｎ、Ｔｈｏｍ ａｓ　Ｈｏｌｌｏｗａｙ。
Ｃｈａｎｇ−Ｆｅｎｇ　Ｗａｎと−ｏｎｔｅ　Ｄｏｕｇｌａｓによって開示され ているように、窒素を使用して行なわれ得る。この方法の代わりに、１９８４　 Ｌ　Ｉ　Ｅ　Ｄ　ｉｔの「サブミクロンＶＬＳＩ用の新しいデバイス相互接続方 式」において、Ｄｅｖｅｒｅａｕｘ　Ｃ，Ｃｈｅｎ、Ｓｉｍｏｎ　Ｓ、　ｆａｎ ｇ、Ｐａｕｌ　Ｖａｎｄｅ　Ｖｏｏｒｅ、Ｐ　Ｍｅｒｃｈａｎｔ、ＴｏｍＲ，Ｃ ａ５ｓ、Ｊｕｎ　ＡｍａｎｏとＫｕａｎｇ−Ｙｉ　Ｃｈｉｕによって開示されて いるように、金属層の上にケイ化物が形成され得る。どちらの場合でも、反応す る材料は、マスクを使って金属の上にパターン化される。そのため、相互接続金 属がゲートのケイ化物とショートしないようにするため、厳しいマスク許容差が なおも必要とされる。
その自己整合方法のさらに重大な欠点は、ブリッジ式相互接続部が都合よく提供 されないことである。ブリッジ式相互接続部とは、電気的接続をすることな（、 別の相互接続部と交差する相互接続部である。バイアが形成される箇所以外で、 中間の誘電体層が必要な電気的絶縁をもたらす従来のＭＯ３処理工程で、ブリッ ジ式相互接続部が容易に形成される。その自己整合方法は、介在することによっ てバイアが形成されることとなる誘電体層を形成しない、この方法は、よりコン パクトなデバイスを提供するけれども、絶縁された伝導体の交差をより難しくす る。実際のところ、上に引用された技術は、ブリッジ式相互接続部がどのように して形成されるのがを提案していない。
したがって、　この発明の主要な目的は、ソースおよびドレインへのバイアを必 要とすることなく、ブリッジ式相互接続部をもたらす半導体工程を提供すること にある。
この発明のさらなる目的は、よりコンパクトなトランジスター構造および相互接 続経路を持つ集積回路構造が提供され得るようにするために、マスク整合許容差 の必要性を最小限度にするような工程を提供することにある。
発明の概要 この発明により、複数の領域が電気的相互接続を必要とし、少なくとも一つの領 域が相互接続からの電気的分離を必要とする半導体構造を製造する方法が提供さ ねこの方法は、比較的にほとんどまたは全く酸化物層が酸化段階中に生じないた めに、電気的相互接続を必要とする領域で、比較的厚い酸化物層が酸化段階中に 形成されることとなる表面を持つ電気的分離を必要とする領域の少なくとも一部 に表面層を形成することと、その構造を次の酸化物除去段階に付し、その段階で 、相互接続を必要とする領域の少なくとも一部から、全ての酸化物が除去されて いる場合に分離を必要とする領域に、１！！化物が残るようにすることと、さら に、相互接続を必要とする領域の少なくとも一部を持つケイ化物を形成するため に。
その構造の上に焼結可能な金属の層を付着することから構成されている。
この発明は、第一の材料からなる第一の要素と第二の材料からなる第二の要素と の間に電気的相互接続部を形成し、一方では、前記の第二の材料からなる第三の 要素が前記の電気的相互接続部にショートするのを防止し、ここで、前記の第一 の要素、第二の要素および第三の要素が、機械的に集積される構造を作るために 、基板上に形成されることとなる方法を提供するものであって、この方法は下記 の段階から構成される。（ａ）・　同一の条件で、前記の第一の材料の上に酸化 物層が熱的に成長され得るよりも十分に速く、上に酸化物１が熱的に成長され得 る材料となるものとして、前記の第二の材料を選ぶこと、　（ｂ）・　前記の条 件における酸化物の成長が、前記の第一の材料の上における場合とせいぜい同じ くらいの速さである被覆材料で、前記の第二の要素を被覆すること、ここで、前 記の被覆材料は　前記の第三の要素を被覆しないように露光的にパターン化され ており、　（ｃ）　酸化物層を段階（ｂｌによって形成された構造の上に熱的に 成長させること、　（ｄ）・　酸化物を前記の第三の要素の上に残しながら、前 記の第一の要素の前記の第一の材料を少なくとも部分的に露出するために、段階 （ｃ）で成長した十分な酸化物をエツチングにより除去し、　さらに前記の第二 の材料が少なくとも部分的に露出されるように前記の被覆材料をエツチングする こと、（ｅ）・　段階（ｄ）によって形成された構造の上に焼結可能な金属を付 着し、前記の焼結可能な金属が、前記の第一の要素の前記の第一の材料および前 記の第二の要素の前記の第二の材料と結合するように、ただし、前記の第三の要 素を被覆する酸化物とは結合しないように、前記の焼結可能な金属を焼結するこ と、（ｆ）　段階（ｅ）で付着された前記の焼結可能な金属を、前記の第三の要 素の上から除去するためにその焼結可能な金属をエツチングすること、モして（ ｇ）　前記の第一の要素と前記の第二の要素の間に伝導性の相互接続部を形成す ることであって、ここで、前記の相互接続部は露光により形成される。このシー ケンスにより、前記の第一の要素が前記の第二の要素に電気的に接続され、さら に前記の第三の要素が、段階（ｃ）で成長して段階（ｄ）のあと放置されていた 酸化物によって前記の相互接続部から電気的に絶縁される。
この発明の別の様相は、電気的に伝導性のあるブリッヂが中間非接続伝導体から 電気的に絶縁されるように、そのブリッヂを、結晶半導体の表面領域と、その表 面の上に形成される接続伝導体との間に形成する方法を提供するものであって、 この方法は下記の段階から構成される。　（ａ）　前記の接続伝導体を少なくと も部分的に被覆し、　しかも前記の領域をせいぜい部分的に被覆し、さらに前記 の非接続伝導体を無視できるほどに被覆する窒化シリコンの被覆を光露光的に形 成すること、　（ｂ）　段階（ａ）の結果として生じる構造の上に二酸化シリコ ンを熱的に成長させ、それにより、二酸化シリコンの庄較的厚い層が前記の非接 続の伝導体の上に形成され、二酸化シリコンの比較的薄い層が前記の領域の上に 形成され、さらにせいぜい無視できるほどの二酸化シリコンが前記の窒素化合物 の被覆の上に形成されるようになっていること、　（Ｃ）：　前記の窒化シリコ ンの被覆をエツチングにより除去し、前記の領域内にドーパントを注入すること 、（ｄ）：　ある厚さを持つ二酸化シリコンを前記の非接続伝導体の上に残しな がら前記の領域を露出するために、前記の二酸化シリコンを十分にエツチングす ること、　（ｅ）・段階（ｄ）の結果として生じる構造の上にケイ化物となり得 る金属を付着すること、　（ｆ）・　ケイ化物が前記の領域および前記の接続伝 導体の上に形成されるために、前記のケイ化物となり得る金属を焼結すること、 そして（ｇ）：　前記の領域と前記の接続伝導体の間に延長する伝導ブリッヂを 光露光的に形成すること、このシーケンス１こより、前記の領域は、前記の接続 伝導体に電気約４こ接続さ江　段階（ｄ）のあとに残っている二酸化シリコンに よって非導電層から電気的に絶縁される。
この発明のさらなる様相は、ブリッヂが、非接続伝導体の上に延長しているが、 電気的には絶縁されるように、ソース／ドレイン領域とソース／トレイン伝導体 の間に、ブリッヂ付きの金属−酸化物−シリコン型トランジスターを形成する方 法を提供するものであって、　この方法は下記の段階から構成される。（ａ）　 結晶性のシリコン基板、前記基板内のデバイス領域、前記デバイス領域の上の酸 化物の薄い層および　前記デバイス領域の上のゲートペデスタルからなる構造を 形成すること、　ここで、前記のゲートペデスタルは、前記のデバイス領域をソ ース領域とドレイン領域に分割する下にあるゲート領域を形成しており、　（ｂ ）：　前記のソース／ドレイン伝導体を少なくとも部分的に被覆し、また前記の ソース／ドレイン領域をせいぜい部分的に被覆し、さらに前記の非接続の被覆お よび前記のゲートペデスタルをせいぜい無視できるほどに被覆する窒素化合物の 被覆を光露光的に形成すること、（ｃ）　段階（ｂ）の結果として生じる構造の 上に二酸化シリコンを熱的に成長させること、そうすることにより。
二酸化シリコンの比較的厚い層が前記のゲートペデスタルおよ前記のソース／ド レイン伝導体の上に形成され、二酸化シリコンの比較的薄い層がソース／ドレイ ン領域の上に形成され、さらに、無視できるほどの二酸化シリコンが前記の窒素 化合物の被覆の上に形成さＦＬ、（ｄ）：　前記の窒素化合物の被覆をエツチン グにより除去し、前記のソース／ドレイン領域にドーパントを注入すること、　 （ｅ）：前記のゲートペデスタルと前記のソース／ドレイン伝導体の上に二酸化 シリコン層を残しながら、前記のソース／ドレイン領域を露出するために、前記 の二酸化シリコンを十分にエツチングすること、　（ｆ）　段階（ｅ）のあとに 結果として生じる構造の上にケイ化物となり得る金属を付着すること、　（ｇ） ：　前記のソース／ドレイン領域の上にケイ化物を形成するために前記のケイ化 物となり得る金属を焼結すること、そして（ｈｌ　前記のソース／ドレイン領域 と前記のソース／ドレイン伝導体との間に、伝導性のブリッヂを形成するために 、前記のケイ化物となり得る金属を光露光的にパターン化すること、このシーケ ンスにより、前記のゲートペデスタルおよび前記の非接続伝導体を、段階（ｅ） のあとに残された二酸化シリコンによる前記のブリッヂによって絶縁したままに しておいて、前記のブリッヂが、前記のソース／ドレイン領域とソース／ドレイ ン伝導体を電気的に接続する。
この発明では、酸化物層が、ゲートペデスタルまたは同様の構造および「下にあ る」相互接続部の上に成長され、それらを「オーバレイする」相互接続部から分 離している。この酸化物成長段階の前に、酸化物遅延層１例えば窒化シリコンが 、オーバレイ相互接続部に電気的に接続されることとなる別の下にある相互接続 部の上に形成される。酸化物成長段階のあと、遅延層は除去され得る。ケイ化物 形成部は、　ソースおよびドレイン領域の上、および露出した下にある相互接続 部の上に形成され得る。
オーバレイ相互接続部は、　ソースまたはドレイン領域からケイ化物となってい る下にある相互接続部まで延長するように形成され得る。また、オーバレイ相互 接続部は、電気的に絶縁されたままであるように、酸化物で被覆された下にある 相互接続部の上に交差することができる。
このようにして、ブリッヂ相互接続部が提供される。さらに、ゲートペデスタル の上に残された酸化物がブリッヂ相互接続部をオーバレイ相互接続部から絶縁す ることとなり、このため、オーバレイ相互接続部用のマスク許容差が緩和される 。
この発明の方法の利点は、ＭＯＳトランジスター、第一の遠隔相互接続部および 、そのトランジスターと第一の遠隔相互接続部の間にある第二の遠隔相互接続部 から構成される典型的な構造についての記述文から最も良く理解される。遠隔相 互接続部は、ゲートペデスタルと同時に、また同一の材料によって形成されるこ とが好ましい、この場合の遠隔相互接続部は、複数のトランジスターの間に電気 的接続を提供しているが、関与するトランジスターに局部相互接続部を必要とす る相互接続部となっている。そのトランジスターはゲート、　ソースおよびドレ インを含んでいる。ソースおよびドレインはこの出願の記述文中において同様に 取り扱わるので、それらは、ここでは、まとめて電流搬送領域と呼ばれる。
この発明は、第一の電流搬送領域と下にある第一の遠隔相互接続部の間に局部オ ーバレイ相互接続部の形成をもたらすものである０局部相互接続部は第一の電流 搬送領域および下にある第一の遠隔相互接続部に電気的に接続されている。局部 相互接続部は、中間のケイ化物形成部を介して第一の電流搬送領域に電気的に接 続され、他の中間のケイ化物形成部を介して第一の遠隔相互接続部に電気的に接 続される。さらに、局部相互接続部は、酸化物形成部によって、第二の下にある 遠隔相互接続部から電気的に絶縁される。また、ゲートの上の酸化物形成部は、 その形成部への局部相互接続部のショートを防止する。
発明の詳細な説明箇所で記述されたケイ化物自己整合技術と対比して、　この発 明は、ゲートおよびいくつかの相互接続部がケイ化物の形成中に酸化物で被覆さ れる技術を提供している。背景の説明箇所で記述された技術において、酸化物の 横壁はゲートの側に絶縁をもたらすが。
その横壁を形成するために使用される異方性のエツチング液は、ゲートの頂上お よび遠隔相互接続構造から全ての酸化物を除去し、ケイ化物が、露出したゲート と相互接続構造の上に形成された。この場合、相互接続部の上のケイ化物は、ブ リッヂ相互接続部を形成することを困難にしている。ゲートの上のケイ化物は、 局部相互接続部によるショートを避けるために、設計許容差を必要とすることと なる。
この発明によって提供される構造においては、ゲートは、ケイ化物によってでは な（、酸化物によって被覆されており、そのため、ゲートへの局部相互接続部の ショートを防止するために必要となる許容差は、かなり緩和され得る。同様に、 ブリッヂ（オーバレイ）相互接続部は、酸化物被覆された遠隔相互接続部の上の ケイ化物被覆された遠隔相互接続部に形成され得る。い（っかの遠隔相互接続部 の上の酸化物形成を防止する窒素化合物形成部を作るために追加のマスク段階が 必要であるが、このマスク段階は、緩和された許容差に従ってなされる。
第一の遠隔相互接続部の上の窒素化合物は、電気的接続が意図される場合でなけ れば、電流搬送領域および遠隔相互接続部にまで延長すべきではない、しかしな がら、このことは、窒素化合物マスク整合許容差が、一つの機能形状寸法の程度 になることを許している。一般的に、ケイ化物と局部相互接続部の間の部分的物 理的な接触部が、電気的接続のために十分に形成されるので、窒素化合物マスク が完全に遠隔相互接続部を被覆する必要はない。
このように、　この発明は、　自己整合性のケイ化物工程を説明する記述文中で 、ブリッヂ相互接続部を提供し、さらに、そのような工程によってもたらされる デバイス密度およびマスク許容差における、非自己整合性の工程の場合よりも優 れた。利点を提供している。その上、このケイ化物自己整合性の工程は、　より 小さいトランジスターや他の集積回路デバイスを提供するために、マスク許容差 をさらに緩和している。この発明のこれらの特徴、さらに他の特徴および利点は 、以下の図面と参照される下記の説明から明らかである。
図面の簡単な説明 図ＩＡは、この発明に従う半導体構造の平面図であり、図ＩＢはその断面図であ る０図ＩＡは、酸化物絶縁部の下のポリシリコンおよびケイ化物の下のソースと ドレイン領域を表す切欠き部を使って示されている。
図２Ａから図２Ｅは、この発明の方法に従う製造における一連の段階での、図Ｉ Ａおよび図ＩＢの半導体構造の断面図である。
好ましい実施態様の説明 この発明に従って、図１＋ｌよび図ＩＢに示されるように。
ｃｙｏｓインバーター１００は、ＮＭＯＳ　ｌ−ランジスクー１０２、　第一の 遠隔相互接続部１０４．第二の遠隔相互接続部１０６およびＰＭＯＳ　ｌ−ラン シスター＋０８から構成される。図ＩＢに示されるように、これらの構造は、Ｎ 影領域を含むＰ形シリコンの基板１１０、およびＰＩＩＯＳのトランジスター１ ０８が作られるＮ形つェル１１２の上に作られる。　トランジスター１０２およ び１０８は、互いに分離され　さらに隣接するトランジスター（図示されていな い）から「左」、　「中央」および「右」のフィールド酸化物１１４．　１１６ および１１８によりそれぞれ分離されている。ＮＭＯＳのトランジスター１０２ は、　ソース１２０およびドレイン１２２から構成されており、　その間に、ト ランジスター１０２のゲート１２４での電圧によって規制された割合で電流が流 れ得る。ｌｉｌ＋１様に、ＰＭＯＳのトランジスター１０８はドレイン１２６、 　ソース１２８ｂよびゲート１３０から構成される。
ＣＭＯＳインバーター１００は、ＮＭＯＳドレイン１２２およびＰＭＯＳドレイ ン１２６の間の局部相互接続部１３２を使用して作られる６局部相互接続部＋３ ２は、ケイ化物形成部１３４を介してＮＭＯＳドレイン１２２と電気的に接触し 、さらにケイ化物形成部１３６を介してＰＭＯＳドレイン１２６と電気的に接触 している。
また５局部相互接続部１３２は、ケイ化物形成＋ｉ！ｆｉ　１３８を介して遠隔 相互接続部１０４と電気的に接触している０局部相互接続部＋３２は、遠隔相互 接続部１０６の上に延長し、酸化物形成部１４０により、その遠隔相互接続から 絶縁されている。
このようにして、ブリッヂ局部相互接続部が達成されている。
ゲート１２４および１３０の上の酸化物形成部１４２と１４４は、ゲート１２４ および１３０に対するいくらかの過度でないマスク不整合があるにもかかわらず 、局部相互接続部１３２によって　それらへのショートを防止している。下に示 されるように、ゲートの上の酸化物は１局部相互接続部１３２の形成中に　マス ク許容差を最小にすることとなる。記述されている先行技術の場合の自己整合ケ イ化物工程に従って製作されるデバイスは、ゲートの頂部に、酸化物ではなくケ イ化物を持っているようであるが、ブリッヂ相互接続部を提供していないようで ある。さらに、相互接緒材料がゲートヘショートするのを防止するために、許容 差が必要となり、　このため、　トランジスターをできる限りコンパクトにする ことが妨げられる。
Ｎ１１０Ｓソース１２０への電気的アクセスは、　ソース１２０の上のケイ化物 形成部１４８に接触し、フィールド酸化物１１４の上に延長する局部相互接続部 １４６によって提供される。同様に、局部相互接続部１５０は、ＰＭＯＳソース １２８の上でケイ化物形成部１５２と接触し、フィールド酸化物１１８の上に延 長している。
この発明による方法では、図２Ａの構造が達成するされる段階までは、ＣＭＯＳ インバーター１００は、従来の方法によって製造され得る。　Ｎ形つェル１１２ は、ＰＭＯＳトランジスター１０８が形成されるＰ形基板１１０の領域で、その 領域の伝導性の型が逆になるように、　ドーパントを導入することによって形成 される。フィールド酸化物１１４．１１５および１１８は従来の方法で形成され る。その後、フィールド酸化物の間のゲート酸化物２０２を形成するために、比 較的短し＼酸化物成長サイクルが使用される。それから、伝導性を増大するため に、　ポリシリコンがフィールドおよびゲート酸化物の上に付着され、多量にド ープされる。ポリシリコンは、その後、ゲート１２４と１３０および遠隔相互接 続部１０４と１０６を形成するために、露光的にバクーン化される。当業者は、 図２人の構造および同様の構造を達成するために、代わりの手順をも認めるであ ろう。
この発明は、図２Ａの構造の上に窒素化合物層を付着することにおいて、従来の 処理工程とは異なっている。窒素化合物キャップ２０４は、この窒素化合物層か ら光露光的に形成され、図２Ｂの構造になる０区ＩＢと図２Ｂの比較によって示 されるように、電気的接続が局部相互接続部１３２によって為され得るように、 遠隔相互接続部１０４の上の酸化物の成長を防止または制限することが、窒素化 合物キャップ２０４の目的である。
窒素化合物キャップ２０４の追加は、先行技術においては必要とされなかったマ スク段階を伴うことになり、　したがって、考慮されなければならない余分な許 容差をもたらす、　しかしながら、　この許容差は非常に緩やかなものである。
そのため、その窒素化合物は、フィールド酸化物１１６の左端の上や、さらには ドレイン１２２が形成されている領域２０６の上のゲート酸化物２０２の上にも 、左側に延長できる。左側の限度はゲート１２４であり、そのゲートは窒素化合 物または相互接続部１０４と接触することがあってはならず、いったん局部相互 接続部が形成されるならば、ドレイン１２２は、そのゲートとショートシてしま うであろう、窒素化合物キャップ２０４は、遠隔相互接続部１０６と接触するに 至らないところまで、遠隔相互接続部１０４の右側まで延長できる。遠隔相互接 続部１０４が完全に被覆される必要はない、窒素化合物キャップ２０４は、電気 的接触を為すだけの大きい面積を被覆すれば十分である。　このように、窒素化 合物キャップ２０４を形成する際に伴う許容差は、インバーター１００の機能形 状寸法程度の大きさである。
酸化物は図２Ｂの構造の上に成長が為される。その酸化物は、ゲート１２４と１ ３０および遠隔相互接続部１０６の上では、比較的速く成長し、図２Ｂの拡散ソ ースおよびドレイン領域２０６、２［１８，２１０と２１２の上では、　比較的 ゆつ（つと成長する。軽くドープされたドレイン構造が望ましい場合は、ソース およびドレイン領域２０６．２０８．２１０と２１２は、　この酸化より先に軽 くドープされ得る。
ポリシリコンの上の比較的速い成長は、その表面が比較的に荒いからである。ポ リシリコンは、その表面がソースおよびドレイン領域２０６．２０８と２１２で の一つの水晶基板の表面よりも本質的に滑らかでないように、多結晶となってい る。その上、ポリシリコンの前記の多量のドープが、成長速度をさらに高めてい る。結晶性の基板１１０は　この箇所では多量にドープされないので、成長速度 は、多量にドープされたポリシリコンの上の場合に比べて非常に遅い、この差異 のあるの酸化物成長は、低温度、例λば、約８００℃での酸化によって増進され る。窒素化合物キャップ２０４によって保護されている箇所の遠隔相互接続部１ ０４の上では、せいぜい無視できるほどの酸化物成長が生じる。
そのあと、酸化物は、　ソースおよびドレイン領域２０６．２０８、２１０と２ １２の上から除去されるまで、　エツチングされる。ゲート１２４と１３０の上 の元々厚い酸化物は、　このエツチング中に　わずかに部分的に除去され、図２ Ｄに示されるように　遠隔相互接続部１０６Ｊ３よびゲート１２４と１３０の上 　゛に酸化物形成部１４０．１４２と１４４を形成する。これらの構造物の横壁 ２１４がそれらの横方向厚さのほとんどを保持するために、エツチング液は異方 性となっている。窒素化合物キャップ２０４は、　ウェットエツチング液を使用 して除去される。　Ｎ形ドーパントが、ＮＭＯＳソース１２０およびＮｌｌ０Ｓ ドレイン１２２を形成するために、領＋１！２０６と２０８に注入されさらにＰ 形ドーパントが、ＰＭＯＳドレイン１２６およびＰｋｌＯＳソース１２８を形成 するために、領域２１０と２１２に注入される。
このようにして生じる構造は図２Ｄに示されている。
チタンは、図２Ｄの構造の上に付着され、　シリコンが露出している箇所で、た だし二酸化シリコンが露出していない箇所で、ケイ化物を作るために焼結される ６　他のケイ化物となり得る金属、好ましくは高融、屯金属が、チタンに代わっ て使用され得る６　ケイ化物に変換されていない金属は、その後エツチングによ って除去さ花　図２Ｅの構造を生成する。　このようにして、　ソース１２０で ケイ化物形成部１４８が、　ドレイン１２２でケイ化物形成部１３４が、遠隔相 互接続部１０４の上でケイ化物形成部１３８が、　ドレイン１２６でケイ化物形 成部１３６が、さらにソース１２８でケイ化物形成部１５２が、それぞれ形成さ れる。これらのケイ化物形成部は、それらの下にある要素のための電気的接触部 となる。
ポリシリコンまたは他の伝導性の材料は、図２Ｅの構造の上に付着され得る。そ の後、ポリシリコンは、図１８に示されている局部相互接続部１３２，１４６と １５０を形成するためにパターン化される０局部相互接続部１４６は、ケイ化物 形成部１４８を介して、ソース１２０への電気的アクセスを提供する。局部相互 接続部１４６のマスク許容差は、非常に緩やかである。その局部相互接続部は、 電気的接続が確保されるために、十分にケイ化物形成部１４８と重ならなければ ならない、さらに、その局部相互接続部は、ショートすることなく、ケイ化物形 成１４８をこえて酸化物で被覆されたゲート１２４まで延長できる。ケイ化物形 成部１４８またはゲート１２４の幅の程度の大きさの整合エラーがあると、局部 相互接続部１４６のショートまたは接触不良は避けがたくなるであろう０局部相 互接続部１５０は、同様に緩和された整合許容差に従っており、ケイ化物形成部 １５２を介して。
ソース１２８へのアクセスを与えている。
局部相互接続部１３２は、ｃｍｏｓインバーター１００のためのインバーター機 能を可能にするため、　ドレイン１２２と１２６を結合する。さらに局部相互接 続部１３２は、非常に緩和された整合許容差に従っている。酸化物形成部１４０ ．１４２と１４４は、遠隔相互接続部１０６およびゲート１２４と１３０へのシ ョートを防止する。ゲートの幅またはドレイン１２２と１２６の幅の程度の大き さの整合エラーがあると、接触不良またはショートの発生は避けがたくなるであ ろう。ゲート１２４と１３０および遠隔相互接続１０６への電気的アクセスは、 それらの対応する酸化物形成部１４２．１４４と１３２．および以後に付着され る酸化物を介して、従来のバイアを使用して、行なわれ得る。これらのバイアは 、　トランジスター１０２と１０８の能動部品から離れて配置されているパッド の上に形成されることが可能で、そのため、デバイス速度とコンパクト性への影 響は最小限となる。
下にある相互接続は、ゲートと共通に形成されることが好ましいけれども、別の 手順でも形成され得る。ポリシリコンおよびポリサイド（ポリシリコンの頂部の ケイ化物）は、ゲートおよび下にある相互接続部の両方に適正な材料である。こ の発明は、ＣＭＯＳインバーターの記述文中に説明されているけれども、当業者 は、広い範囲の代わりのデバイスへの適用性を認めることができる。Ｐ形つェル ＣＭＯＳおよびツインウェルＣＭＯＳが提供さ江　さらに、二重にドープされた ドレインおよび軽くドープされたドレイン構造が、従来のドレイン構造に沿って 提供される。
窒素化合物が、酸化物遅延材料として開示されているが、他の材料も、非接触の 遠隔相互接続部のための酸化物遅延被覆を形成するために使用できる。ケイ化物 が、開示された焼結製品となっているが、非シリコン基板が使われる場合には、 他の焼結製品も製造可能である。
緩和されたマスク許容差とブリッヂ相互接続部の利点は広い適用性を持っている 。この発明の方法は、ＣＭＯ５処理工程に適用されるだけではなく、Ｎ１４０Ｓ 、ＰＭＯ５および非ＭＯＳ半導体処理技術にも通用される。窒素化合物以外の材 料も、遠隔相互接続部または代わりの構造を酸化物成長から守るために使用でき る。すなわち、その材料は、酸化物成長を防止または禁止できる。種々の伝導体 材料が局部相互接続部のために使用できる。また種々のケイ化物となり得る金属 がケイ化物形成部のために使用可能である。　ドーパントは種々の時間に導入で きる。すなわち、ドーパントが導入される段階において、酸化物がソースおよび ドレイン領域の上の所定の位置にあるとき、またはこれらの領域が露出されてい るとき、さらには、その両方のときに、　ドーパントを導入できる。開示された 実施態様に対するこれらおよび他の変更、さらには修正は。
この発明によって提供され、その範囲は、以下の請求の範囲によってのみ制限さ れる。
補正書の翻訳文提出書（特許法第１８４条の８）平成４年４月９日 １、特許出願の表示 ＰＣＴ／ＥＰ９０１０１７１７ ２、発明の名称 ３、特許出願人 住所　フランス国、バアルボンヌ、ソフィア　アンティポリ０６５６０、ルト　 デ　ドリネ、し　テスニエレアッシュベ１　（サンドル　ドウ　ルシェルシュオ ロペアン） 名称　ブイエルニスアイ　テクノロジー　インコーホレイテッド 代表者　マルベイニイ　エフ、トーマス国籍　アメリカ合衆国 ｆｆｉ　０６−４４３−４９９０・７５５９成しない、この方法は、　よりコン パクトなデバイスを提供するけれども、絶縁された伝導体の交差をより難しくす る。実際のところ、上に引用された技術は、ブリッジ式相互接続部がどのように して形成されるのかを提案していない。
したがって、　この発明の主要な目的は、　ソースおよびドレインへのバイアを 必要とすることなく、ブリッジ式相互接続部をもたらす半導体工程を提供するこ とにある。
この発明のさらなる目的は、　よりコンパクトなトランジスター横遣および相互 接続経路を持つ集積回路構造が提供され得るようにするために、マスク整合許容 差の、ｙ要性を最小限度にするような工程を提供する・二とにある。
発明の概要 この発明により　複数の領域が電気的相互接続を２．要とし、少なくとも一つの 領域が相互接続からの電気的分離を必要とする半導体構造を製造する方法が提供 され。
この方法は、比較的にほとんどまたは全く絶縁酸化物層が酸化段階中に生じない ように、電気的相互接続を、Ｚ・要とする領域で、比較的厚い絶縁酸化物層が酸 化段階中に形成されることとなる表面を持つ電気的分離を必要とするｇｔｍのお のおのの少なくとも一部に表面を形成することと、そのｔｌｌ造を次の酸化物除 去段階に付し、その後相互接続を必要とする領域の少なくとも一部から　全ての 絶縁酸化物が除去されている場合に分離を必要とする領域に、絶縁厚さを持つ酸 化物が残るようにすることと、さらに、その構造の上に焼結可能な金属の層を付 着して。
その金属が、相互接続を必要とする領域の少なくとも一部と焼結接触部を形成し 、絶縁酸化物によって被覆される電気的絶縁を必要とする領域とは接触部を形成 しないようにするためにその金属を焼結することから構成されている。
この発明の好ましい様相は、下記の構成からなる半導体構造を提供する。
基板、 前記の基板に製造されているＭＯＳ　トランジスター、ここで、前記のトランジ スターは、ゲート、第一の電流搬送領域および第二の電流搬送領域を含んでおり 、前記の第一の電流搬送ａ域が、　ソースおよびドレインから構成されるセット の少なくとも一つの要素として役立ち、前記の第二の電流搬送領域が、前記のセ ットのもう一つの要素として役だっており、 伝導性材料の第一の遠隔相互接続艮 伝導性材料の第二の遠隔相互接続部　ここで、前記の第二の遠隔相互接続部は、 前記のトランジスターおよび第一の遠隔相互接続部の間に延長しており、前記の 第一の電流搬送領域は、前記のゲートおよび前記の第二の遠隔相互接続部の間に 配置されており、 前記の第一の電流搬送領域にある第一のケイ化物形成前記の第二の電流搬送ｌｌ ｌ１域にある第二のケイ化物汁ａ収檻　そして 前記の第一の遠隔相互接続部の少なくとも一部の上にある第三のケイ化物形成部 、 前記のゲートの少なくとも一部の上にある第一の酸化物形成部 前記の第二の遠隔相互接続部の少なくとも一部の土にある第二の酸化物層う収部 　そして 前記の第一の遠隔相互接続部から前記の第一の電流瀞送りＡ域に延長する局部相 互接続部　ここで、前記の局部相互接続部は前記の第三のケイ化物汁］１を介し て前記の第一の遠隔相互接続部に電気四に接続さｔて８つ、前記の局部相互接続 部は、前記の第一のケイ化物形成部を介して第一の電流搬送領域に電気的に接続 され、さらに前記の周部相互接続部は、前記の第二の遠隔相互接続部の上を通り 、前記第二の酸化ＩＩＩ杉成部によって第二の遠隔相互接続部から電気的に分離 されている。
上記の様相を含んでいる方法の例は、第一の材料からなる第一の要素と第二の材 料からなる第二の要素との間に電気的相互接続部を形成し、一方では、前記の第 二の１材料からなる第三の！ｌＩｓが前記の電気的相互接続部にショートするの を防止することから成っており、　ここで、前記の第一の賛業、第二の１２業お よび第三の要素が、機械的に集積される構造を作るために、基板上に形成されて いる。この場合のシーケン又は、下記の段階から構成される。（ａ）　同一の条 件で、前記の第一の材料の上に酸化物層が熱的に成長され得るよりも十分に速く 、上に酸化物層が熱的に成長され得る材料となるものとして、前記の第二の材料 を選ぶこと、　ｔｂｊ・　前記の条件における酸化物の成長が、前記の第一の材 料の上における場合とせいぜい同じくらいの速さである被覆材料で、前記の第二 の要素を被覆すること、ここで、前記の被覆材料は、前記の第二の要素を被覆し ないように露光的にパターン化されており、　（ｃ）・　酸化物層を段階（ｂ） によって形成された構造の上に熱的に成長させること、　（ｄ）二　酸化物を前 記の第三の要素の上に残しながら、前記の第一の要素の前記の第一の材料を少な くとも部分的に露出するために、段階（ｃ）で成長した十分な酸化物をエツチン グにより除去し、さらに前記の第二の材料が少なくとも部分的に露出されるよう に前記の被覆材料をエツチングすること、　（ｅ）　段階（ｄ）によって形成さ れた構造の上に焼結可能な金属を付着し、前記の焼結可能な金属が、前記の第一 の要素の前記の第一の材料および前記の第二の要素の前記の第二の材料と結合す るように、ただし、前記の第三の要素を被覆する酸化物とは結合しないように、 前記の焼結可能な金属を焼結すること、　（ｆ）：　段階（ｅ）で付着された前 記の焼結可能な金属を、前記の第三の要素の上から除去するためにその焼結可能 な金属をエツチングすること、モして（ｇ）・　前記の第一の要素と前記の第二 の要素の間に伝導性の相互接続部を形成することであって、ここで、前記の相互 接続部は露光により形成される。このシーケンスにより、前記の第一の要素が前 記の第二の要素に電気的に接続され　さらに前記の第三の要素が、段階（ｃ）で 成長して段階（ｄ）のあと放置されていた酸化物によって前記の相互接続部から 電気的に絶縁される。
さらなる例の場合、電気的に伝導性のあるブリッヂが、中間非接続伝導体から電 気的に絶縁されるように、結晶半導体の表面領域と、その表面の上に形成される 接続伝導体との間に形成される。この例の場合のシーケンスは下記の段階から構 成される。　（ａ）：　前記の接続伝導体を少なくとも部分的に被覆し、　しか も前記の領域をせいぜい部分的に被覆し、さらに前記の非接続伝導体を無視でき るほどに被覆する窒化シリコンの被覆を光露光的に形成すること、　（ｂ）　段 階（ａ）の結果として生じる構造の上に二酸化シリコンを熱的に成長させ　それ により。
二酸化シリコンの比較的厚い層が前記の非接続の伝導体の上に形成され、二酸化 シリコンの比較的薄い層が前記の領域の上に形成され、さらにせいぜい無視でき るほどの二酸化シリコンが前記の窒素化合物の被覆の上に形成されるようになっ ていること、　（Ｃ）　前記の窒化シリコンの被覆をエツチングにより除去し、 前記の領域内にドーパントを注入すること、　（ｄ）・　ある厚さを持つ二酸化 シリコンを前記の非接続伝導体の上に残しながら前記の領域を露出するために、 前記の二酸化シリコンを十分にエツチングすること、　（ｅ）　段階（ｄ）の結 果として生じる構造の上にケイ化物となり得る金属を付着すること、（ｆ）・　 ケイ化物が前記の領域および前記の接続伝導体の上に形成されるために、前記の ケイ化物となり得る金属を焼結すること、そして（ｇ）、前記の領域と前記の接 続伝導体の間に延長する伝導ブリッヂを光露光的に形成すること、このシーケン スにより、前記の領域は、前記の接続伝導体に電気的に接続され、段階（ｄ）の あとに残っている二酸化シリコンによって非導電層から電気的に絶縁される。
また、さらなる例の場合、ブリッヂが、非接続伝導体の上に延長しているが、電 気的には絶縁されるように、ソース、／ドレイン領域とソース／ドレイン伝導体 の間に、ブリッヂ付きの金属−酸化物層シリコン型トランジスターが形成されて いる。この例の場合のシーケンスは下記の段階から構成される。（ａ）・　結晶 性のシリコン基板、前記基板内のデバイス領域、前記デバイス領域の上の酸化物 の薄い層および、前記デバイス領域の上のゲートペデスタルからなる構造を形成 すること、ここで、前記のゲートペデスタルは、前記のデバイス領域をソース領 域とドレイン領域に分割する下にあるゲート領域を形成しており、　（ｂ）：　 前記のソース／ドレイン伝導体を少なくとも部分的に被覆し、　また前記のソー ス／ドレイン領域をせいぜい部分的に被覆し、さらに前記の非接続の被覆および 前記のゲートペデスタルをせいぜい無視できるほどに被覆する窒素化合物の被覆 を光露光的に形成すること、（ｃ）・　段階（ｂ）の結果として生じる構造の上 に二酸化シリコンを熱的に成長させること、そうすることにより、二酸化シリコ ンの比較的厚い層が前記のゲートペデスタルおよ前記のソース／ドレイン伝導体 の上に形成され、二酸化シリコンの比較的薄い層がソース／ドレイン領域の上に 形成され、さらに、無視できるほどの二酸化シリコンが前記の窒素化合物の被覆 の上に形成され、（ｄ）：　前記の窒素化合物の被覆をエツチングにより除去し 、前記のソース／ドレイン領域にドーパントを注入すること、（ｅ）：前記のゲ ートペデスタルと前記のソース／ドレイン伝導体の上に二酸化シリコン層を残し ながら、前記のソース／ドレイン領域を露出するために、前記の二酸化シリコン を十分にエツチングすること、　（ｆ）二　段階（ｅ）のあとに結果として生じ る構造の上にケイ化物となり得る金属を付着すること、（ｇ）：　前記のソース ／ドレイン領域の上にケイ化物を形成するために前記のケイ化物となり得る金属 を焼結すること、そして（ｈｌ・　前記のソース／ドレイン領域と前記のソース ／ドレイン伝導体との間に、伝導性のブリッヂを形成するために、前記のケイ化 物となり得る金属を光露光的にパターン化すること。このシーケンスにより、前 記のゲートペデスタルおよび前記の非接続伝導体を１段階（ｅ）のあとに残され た二酸化シリコンによる前記のブリッヂによって絶縁したままにしておいて、前 記のブリッヂが、前記のソース／ドレイン領域とソース／トレイン伝導体を電気 的に接続する。
一つの一般的な機能形状が、ゲートペデスタルまたは同様の構造および「下にあ る」相互接続部の上に成長されている酸化物層であって、　「オーバレイする」 相互接続部からそれらを分離していることが分かるであろう。
この酸化物成長段階の前に、酸化物遅延層、例えば窒化シリコンが、オーバレイ 相互接続部に電気的に接続されることとなる別の下にある相互接続部の上に形成 される。
酸化物成長段階のあと、遅延層は除去され得る。ケイ化物形成部は、　ソースお よびドレイン領域の上、および露出した下にある相互接続部の上に形成され得る 。オーバレイ相互接続部は、　ソースまたはドレイン領域からケイ化物となって いる下にある相互接続部まで延長するように形成され得る。また、オーバレイ相 互接続部は、電気的に絶縁されたままであるように、酸化物で被覆された下にあ る相互接続部の上に交差することができる。このようにして、ブリッヂ相互接続 部が提供される。さらに、ゲートペデスタルの上に残された酸化物がブリッヂ相 互接続部をオーバレイ相互接続部から絶縁することとなり、このため、オーバレ イ相互接続部用のマスク許容差が緩和される。
この発明の方法の利点は、ＭＯＳトランジスター、第一の遠隔相互接続部および 、そのトランジスターと第一の遠隔相互接続部の間にある第二の遠隔相互接続部 から構成される典型的な構造についての記述文から最も良く理解される。遠隔相 互接続部は、ゲートペデスクルと同時にまた同一の材料によって形成されること が好ましい。この場合の遠隔相互接続部は、複数のトランジスターの間に電気的 接続を提供しているが、関与するトランジスターに局部相互接続部を必要とする 相互接続部となっている。そのトランジスターはゲート、　ソースおよびドレイ ンを含んでいる。　ソースおよびドレインはこの出願の記述文中において同様に 取り扱わるので、それらは、ここでは、　まとめて電流搬送領域と呼ばれる。
請求の範囲 １　半導体構造を製造する方法であって、その半導体構造内で、複数の領域（１ ２２，１０４，１２６）が電気的相互接続を必要とし、少なくとも一つの領域（ １０６，１２４，１３０）が、その相互接続からの電気的分離を必要としており 、その製造方法が、比較的にほとんどまたは全く絶縁酸化物層を酸化段階中に形 成しないように、電気的相互接続を必要とする領域で、比較的厚い絶縁酸化層が 酸化段階中に形成されることとなる表面を持つ電気的分離を必要とする領域のお のおのの少なくとも一部に表面を形成すること、これに続いて、あとで全ての絶 縁酸化物が、相互接続を必要とする領域のおのおのの少なくとも一部から除去さ れているときに、絶縁厚さを持つ酸化物が、分離を必要とする領域の上に残るこ ととなる酸化物除去段階に半導体構造を付すこと、さらに、その半導体構造の上 に焼結可能な金属の層を付着し、その金属が、相互接続を必要とする領域の少な くとも一部と焼結された接触部を形成するが、絶縁酸化物によって被覆される電 気的分離を２・要とする領域とは接触部を形成しないように、その金属を焼結す ること、以上よりなる半導体構造を製造する方法。
２　相互接続を必要とする領域のおのおのの少なくとも一部に形成された前記の 表面が酸化物禁止材料の被覆から構成されており　少なくともその被覆の一部が 、焼結可能な金属を付着する前に、相互接続を必要とする前記の少なくとも一つ の領域を少なくとも部分的に露出するために除去される請求の範囲１に記載の半 導体構造を製造する方法。
３　相互接続を２・要とする領域の少なくとも一部に形成された前記の表面の少 なくとも一部が結晶性の半導体から構成される請求の範囲１または２に記載の半 導体構造を製造する方法。
４　電気的分離を必要とする領域が多結晶の半導体表面から構成される前記のい ずれかの請求の範囲に記載の半導体構造を製造する方法。
Ｓ　ブリッジ相互接続部（１３２）が、　トランジスター（１２２，１２６）お よび接続伝導体（１０４）の電流搬送領域を電気的に相互接続するために形成さ れる前記のいずれかの請求の範囲に記載の半導体構造を製造する方法であって。
その相互接続部が中間非接触伝導体（１０６）と電気的に接触することなく交差 し、前記の電流搬送領域、接続伝導体および非接触伝導体が、機械的な集積構造 を形成するために、共通の基板上に形成されることとなっており、その製造方法 が、下記の段階、すなわち、（ａ）接続伝導体の上に酸化物の成長を禁止する表 面を形成するために、接続伝導体を酸化物禁止材料で少なくとも部分的に被覆す ること。
（ｂ）酸化物が、非接触伝導体の上に比較的厚い酸化物層（１４０）を形成し、 電流搬送領域および酸化物禁止材料の上に比較的薄い酸化物層を形成するかまた は全く酸化物層を形成しないようにするために、段階（ａ）によって形成された 構造の上に絶縁酸化物を成長させること、（ｃ）非接触伝導体の上に比較的厚い 酸化物層が完全には除去されることなく、絶縁厚さを残すように除去を制限しな がら、電流搬送領域の少なくとも一部から酸化物を除去するために、段階（ｂ） で成長された酸化物を十分に除去すること、 （ｄ）接続伝導体の少なくとも一部から、酸化物禁止材料を除去すること、 （ｅ）その構造の上に焼結可能な金属を付着し、焼結可能な金属が電流搬送領域 の少なくとも一部と焼結するように、　また酸化物が除去されている箇所で接続 伝導体と焼結するように、その金属を焼結すること、さらに、（ｆ）焼結されな い金属を除去し、電流搬送領域の上の焼結された金属から接続伝導体の上に焼結 された金属まで延長する伝導体を形成することから構成され、かくて、その伝導 体が、相互接続ブリッジを形成し、段階（ｂ）で成長されたが段階（Ｃ）で除去 されなかった酸化物によって非接触伝導体から絶縁されていること、以上よりな る半導体構造を製造するガム ６　相互接続を必要とする領域の少なくとも一つが第一の材料によって形成され 、またその領域の少なくとも一つが第二の材料によって形成さ江　さらに電気的 分離を必要とする領域が第二の材料によって形成されており、ただし、ここで、 その第二の材料は、第一の材料の上に成長されるよりも十分に速く酸化物層が熱 的にその上で成長され得る材料であって、さらに、酸化物禁止材料の被覆が、第 二の材料によって形成されている相互接続を必要とする領域の上に付着されるこ ととなっている前記のいずれかの請求の範囲に記載の半導体構造を製造するガム ７　第二の材料が多結晶のシリコンである請求の範囲６に記載の半導体構造を製 造する方法。
８、窒素化合物層が、電気的相互接続を必要とする領域の少な（とも一つの上に 、酸化物禁止材料として提供される前記の請求の範囲２、５および６のいずれか に記載の半導体構造を製造するガム ９、前記のいずれかの請求の範囲の方法によって製造される半導体構造。
ｌＯ基板（＋１０１、 前記の基板に製造されているＭＯＳ　）ランシスター（１０２゜１０８）、　こ こで、前記のトランジスターは、ゲート（１２４，１３０）、第一の電流搬送領 ＋！！　（１２２，１２６）および第二の電流搬送領ｍ（１２０，１２８）を含 んでおり、前記の第一の電流搬送領域が、　ソースおよびドレインから構成され るセットの少なくとも一つの要素として役立ち、前記の第二の電流搬送領域が、 前記のセットのもう一つの要素として役だっており、 伝導性材料の第一の遠隔相互接続部（ＩＯ２）、伝導性材料の第二の遠隔相互接 続部（１０６）、ここで、前記の第二の遠隔相互接続部は、前記のトランジスタ ーおよび第一のの遠隔相互接続部の間に延長しており、前記の第一の電流搬送領 域は、前記のゲートおよび前記の第二の遠隔相互接続部の間に配置されており、 前記の第一の電流搬送８Ｉ１１！にある第一のケイ化物形成部（１３４，１３６ ）、 前記の第二の電流搬送領域にある第二のケイ化物形成部４１４８．　１５２）、 そして 前記の第一の遠隔相互接続部の少なくとも一部の上にある第三のケイ化物形成部 （１３８）、前記のゲートの少なくとも一部の上にある第一の酸化物形成部（１ ４２，１４４）、 前記の第二の遠隔相互接続部の少なくとも一部の上にある第二の酸化物形成部（ １４０）、そして前記の第一の遠隔相互接続部から前記の第一の電流搬送領域に 延長する局部相互接続部（１３２）、ここで、前記の局部相互接続部は前記の第 三のケイ化物形成部（１３８）を介して前記の第一の遠隔相互接続部（１０６） に電気的に接続されており、前記の局部相互接続部は、前記の第一のケイ化物形 成部（１３４，１３６）を介して第一の電流搬送領域（１２２，１２６）に電気 的に接続され、さらに前記の局部相互接続部は、前記の第二の遠隔相互接続部の 上を通り、前記第二の酸化物形成部によって第二の遠隔相互接続部から電気的に 分離されることなっている構成を持つ半導体構造。
国際調査報告 ＥＰ　９００１７１７ Ｓ＾　４０７２０

Claims (10)

    【特許請求の範囲】
  1. １．半導体構造を製造する方法であって、その半導体構造内で、複数の領域（１ １２、１０４、１２６）が電気的相互接続を必要とし、少なくとも一つの領域（ １０６、１２４、１３０）が、その相互接続からの電気的分離を必要としており 、その製造方法が、比較的にほとんどまたは全く酸化物層を酸化段階中に形成し ないために、電気的相互接続を必要とする領域で、比較的厚い酸化層が酸化段階 中に形成されることとなる表面層を持つ電気的分離を必要とする領域の少なくと も一部に表面層を形成すること、これに続いて、全ての酸化物が、相互接続を必 要とする領域の少なくとも一部から除去されているときに、分離を必要とする領 域の上に、酸化物が残ることとなる酸化物除去段階に半導体構造を付すこと、さ らに、相互接続を必要とする領域の少なくとも一部とケイ化物を形成するために 、その半導体構造の上に焼結可能な金属の層を付着すること、以上よりなる半導 体構造を製造する方法。
  2. ２．相互接続を必要とする領域の少なくとも一部に形成された表面層が酸化物禁 止被置から構成される請求の範囲１に記載の半導体構造を製造する方法。
  3. ３．相互接続を必要とする領域の少なくとも一部に形成された前記の表面層が結 晶性の半導体から構成される請求の範囲１または２に記載の半導体構造を製造す る方法。
  4. ４．電気的分離を必要とする領域が多結晶の半導体表面から構成される前記のい ずれかの請求の範囲に記載の半導体構造を製造する方法。
  5. ５．ブリッジ相互接続部（１３２）が、トランジスター（１２２、１２６）およ び接続伝導体（１０４）の電流搬送領域を電気的に相互接続するために形成され る前記のいずれかの請求の範囲に記載の半導体構造を製造する方法であって、そ の相互接続部が中間非接触伝導体（１０６）と電気的に接触することなく交差し 、前記の電流搬送領域、接続伝導体および非接触伝導体が、機械的な集積構造を 形成するために、共通の基板上に形成されることとなっており、その製造方法が 、下記の段階、すなわち、（ａ）接続伝導体の上に酸化物の成長を禁止する表面 層を形成するために、接続伝導体を酸化物禁止材料で少なくとも部分的に被覆す ること、 （ｂ）酸化物が、非接触伝導体の上に比較的厚い酸化物被覆（１４０）を形成し 、電流搬送領域および酸化物禁止材料の上に比較的薄い酸化物被覆を形成するか または全く酸化物被覆を形成しないようにするために、段階（ａ）によって形成 された構造の上に絶縁酸化物を成長させること、（ｃ）非接触伝導体の上に比較 的厚い酸化物被覆が完全には除去されないように、除去を制限しながら、電流搬 送領域の少なくとも一部から酸化物を除去するために、段階（ｂ）で成長された 酸化物を十分に除去すること、（ｄ）接続伝導体の少なくとも一部から、酸化物 遅延材料を除去すること、 （ｅ）その構造の上に焼結可能な金属を付着し、焼結可能な金属が電流搬送領域 の少なくとも一部と焼結するように、また酸化物が除去されている箇所で接続伝 導体と焼結するように、その金属を焼結すること、さらに、（ｆ）焼結されない 金属を除去し、電流搬送領域の上の焼結された金属から接続伝導体の上に焼結さ れた金属まで延長する伝導体を形成することから構成され、かくて、その伝導体 が、相互接続ブリッジを形成し、段階（ｂ）で成長されたが段階（ｃ）で除去さ れなかった酸化物によって非接触伝導体から絶縁されていること、以上よりなる 半導体構造を製造する方法。
  6. ６．相互接続を必要とする領域の少なくとも一つが第一の材料によって形成され 、またその領域の少なくとも一つが第二の材料によって形成され、さらに電気的 分離を必要とする領域が第二の材料によって形成されており、ただし、ここで、 その第二の材料が、第一の材料の上に成長されるよりも十分に速く酸化物層が熱 的にその上で成長され得る材料である前記のいずれかの請求の範囲に記載の半導 体構造を製造する方法。
  7. ７．第二の材料が多結晶のシリコンであり、酸化物遅延材料の層が、相互接続を 必要とする多結晶領域の上に付着される請求の範囲６に記載の半導体構造を製造 する方法。
  8. ８．窒素化合物層が、電気的相互接続を必要とする領域の少なくとも一つの上に 提供される前記のいずれかの請求の範囲に記載の半導体構造を製造する方法。
  9. ９．前記のいずれかの請求の範囲の方法によって製造される半導体構造。
  10. １０．基板、 前記の基板に製造されているＭＯＳトランジスター、ここで、前記のトランジス ターは、ゲート、第一の電流搬送領域および第二の電流搬送領域を含んでおり、 前記の第一の電流搬送領域が、ソースおよびドレインから構成されるセットの少 なくとも一つの要素として役立ち、前記の第二の電流搬送領域が、前記のセット のもう一つの要素として役立っており、 伝導性材料の第一の遠隔相互接続部、 伝導性材料の第二の遠隔相互接続部、ここで、前記の第二の遠隔相互接続部は、 前記のトランジスターおよび第一のの遠隔相互接続部の間に延長しており、前記 の第一の電流搬送領域は、前記のゲートおよび前記の第二の遠隔相互接続部の間 に配置されており、前記の第一の電流搬送領域にある第一のケイ化物形成部、 前記の第二の電流搬送領域にある第二のケイ化物形成部、そして 前記の第一の遠隔相互接続部の少なくとも一部の上にある第三のケイ化物形成部 、 前記のゲートの少なくとも一部の上にある第一の酸化物形成部、 前記の第二の遠隔相互接続部の少なくとも一部の上にある第二の酸化物形成、そ して 前記の第一の遠隔相互接続部から前記の第一の電流搬送領域に延長する局部相互 接続部、ここで、前記の局部相互接続部は前記の第三のケイ化物形成部を介して 前記の第一の遠隔相互接続部に電気的に接続されており、前記の局部相互接続部 は、前記の第一のケイ化物形成部を介して第一の電流搬送領域に電気的に接続さ れ、さらに前記の局部相互接続部は、前記の第二の遠隔相互接続部の上を通り、 前記第二の酸化物形成部によって第二の遠隔相互接続部から電気的に分離される ことなっている構成を持つ半導体構造。
JP2513618A 1989-10-10 1990-10-08 自己整合性金属相互接続部の製造 Pending JPH05503189A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/419,284 US4988643A (en) 1989-10-10 1989-10-10 Self-aligning metal interconnect fabrication
US419,284 1989-10-10

Publications (1)

Publication Number Publication Date
JPH05503189A true JPH05503189A (ja) 1993-05-27

Family

ID=23661599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2513618A Pending JPH05503189A (ja) 1989-10-10 1990-10-08 自己整合性金属相互接続部の製造

Country Status (4)

Country Link
US (1) US4988643A (ja)
EP (1) EP0495812A1 (ja)
JP (1) JPH05503189A (ja)
WO (1) WO1991006120A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254874A (en) * 1990-05-02 1993-10-19 Quality Semiconductor Inc. High density local interconnect in a semiconductor circuit using metal silicide
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US5850096A (en) * 1994-02-25 1998-12-15 Fujitsu Limited Enhanced semiconductor integrated circuit device with a memory array and a peripheral circuit
US5552344A (en) * 1995-11-16 1996-09-03 Taiwan Semiconductor Manufacturing Company Non-etchback self-aligned via size reduction method employing ozone assisted chemical vapor deposited silicon oxide
USD407884S (en) 1996-02-12 1999-04-06 Jon Duke Lug-less drum ring
DE69841732D1 (de) * 1997-05-13 2010-08-05 St Microelectronics Srl Verfahren zur selektiven Herstellung von Salizid über aktiven Oberflächen von MOS-Vorrichtungen
US7879663B2 (en) * 2007-03-08 2011-02-01 Freescale Semiconductor, Inc. Trench formation in a semiconductor material
US9620454B2 (en) * 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137675A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and manufacture thereof
JPS58138053A (ja) * 1982-02-12 1983-08-16 Nec Corp 半導体装置およびその製造方法
JPS62213277A (ja) * 1986-03-14 1987-09-19 Nec Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4192059A (en) * 1978-06-06 1980-03-11 Rockwell International Corporation Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
US4587711A (en) * 1978-05-26 1986-05-13 Rockwell International Corporation Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4408385A (en) * 1978-06-15 1983-10-11 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4285117A (en) * 1979-09-06 1981-08-25 Teletype Corporation Method of manufacturing a device in a silicon wafer
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
US4701423A (en) * 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137675A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and manufacture thereof
JPS58138053A (ja) * 1982-02-12 1983-08-16 Nec Corp 半導体装置およびその製造方法
JPS62213277A (ja) * 1986-03-14 1987-09-19 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0495812A1 (en) 1992-07-29
US4988643A (en) 1991-01-29
WO1991006120A1 (en) 1991-05-02

Similar Documents

Publication Publication Date Title
US5204286A (en) Method of making self-aligned contacts and vertical interconnects to integrated circuits
KR940003608B1 (ko) 반도체 기억장치와 그 제조방법
US5223456A (en) High density local interconnect in an integrated circit using metal silicide
JPS60500836A (ja) Ｍｏｓ集積回路デバイスの製作
JPS6173370A (ja) 半導体装置及びその製造方法
JPS6181670A (ja) Ｍｏｓ集積回路およびその製造方法
JP7572131B2 (ja) 完全に整列したビアを有する相互接続構造および製造方法
US4988643A (en) Self-aligning metal interconnect fabrication
JPS592186B2 (ja) 相補型ｍｏｓ装置
US5306667A (en) Process for forming a novel buried interconnect structure for semiconductor devices
JPH06244185A (ja) 配線構造とその製法
US5698468A (en) Silicidation process with etch stop
WO1989011732A1 (en) Tisi2 local interconnects
KR100294775B1 (ko) 반도체장치및그의제조방법
RU2214649C2 (ru) Способ изготовления полупроводникового элемента с частично проходящей в подложке разводкой, а также изготовленный этим способом полупроводниковый элемент
US5254874A (en) High density local interconnect in a semiconductor circuit using metal silicide
US20250349711A1 (en) Resistance and capacitance tuning in beol regions
JPH1050941A (ja) 半導体集積回路の製造方法
WO1989011733A1 (en) Alpha shielded tisi2 local interconnects
GB2381659A (en) Contactless local interconnect process utilizing self-aligned silicide
JPS5921044A (ja) 半導体装置の製造方法
JPS61114569A (ja) Ｃｍｏｓ半導体装置
JPH02151064A (ja) 半導体装置の製造方法
JPS63143841A (ja) 半導体集積回路装置およびその製造方法
JP2940986B2 (ja) 半導体装置の製造方法