JPH0551179B2 - - Google Patents
Info
- Publication number
- JPH0551179B2 JPH0551179B2 JP61011770A JP1177086A JPH0551179B2 JP H0551179 B2 JPH0551179 B2 JP H0551179B2 JP 61011770 A JP61011770 A JP 61011770A JP 1177086 A JP1177086 A JP 1177086A JP H0551179 B2 JPH0551179 B2 JP H0551179B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- electrode
- electrode connection
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特
に、フエースダウンボンデイング法に関する。
に、フエースダウンボンデイング法に関する。
半導体集積回路等の半導体チツプをパツケージ
あるいは配線基板上に組み込むに際し、半導体チ
ツプをフエースダウンすなわち下向きにし電極部
との接続をワイヤでなく、より広い面積を持つた
面で接続するフエースダウンボンデイング法は、
ワイヤボンデイングを伴うフエースアツプボンデ
イング法に比べて、接続後の機械的強度が強く、
ボンデイングすなわち接続の回数も１回で済むこ
とから有益な方法であるとされている。
あるいは配線基板上に組み込むに際し、半導体チ
ツプをフエースダウンすなわち下向きにし電極部
との接続をワイヤでなく、より広い面積を持つた
面で接続するフエースダウンボンデイング法は、
ワイヤボンデイングを伴うフエースアツプボンデ
イング法に比べて、接続後の機械的強度が強く、
ボンデイングすなわち接続の回数も１回で済むこ
とから有益な方法であるとされている。
このフエースダウンボンデイング法では通常、
半導体チツプの電極部にあらかじめバンプを形成
しておき下向きに融着して接続する（フリツプチ
ツプ方式）か又は、基板上の電極部にあらかじめ
バンプを形成しておき、半導体チツプを下向きに
して融着する（ペデスタル方式）かの方式により
半導体チツプと基板（パツケージ）との接続を行
なうようにしている。
半導体チツプの電極部にあらかじめバンプを形成
しておき下向きに融着して接続する（フリツプチ
ツプ方式）か又は、基板上の電極部にあらかじめ
バンプを形成しておき、半導体チツプを下向きに
して融着する（ペデスタル方式）かの方式により
半導体チツプと基板（パツケージ）との接続を行
なうようにしている。
このバンプはクロム（Cr）−銅（Cu）、アルミ
ニウム（Al）−シリコン（Si）、アルミニウム−
銅、アルミニウム−銅−シリコン、鉛（Pb）−錫
（Sn）等の合金、チタン（Ti）、アルミニウム、
クロム、ニツケル等の金属あるいはこれらの積層
体から構成されており、基板上の所望の位置に半
導体チツプを載置した状態で200〜500℃の高温に
加熱し、融着することにより電気的接続を達成す
るものである。
ニウム（Al）−シリコン（Si）、アルミニウム−
銅、アルミニウム−銅−シリコン、鉛（Pb）−錫
（Sn）等の合金、チタン（Ti）、アルミニウム、
クロム、ニツケル等の金属あるいはこれらの積層
体から構成されており、基板上の所望の位置に半
導体チツプを載置した状態で200〜500℃の高温に
加熱し、融着することにより電気的接続を達成す
るものである。
しかるに、これらの方法では、
(1) バンプ形成に要する工程が複雑でコストが高
い。
い。
(2) バンプを溶融状態に加熱する際、クラツクが
発生し易い。
発生し易い。
(3) 半導体チツプ内の素子領域にバンプを構成す
る金属が拡散し、素子の特性が劣化する。
る金属が拡散し、素子の特性が劣化する。
(4) バンプを構成する金属が加熱溶融する際に流
れ、シヨートが発生する等により、製造歩留り
が悪い。
れ、シヨートが発生する等により、製造歩留り
が悪い。
等の不都合があつた。
本発明は前記実情に鑑みてなされたもので、上
記不都合を廃し、製造が容易で、信頼性の高い半
導体装置の実装方法を提供することを目的とす
る。
記不都合を廃し、製造が容易で、信頼性の高い半
導体装置の実装方法を提供することを目的とす
る。
そこで本発明では、基板上の電極接続部と、半
導体チツプ上の電極接続部とが当接するように熱
収縮性および絶縁性を有する熱硬化性接着剤によ
つてこれら電極接続部以外の部分を接着せしめる
ようにしている。
導体チツプ上の電極接続部とが当接するように熱
収縮性および絶縁性を有する熱硬化性接着剤によ
つてこれら電極接続部以外の部分を接着せしめる
ようにしている。
すなわち、電極接続部を除く位置に絶縁性接着
剤を塗布し、加圧しつつ加熱することにより、絶
縁性接着剤を収縮および硬化せしめ、電極接続部
の圧接と電極接続部周辺位置で接着剤の硬化によ
る接着とを達成するようにしたものである。
剤を塗布し、加圧しつつ加熱することにより、絶
縁性接着剤を収縮および硬化せしめ、電極接続部
の圧接と電極接続部周辺位置で接着剤の硬化によ
る接着とを達成するようにしたものである。
すなわち、例えば、第１図ａに示す如く半導体
チツプの電極部１ａに金属のバンプ２を形成する
と共に、基板３上の電極接続部３ａを除く所定位
置に熱収縮性であつてかつ熱硬化性の絶縁性接着
剤４を充填する。
チツプの電極部１ａに金属のバンプ２を形成する
と共に、基板３上の電極接続部３ａを除く所定位
置に熱収縮性であつてかつ熱硬化性の絶縁性接着
剤４を充填する。
そして、第１図ｃに示す如く基板上に半導体チ
ツプを載置し、加圧しつつリフロー炉で加熱し接
着剤を硬化させる。
ツプを載置し、加圧しつつリフロー炉で加熱し接
着剤を硬化させる。
このとき、接着剤は、硬化反応が進むにつれ
て、溶媒や反応生成物の気発により、収縮するた
め、半導体チツプと基板の電極間での密着性が増
し、電気的接続性が向上する。
て、溶媒や反応生成物の気発により、収縮するた
め、半導体チツプと基板の電極間での密着性が増
し、電気的接続性が向上する。
このようにして確実な接続が可能となる。
また、半導体チツプの電極部にバンプを形成す
る代わりに、第１図ｂに示す如く、基板３上の電
極接続部３ａにバンプ２を形成するようにしても
よい。
る代わりに、第１図ｂに示す如く、基板３上の電
極接続部３ａにバンプ２を形成するようにしても
よい。
以下、本発明の実施例について、図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
第２図ａ乃至ｄは、イメージセンサの駆動用
ICの実装工程を示す図である。
ICの実装工程を示す図である。
まず、第２図ａに示す如く、ガラス基板１１上
に、受光素子部との接続用の金属膜からなる配線
パターン（信号引き出し線）１２を形成し、この
うちの電極パツド部１２ａ上に、厚膜法により膜
厚1μｍのアルミニウム（Al）からなるバンプ１
３を形成する。
に、受光素子部との接続用の金属膜からなる配線
パターン（信号引き出し線）１２を形成し、この
うちの電極パツド部１２ａ上に、厚膜法により膜
厚1μｍのアルミニウム（Al）からなるバンプ１
３を形成する。
次いで、第２図ｂに示す如くレジンコータによ
り、熱硬化型のエポキシ接着剤１４を順次、該基
板上の所定の位置に充填する。
り、熱硬化型のエポキシ接着剤１４を順次、該基
板上の所定の位置に充填する。
続いて、第２図ｃに示す如く、143ピンの駆動
用IC１５を順次、該基板上の配線パターン１２
の所定位置に載置し、加圧により仮接着する。
用IC１５を順次、該基板上の配線パターン１２
の所定位置に載置し、加圧により仮接着する。
そして最後に、シリコーン系の封止用樹脂１６
をレジンコータにより塗布し、リフロー炉に入
り、150℃30分で接着剤および封止樹脂を同時に
硬化させ、第２図ｄに示す如く、駆動用ICの接
着および封止を行なう。
をレジンコータにより塗布し、リフロー炉に入
り、150℃30分で接着剤および封止樹脂を同時に
硬化させ、第２図ｄに示す如く、駆動用ICの接
着および封止を行なう。
このようにして、１回の加熱工程で、多数個の
半導体チツプの実装を行なうことができ、極めて
作業性が良好である上、電極間が、加圧状態で接
着されているため、電気的接続性が良好で信頼性
も高い、また、バンプは融着ではなく、押圧状態
で、駆動用ICの電極部に接触していればよいた
め、加熱温度も低く（接着剤の硬化温度）、素子
領域へのバンプ構成金属の拡散等による素子特性
の劣化もない。
半導体チツプの実装を行なうことができ、極めて
作業性が良好である上、電極間が、加圧状態で接
着されているため、電気的接続性が良好で信頼性
も高い、また、バンプは融着ではなく、押圧状態
で、駆動用ICの電極部に接触していればよいた
め、加熱温度も低く（接着剤の硬化温度）、素子
領域へのバンプ構成金属の拡散等による素子特性
の劣化もない。
また、単純な垂直加圧により、容易にかつ信頼
性よく電気的く好な電気的接続および接着性を可
能にし、各導電性パターンの周囲を絶縁性樹脂に
よつて固着するとともに良好に絶縁しており、隣
接電極間のシヨートの発生もない。
性よく電気的く好な電気的接続および接着性を可
能にし、各導電性パターンの周囲を絶縁性樹脂に
よつて固着するとともに良好に絶縁しており、隣
接電極間のシヨートの発生もない。
更に、仮に接続不良が発生した場合、有機溶剤
等で、接着剤を融解除去するのみで、再使用する
ことができるため、歩留りが向上する。
等で、接着剤を融解除去するのみで、再使用する
ことができるため、歩留りが向上する。
加えて、ワイヤボンデイング法等による実装に
加えて占有面積が小さいため、実装密度を上げる
ことができ、装置の小形化をはかることができ
る。
加えて占有面積が小さいため、実装密度を上げる
ことができ、装置の小形化をはかることができ
る。
なお、実施例ではイメージセンサーの駆動用
ICを複数個実装する場合について説明したが、
単一の半導体チツプの実装あるいはハイブリツド
ICの製造をはじめ、いろいろな場合に適用可能
であり、この方法はワイヤボンデイング実装や、
タブ（TAB）、インナーイードボンデイング等の
ギングボンデイングに比べ、タクトタイム、材料
コスト等、トータルコストの点でも十分に優れて
いる。
ICを複数個実装する場合について説明したが、
単一の半導体チツプの実装あるいはハイブリツド
ICの製造をはじめ、いろいろな場合に適用可能
であり、この方法はワイヤボンデイング実装や、
タブ（TAB）、インナーイードボンデイング等の
ギングボンデイングに比べ、タクトタイム、材料
コスト等、トータルコストの点でも十分に優れて
いる。
また、実施例では、バンプは、基板上に形成し
たが、半導体チツプ側に形成してもよく、また、
回路パターン上、半導体チツプあるいは基板上の
電極部が凸状となつている場合には、特にバンプ
を形成することなく、そのまま使用すればよい。
更に、バンプを構成する金属については、実施例
に限定されることなく、金（Su）、銅（Cu）、ク
ロム（Cr）等あらゆる金属を使用することが可
能である。
たが、半導体チツプ側に形成してもよく、また、
回路パターン上、半導体チツプあるいは基板上の
電極部が凸状となつている場合には、特にバンプ
を形成することなく、そのまま使用すればよい。
更に、バンプを構成する金属については、実施例
に限定されることなく、金（Su）、銅（Cu）、ク
ロム（Cr）等あらゆる金属を使用することが可
能である。
更に、接着剤は、エポキシ樹脂に限定されるこ
となく、シリコーン系樹脂、ポリイミド系樹脂
等、熱収縮性であつてかつ熱硬化性の接着剤であ
ればよい。
となく、シリコーン系樹脂、ポリイミド系樹脂
等、熱収縮性であつてかつ熱硬化性の接着剤であ
ればよい。
以上説明してきたように、本発明によれば、絶
縁性の熱硬化性接着剤によつて電極接続部以外の
部分を接着せしめることにより基板上の電極接続
部と半導体チツプ上の電極接続部とが押圧状態で
当接するようにしているため、接着温度が低い上
工程が簡略であつてコストも低くかつ、信頼性の
高い半導体装置を得ることができる。
縁性の熱硬化性接着剤によつて電極接続部以外の
部分を接着せしめることにより基板上の電極接続
部と半導体チツプ上の電極接続部とが押圧状態で
当接するようにしているため、接着温度が低い上
工程が簡略であつてコストも低くかつ、信頼性の
高い半導体装置を得ることができる。
第１図は、本発明の半導体装置の実装方法の概
略的説明図、第２図ａ乃至ｄは、本発明の実施例
のイメージセンサ駆動用ICの実装工程図である。 １……半導体チツプ、１ａ……電極接続部、２
……バンプ、３……基板、３ａ……電極接続部、
４……絶縁性接着剤、１１……ガラス基板、１２
……配線パターン、１２ａ……電極パツド部、１
３……バンプ、１４……エポキシ接着剤、１５…
…駆動用IC、１６……封止用樹脂。
略的説明図、第２図ａ乃至ｄは、本発明の実施例
のイメージセンサ駆動用ICの実装工程図である。 １……半導体チツプ、１ａ……電極接続部、２
……バンプ、３……基板、３ａ……電極接続部、
４……絶縁性接着剤、１１……ガラス基板、１２
……配線パターン、１２ａ……電極パツド部、１
３……バンプ、１４……エポキシ接着剤、１５…
…駆動用IC、１６……封止用樹脂。
Claims (1)
- 【特許請求の範囲】 １ 配線パターンを具えた基板上に半導体集積回
路素子等からなる半導体チツプを実装するに際
し、 該基板上の電極接続部を除く所定の位置に熱収
縮性かつ熱硬化性の絶縁性接着剤を塗布する塗布
工程と、 該基板の電極接続部と該半導体チツプとが互い
に当接して電気的接続が可能となるように、両者
を加圧しつつ加熱し、該基板上に該半導体チツプ
を接着せしめる接着工程とを 具えた半導体装置の製造方法。 ２ 前記基板は電極接続部としての電極パツド上
にバンプを形成してなるものであることを特徴と
する特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61011770A JPS62169433A (ja) | 1986-01-22 | 1986-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61011770A JPS62169433A (ja) | 1986-01-22 | 1986-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169433A JPS62169433A (ja) | 1987-07-25 |
| JPH0551179B2 true JPH0551179B2 (ja) | 1993-07-30 |
Family
ID=11787208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61011770A Granted JPS62169433A (ja) | 1986-01-22 | 1986-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720958U (ja) * | 1993-09-29 | 1995-04-18 | 陽 石川 | 開閉式遮蔽シート |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647047B2 (ja) * | 1995-03-01 | 1997-08-27 | 日本電気株式会社 | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 |
| JP3801674B2 (ja) * | 1995-12-15 | 2006-07-26 | 松下電器産業株式会社 | 電子部品の実装方法 |
| JP3065549B2 (ja) | 1997-01-09 | 2000-07-17 | 富士通株式会社 | 半導体チップ部品の実装方法 |
| US20020014688A1 (en) * | 1999-03-03 | 2002-02-07 | Suresh Ramalingam | Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials |
| JP2000299553A (ja) * | 1999-04-13 | 2000-10-24 | Ricoh Microelectronics Co Ltd | 電子回路基板製造方法 |
| CN112968109A (zh) * | 2020-11-27 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 一种驱动背板及其制作方法 |
| WO2023119469A1 (ja) * | 2021-12-22 | 2023-06-29 | 株式会社Fuji | 電気回路形成方法、および電気回路形成装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167340A (en) * | 1980-05-27 | 1981-12-23 | Toshiba Corp | Junction of semicondctor pellet with substrate |
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0682708B2 (ja) * | 1985-12-05 | 1994-10-19 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
1986
- 1986-01-22 JP JP61011770A patent/JPS62169433A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720958U (ja) * | 1993-09-29 | 1995-04-18 | 陽 石川 | 開閉式遮蔽シート |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169433A (ja) | 1987-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| JP5421863B2 (ja) | 半導体パッケージの製造方法 | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| CN102215639A (zh) | 半导体芯片内置配线基板及其制造方法 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JP2003133508A (ja) | 半導体装置 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| US6998293B2 (en) | Flip-chip bonding method | |
| JPH0551179B2 (ja) | ||
| JPH08213425A (ja) | 半導体装置およびその製造方法 | |
| JPH1187424A (ja) | 半導体装置およびその製造方法 | |
| JP3702062B2 (ja) | 圧力センサ装置 | |
| JP3309832B2 (ja) | 電子部品の接続構造及び接続方法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| CN107564876B (zh) | 一种芯片封装结构 | |
| JP2812316B2 (ja) | 半導体装置の製造方法 | |
| CN104347547A (zh) | 半导体封装件及其的制造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3255090B2 (ja) | チップの実装構造およびバンプの形成方法 | |
| JP2012099693A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |