JPH0551212B2 - - Google Patents
Info
- Publication number
- JPH0551212B2 JPH0551212B2 JP62038801A JP3880187A JPH0551212B2 JP H0551212 B2 JPH0551212 B2 JP H0551212B2 JP 62038801 A JP62038801 A JP 62038801A JP 3880187 A JP3880187 A JP 3880187A JP H0551212 B2 JPH0551212 B2 JP H0551212B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pll
- transmitting
- receiving
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/12—Improving ICE efficiencies
Landscapes
- Transceivers (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は単信方式（プレストーク方式）の無線
機において、送信用と受信用の２つの電圧制御発
振回路を具備したPLLシンセサイザ回路に関す
るものである。
機において、送信用と受信用の２つの電圧制御発
振回路を具備したPLLシンセサイザ回路に関す
るものである。
「従来の技術」
従来、この種の回路は第２図に示すように、送
信局部発振用電圧制御発振回路（以下送信用
VCOという）１と、受信局部発振用電圧制御発
振回路（以下受信用VCOという）２とは、それ
ぞれバツフアアンプ３，４を介してアイソレータ
５，６に結合され、さらに、このアイソレータ
５，６の出力側をカプラ７，８によつて分岐し
て、送信側は送信PLLシンセサイザ出力端子９
とプリスケーラ１０に結合され、受信側は受信
PLLシンセサイザ出力端子１１と前記プリスケ
ーラ１０に結合され、また、このプリスケーラ１
０には位相比較器と可変分周器を含んだPLL用
IC１２が結合され、このPLL用IC１２の入力側
には、分周回路１３を介して基準発振回路１４が
結合され、出力側には切換回路１５を介して送信
用ループフイルタ１６と受信用ループフイルタ１
７が結合され、送信用ループフイルタ１６は前記
送信用VCO１に結合され、受信用ループフイル
タ１７は前記受信用VCO２に結合されて構成さ
れていた。
信局部発振用電圧制御発振回路（以下送信用
VCOという）１と、受信局部発振用電圧制御発
振回路（以下受信用VCOという）２とは、それ
ぞれバツフアアンプ３，４を介してアイソレータ
５，６に結合され、さらに、このアイソレータ
５，６の出力側をカプラ７，８によつて分岐し
て、送信側は送信PLLシンセサイザ出力端子９
とプリスケーラ１０に結合され、受信側は受信
PLLシンセサイザ出力端子１１と前記プリスケ
ーラ１０に結合され、また、このプリスケーラ１
０には位相比較器と可変分周器を含んだPLL用
IC１２が結合され、このPLL用IC１２の入力側
には、分周回路１３を介して基準発振回路１４が
結合され、出力側には切換回路１５を介して送信
用ループフイルタ１６と受信用ループフイルタ１
７が結合され、送信用ループフイルタ１６は前記
送信用VCO１に結合され、受信用ループフイル
タ１７は前記受信用VCO２に結合されて構成さ
れていた。
「発明が解決しようとする問題点」
第２図に示すような従来の回路では、送信用
VCOと受信用VCOとの後に、反射波の防止のた
めに、それぞれアイソレータやカプラなどの特殊
な部品を必要として高価になるという問題があつ
た。
VCOと受信用VCOとの後に、反射波の防止のた
めに、それぞれアイソレータやカプラなどの特殊
な部品を必要として高価になるという問題があつ
た。
「問題点を解決するための手段」
本発明は上述のような問題点を解決するために
なされたもので、プレストーク方式の無線機であ
つて、１つのPLL用ICを、切換回路を介して送
信用VCOと受信用VCOの２つのVCOに切換可能
に結合して送信と受信の周波数を制御するように
したPLLシンセサイザ回路において、前記送信
用VCOの出力を、バツフアアンプを介してハイ
ブリツド回路の一方の入力端子に結合し、前記受
信用VCOの出力を、バツフアアンプを介して前
記ハイブリツド回路の他方の入力端子に結合し、
前記ハイブリツド回路の一方の出力端子を前記切
換回路と連動する切換回路を介してPLLシンセ
サイザ出力端子に結合し、前記ハイブリツド回路
の他方の出力端子をプリスケーラを介して前記
PLL用ICに結合してなるものである。
なされたもので、プレストーク方式の無線機であ
つて、１つのPLL用ICを、切換回路を介して送
信用VCOと受信用VCOの２つのVCOに切換可能
に結合して送信と受信の周波数を制御するように
したPLLシンセサイザ回路において、前記送信
用VCOの出力を、バツフアアンプを介してハイ
ブリツド回路の一方の入力端子に結合し、前記受
信用VCOの出力を、バツフアアンプを介して前
記ハイブリツド回路の他方の入力端子に結合し、
前記ハイブリツド回路の一方の出力端子を前記切
換回路と連動する切換回路を介してPLLシンセ
サイザ出力端子に結合し、前記ハイブリツド回路
の他方の出力端子をプリスケーラを介して前記
PLL用ICに結合してなるものである。
「作用」
ハイブリツド回路のすべてのポート（入出力端
子）がこれに接続されている回路と整合がとれて
いるものとすると、ハイブリツド回路の性質によ
りバツフアアンプの出力は所定値だけ減衰されて
２つのポートに分岐される。分岐された後段の回
路の入力端子で反射した信号は送信時は受信用バ
ツフアアンプで、また受信時は送信用バツフアア
ンプで吸収され、他方のバツフアアンプへの反射
はなく、電圧制御発振回路への悪影響を及ぼさな
い。
子）がこれに接続されている回路と整合がとれて
いるものとすると、ハイブリツド回路の性質によ
りバツフアアンプの出力は所定値だけ減衰されて
２つのポートに分岐される。分岐された後段の回
路の入力端子で反射した信号は送信時は受信用バ
ツフアアンプで、また受信時は送信用バツフアア
ンプで吸収され、他方のバツフアアンプへの反射
はなく、電圧制御発振回路への悪影響を及ぼさな
い。
「実施例」
以下、本発明の一実施例を図面に基づき説明す
る。
る。
本発明では、第１図に示すように、第２図の従
来回路における２個のアイソレータ５，６と２個
のカプラ７，８を省き、ブランチライン形の3dB
減衰のハイブリツド回路１８を用いたものであ
る。すなわち、送信用VCO１には送信用バツフ
アアンプ３を介して前記ハイブリツド回路１８の
一方の入力端子１９に結合され、同様に、受信用
VCO２には受信用バツフアアンプ４を介してハ
イブリツド回路１８の他方の入力端子２０に結合
され、このハイブリツド回路１８の一方の出力端
子２１は切換回路２３の共通端子２４に結合さ
れ、他方の出力端子２２はプリスケーラ１０に結
合される。前記切換回路２３は切換回路１５と連
動して切換えられる。その他の構成は第２図の従
来回路と変りはない。
来回路における２個のアイソレータ５，６と２個
のカプラ７，８を省き、ブランチライン形の3dB
減衰のハイブリツド回路１８を用いたものであ
る。すなわち、送信用VCO１には送信用バツフ
アアンプ３を介して前記ハイブリツド回路１８の
一方の入力端子１９に結合され、同様に、受信用
VCO２には受信用バツフアアンプ４を介してハ
イブリツド回路１８の他方の入力端子２０に結合
され、このハイブリツド回路１８の一方の出力端
子２１は切換回路２３の共通端子２４に結合さ
れ、他方の出力端子２２はプリスケーラ１０に結
合される。前記切換回路２３は切換回路１５と連
動して切換えられる。その他の構成は第２図の従
来回路と変りはない。
以上のような構成において、送信時には切換回
路２３，１５を送信側へ切換える。
路２３，１５を送信側へ切換える。
ここで、ハイブリツド回路１８のすべての入出
力端子１９，２０，２１，２２が、これらに接続
されている回路３，４，２３，１０と整合がとれ
ていると、3dB減衰のハイブリツド回路１８の性
質上、送信用バツフアアンプ３の出力は3dBの減
衰をもつて２つの出力端子２１，２２に分岐され
る。分岐された後の回路２３，１０の入力端子で
反射した信号は受信用バツフアアンプ４の出力整
合回路で吸収させるので、送信用バツフアアンプ
３への反射はなく、送信用と受信用の２つの
VCO１，２への悪影響を及ぼさない。
力端子１９，２０，２１，２２が、これらに接続
されている回路３，４，２３，１０と整合がとれ
ていると、3dB減衰のハイブリツド回路１８の性
質上、送信用バツフアアンプ３の出力は3dBの減
衰をもつて２つの出力端子２１，２２に分岐され
る。分岐された後の回路２３，１０の入力端子で
反射した信号は受信用バツフアアンプ４の出力整
合回路で吸収させるので、送信用バツフアアンプ
３への反射はなく、送信用と受信用の２つの
VCO１，２への悪影響を及ぼさない。
受信時には切換回路２３，１５を受信側へ切換
えることにより送信時と略同様の動作をなす。
えることにより送信時と略同様の動作をなす。
なお、送信時には送信用VCO１が動作して、
受信用VCO２は発振を停止し、また、受信時に
は受信用VCO２が動作して、送信用VCO１は発
振を停止する。また、２つのバツフアアンプ３，
４は常時動作している。
受信用VCO２は発振を停止し、また、受信時に
は受信用VCO２が動作して、送信用VCO１は発
振を停止する。また、２つのバツフアアンプ３，
４は常時動作している。
「発明の効果」
本発明は上述のように構成したので、ハイブリ
ツド回路によつてアイソレータとカプラの働きを
代用でき、極めて安価に提供できるものである。
ツド回路によつてアイソレータとカプラの働きを
代用でき、極めて安価に提供できるものである。
第１図は本発明によるPLLシンセサイザ回路
の一実施例を示す電気回路図、第２図は従来の回
路図である。 １……送信局部発振用電圧制御発振回路（送信
用VCO）、２……受信局部発振用電圧制御発振回
路（受信用VCO）、３……送信用バツフアアン
プ、４……受信用バツフアアンプ、９……送信用
出力端子、１０……プリスケーラ、１１……受信
用出力端子、１２……PLL用IC、１３……分周
回路、１４……基準発振回路、１５……切換回
路、１６……送信用ループフイルタ、１７……受
信用ループフイルタ、１８……ハイブリツド回
路、１９，２０……入力端子、２１，２２……出
力端子、２３……切換回路、２４……共通端子。
の一実施例を示す電気回路図、第２図は従来の回
路図である。 １……送信局部発振用電圧制御発振回路（送信
用VCO）、２……受信局部発振用電圧制御発振回
路（受信用VCO）、３……送信用バツフアアン
プ、４……受信用バツフアアンプ、９……送信用
出力端子、１０……プリスケーラ、１１……受信
用出力端子、１２……PLL用IC、１３……分周
回路、１４……基準発振回路、１５……切換回
路、１６……送信用ループフイルタ、１７……受
信用ループフイルタ、１８……ハイブリツド回
路、１９，２０……入力端子、２１，２２……出
力端子、２３……切換回路、２４……共通端子。
Claims (1)
- 【特許請求の範囲】 １ プレストーク方式の無線機であつて、１つの
PLL用IC１２を切換回路１５を介して送信局部
発振用と受信局部発振用の２つの電圧制御発振回
路１，２に切換可能に結合して送信と受信の周波
数を制御するようにしたPLLシンセサイザ回路
において、 前記送信局部発振用電圧制御発振回路１の出力
を、バツフアアンプ３を介してハイブリツド回路
１８の一方の入力端子１９に結合し、 前記受信局部発振用電圧制御発振回路２の出力
を、バツフアアンプ４を介して前記ハイブリツド
回路１８の他方の入力端子２０に結合し、 前記ハイブリツド回路１８の一方の出力端子２
１を前記切換回路１５と連動する切換回路２３を
介してPLLシンセサイザ出力端子９，１１に結
合し、 前記ハイブリツド回路１８の他方の出力端子２
２をプリスケーラ１０を介して前記PLL用IC１
２に結合してなることを特徴とするPLLシンセ
サイザ回路。 ２ ハイブリツド回路は3db減衰のブランチライ
ン形からなる特許請求の範囲第１項記載のPLL
シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038801A JPS63206028A (ja) | 1987-02-20 | 1987-02-20 | Ｐｌｌシンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038801A JPS63206028A (ja) | 1987-02-20 | 1987-02-20 | Ｐｌｌシンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63206028A JPS63206028A (ja) | 1988-08-25 |
| JPH0551212B2 true JPH0551212B2 (ja) | 1993-08-02 |
Family
ID=12535396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62038801A Granted JPS63206028A (ja) | 1987-02-20 | 1987-02-20 | Ｐｌｌシンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206028A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5234006B2 (ja) * | 2007-11-21 | 2013-07-10 | 富士通株式会社 | 電力増幅器 |
| JP5514501B2 (ja) * | 2009-10-08 | 2014-06-04 | 日本無線株式会社 | インピーダンス整合回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186621A (ja) * | 1986-02-12 | 1987-08-15 | Hitachi Ltd | 衛星通信用局部発振装置 |
-
1987
- 1987-02-20 JP JP62038801A patent/JPS63206028A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63206028A (ja) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352658B1 (ko) | 트랜시버집적회로패키지 | |
| US5852784A (en) | Multiband mobile unit communication apparatus | |
| US5465409A (en) | Radio architecture with dual frequency source selection | |
| US4692714A (en) | Single resonator push-push oscillator | |
| US20010035794A1 (en) | Oscillator and communication apparatus | |
| JPS61214625A (ja) | アンテナ結合回路 | |
| JP3309904B2 (ja) | 無線用送受信機 | |
| JPH0551212B2 (ja) | ||
| GB1048328A (en) | Radio communication system | |
| JPH10303830A (ja) | 無線装置の内部折り返し試験回路 | |
| US3754188A (en) | Redundant fm transmitting system | |
| WO1992000634A1 (en) | Full duplex/half duplex power radio | |
| US7088963B2 (en) | Architecture for cordless telephones | |
| JP2590850B2 (ja) | 発振器 | |
| GB1514433A (en) | Balanced dual output mixer circuit | |
| JP3838030B2 (ja) | 高周波信号受信装置 | |
| JPS5832348B2 (ja) | マイクロハソウチ | |
| JP2999484B2 (ja) | 無線機 | |
| JPS5825984B2 (ja) | マイクロハソウチ | |
| JPS6020640A (ja) | 選局回路 | |
| US3810037A (en) | Traveling-wave type power addition circuit | |
| JPH02112323A (ja) | 無線通信装置 | |
| JPS5970324A (ja) | 送受信装置 | |
| AU695262B2 (en) | Phase detector | |
| JPH04306010A (ja) | 周波数変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |