JPH0551892B2 - - Google Patents
Info
- Publication number
- JPH0551892B2 JPH0551892B2 JP62260939A JP26093987A JPH0551892B2 JP H0551892 B2 JPH0551892 B2 JP H0551892B2 JP 62260939 A JP62260939 A JP 62260939A JP 26093987 A JP26093987 A JP 26093987A JP H0551892 B2 JPH0551892 B2 JP H0551892B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cross
- photoresist
- photomask
- light shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造におけるフオトレジス
トパターンの形成に用いられるフオトマスクに関
する。
トパターンの形成に用いられるフオトマスクに関
する。
従来、半導体装置の製造に用いられるフオトマ
スクは、第４図に示すように、平らなガラス基板
１Ａとその表面に形成された金属膜や金属酸化膜
等からなる遮光膜２とから構成されていた。
スクは、第４図に示すように、平らなガラス基板
１Ａとその表面に形成された金属膜や金属酸化膜
等からなる遮光膜２とから構成されていた。
上述した従来のフオトマスクは、ガラス基板１
Ａが平らであるため、このフオトマスクを用い半
導体基板上のフオトレジスト膜を露光し現像した
場合、形成されるフオトレジスタのパターンの断
面形状は全て同一となる。従つて、このようにし
て形成されたフオトレジストのパターンをマスク
とし導体膜や絶縁膜をエツチングした場合、その
断面（エツチング面形状は全て同一となつてい
た。
Ａが平らであるため、このフオトマスクを用い半
導体基板上のフオトレジスト膜を露光し現像した
場合、形成されるフオトレジスタのパターンの断
面形状は全て同一となる。従つて、このようにし
て形成されたフオトレジストのパターンをマスク
とし導体膜や絶縁膜をエツチングした場合、その
断面（エツチング面形状は全て同一となつてい
た。
しかしながら、たとえば、金属配線をゲート電
極として用いる場合、金属配線の断面形状はでき
るだけ急峻な段である事がMOSトランジスタの
特性の安定化にとつては望ましい。一方、単に金
属配線として用いる場合は、その断面形状が急峻
な段となると、その上部に形成される金属配線が
その段部で断線しやすくなる為、下層の金属配線
の断面形状は、できるだけ、ゆるいテーパーを持
つ構造である事が望ましい。
極として用いる場合、金属配線の断面形状はでき
るだけ急峻な段である事がMOSトランジスタの
特性の安定化にとつては望ましい。一方、単に金
属配線として用いる場合は、その断面形状が急峻
な段となると、その上部に形成される金属配線が
その段部で断線しやすくなる為、下層の金属配線
の断面形状は、できるだけ、ゆるいテーパーを持
つ構造である事が望ましい。
この二つの金属配線構造を形成する為には、従
来のフオトマスクを用いた方法では、工程が長く
なるという問題点があつた。
来のフオトマスクを用いた方法では、工程が長く
なるという問題点があつた。
本発明のフオトマスクは、透明基板の一面に段
差のある領域の溝部を設け、前記透明基板の一面
の前記溝部を除く表面に電極形成用の遮光膜を形
成し、前記透明基板の溝部の表面に配線形成用の
遮光膜を形成したものである。
差のある領域の溝部を設け、前記透明基板の一面
の前記溝部を除く表面に電極形成用の遮光膜を形
成し、前記透明基板の溝部の表面に配線形成用の
遮光膜を形成したものである。
実施例
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の一実施例の断面図である。
第１図において、フオトマスク１０はガラス基
板１とその表面に形成されたクロム等からなる遮
光膜２Ａ，２Ｂとから構成されているが、特にこ
のガラス基板１には段差３が設けられている。こ
の段差は、例えばフオトレジストをマスクとしガ
ラス基板１をエツチングすることより容易に形成
できる。
板１とその表面に形成されたクロム等からなる遮
光膜２Ａ，２Ｂとから構成されているが、特にこ
のガラス基板１には段差３が設けられている。こ
の段差は、例えばフオトレジストをマスクとしガ
ラス基板１をエツチングすることより容易に形成
できる。
このように構成された本実施例を用い、半導体
基板上にフオトレジストをパターンを形成するた
めに露光装置によつて焼き付け転写を行なう場
合、焦点深度の差によつて、焦点の合つた部分
と、焦点のずれた部分とが生じ、その結果、半導
体基板上に形成されるフオトレジストパターンの
断面形状、及び膜厚に差が生ずる。従つてこのフ
オトレジスト材料をエツチングする場合、その断
面形状に差が生じ、目的に応じた断面形状を一度
の焼き付け転写によつて形成する事ができる。
基板上にフオトレジストをパターンを形成するた
めに露光装置によつて焼き付け転写を行なう場
合、焦点深度の差によつて、焦点の合つた部分
と、焦点のずれた部分とが生じ、その結果、半導
体基板上に形成されるフオトレジストパターンの
断面形状、及び膜厚に差が生ずる。従つてこのフ
オトレジスト材料をエツチングする場合、その断
面形状に差が生じ、目的に応じた断面形状を一度
の焼き付け転写によつて形成する事ができる。
以下、本実施例を用い、多結晶シリコン膜をエ
ツチングする場合について第２図を用いて説明す
る。
ツチングする場合について第２図を用いて説明す
る。
まず第２図ａに示すように、表面にSiO2等か
らなる絶縁膜１２、多結晶シリコン膜１１及びポ
ジ型のフオトレジスト膜１４が形成された半導体
基板１３上に、遮光膜２Ａ，２Ｂからなるパター
ンが形成された本実施例のフオトマスク１０を配
置し、その上から紫外線１５を照射し、フオトレ
ジスト膜１４を露光する。この時遮光膜２Ｂの方
が遮光膜２Ａのより焦点が合つているとする。
らなる絶縁膜１２、多結晶シリコン膜１１及びポ
ジ型のフオトレジスト膜１４が形成された半導体
基板１３上に、遮光膜２Ａ，２Ｂからなるパター
ンが形成された本実施例のフオトマスク１０を配
置し、その上から紫外線１５を照射し、フオトレ
ジスト膜１４を露光する。この時遮光膜２Ｂの方
が遮光膜２Ａのより焦点が合つているとする。
次に第２図ｂに示すように、現像処理を行うと
遮光膜２Ｂ下のフオトレジスト膜１４Ａには遮光
膜２Ｂのパターンが正確に転写され、その断面は
急峻な形状を示す。一方遮光膜２Ａ下のフオトレ
ジスト膜１４Ｂにはその断面形状にゆるやかなテ
ーパーが形成される。
遮光膜２Ｂ下のフオトレジスト膜１４Ａには遮光
膜２Ｂのパターンが正確に転写され、その断面は
急峻な形状を示す。一方遮光膜２Ａ下のフオトレ
ジスト膜１４Ｂにはその断面形状にゆるやかなテ
ーパーが形成される。
次に第２図ｃに示すように、フオトレジスト膜
１４Ａ，１４Ｂをマスクとして異方性エツチング
法により多結晶シリコン膜１１をエツチングす
る。このエツチングによりフオトレジスト膜１４
Ａ下の多結晶シリコン膜１１Ａの断面形状は急峻
になるが、フオトレジスト膜１４Ｂ下の多結晶シ
リコン膜１１Ｂにはテーパーが形成されることに
なる。
１４Ａ，１４Ｂをマスクとして異方性エツチング
法により多結晶シリコン膜１１をエツチングす
る。このエツチングによりフオトレジスト膜１４
Ａ下の多結晶シリコン膜１１Ａの断面形状は急峻
になるが、フオトレジスト膜１４Ｂ下の多結晶シ
リコン膜１１Ｂにはテーパーが形成されることに
なる。
第３図ａ，ｂは上記実施例のフオトマスクを用
いて多結晶シリコン膜をエツチングし、
MOSFETのゲート電極２０と配線２１を形成し
た場合の断面図である。
いて多結晶シリコン膜をエツチングし、
MOSFETのゲート電極２０と配線２１を形成し
た場合の断面図である。
MOSFETのゲート電極はチヤネル長の安定性
を得る為には、できるだけその断面形状は、テー
パーがつていない事が望ましい。一方、その他の
配線部分に用いる場合は上層部の他の金属配線の
断線を防止し、かつ、表面保護膜及び層間絶縁膜
のステツプカバレージの状態を良くする為には、
その断面形状はテーパーができるだけついている
方が望ましい。
を得る為には、できるだけその断面形状は、テー
パーがつていない事が望ましい。一方、その他の
配線部分に用いる場合は上層部の他の金属配線の
断線を防止し、かつ、表面保護膜及び層間絶縁膜
のステツプカバレージの状態を良くする為には、
その断面形状はテーパーができるだけついている
方が望ましい。
本実施例を用いることにより第３図ａ，ｂに示
したように、急峻な断面形状を有するゲート電極
２０とテーパーを有する配線２１を容易に形成で
きる。
したように、急峻な断面形状を有するゲート電極
２０とテーパーを有する配線２１を容易に形成で
きる。
以上説明したように本発明は、フオトマスクを
構成する透明基板に段差を設けることによりパタ
ーニングされたフオトレジスト膜からなるマスク
の断面形状を異なつたものとすることができるた
め、このマスクを用いて断面形状の異つた電極、
配線等を半導体基板上に容易に形成できる効果が
ある。
構成する透明基板に段差を設けることによりパタ
ーニングされたフオトレジスト膜からなるマスク
の断面形状を異なつたものとすることができるた
め、このマスクを用いて断面形状の異つた電極、
配線等を半導体基板上に容易に形成できる効果が
ある。
第１図は本発明の一実施例の断面図、第２図ａ
〜ｃは本発明の一実施例を多結晶シリコンのパタ
ーニングに適用した場合を説明するための半導体
チツプの断面図、第３図ａ，ｂは本発明の一実施
例をMOSFETの製造に適用した場合を説明する
ための断面図、第４図は従来のフオトマスクの断
面図である。 １，１Ａ…ガラス基板、２，２Ａ，２Ｂ…遮光
膜、３…段差、１０…フオトマスク、１１，１１
Ａ，１１Ｂ…多結晶シリコン膜、１２…絶縁膜、
１３…半導体基板、１４，１４Ａ，１４Ｂ…フオ
トレジスト膜、１５…紫外線、２０…ゲート電
極、２１…配線。
〜ｃは本発明の一実施例を多結晶シリコンのパタ
ーニングに適用した場合を説明するための半導体
チツプの断面図、第３図ａ，ｂは本発明の一実施
例をMOSFETの製造に適用した場合を説明する
ための断面図、第４図は従来のフオトマスクの断
面図である。 １，１Ａ…ガラス基板、２，２Ａ，２Ｂ…遮光
膜、３…段差、１０…フオトマスク、１１，１１
Ａ，１１Ｂ…多結晶シリコン膜、１２…絶縁膜、
１３…半導体基板、１４，１４Ａ，１４Ｂ…フオ
トレジスト膜、１５…紫外線、２０…ゲート電
極、２１…配線。
Claims (1)
- １ 透明基板の一面に段差のある領域の溝部を設
け、前記透明基板の一面の前記溝部を除く表面に
電極形成用の遮光膜を形成し、前記透明基板の溝
部の表面に配線形成用の遮光膜を形成したことを
特徴とするフオトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62260939A JPH01102464A (ja) | 1987-10-15 | 1987-10-15 | フォトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62260939A JPH01102464A (ja) | 1987-10-15 | 1987-10-15 | フォトマスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01102464A JPH01102464A (ja) | 1989-04-20 |
| JPH0551892B2 true JPH0551892B2 (ja) | 1993-08-03 |
Family
ID=17354875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62260939A Granted JPH01102464A (ja) | 1987-10-15 | 1987-10-15 | フォトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01102464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0592295U (ja) * | 1992-05-15 | 1993-12-17 | 淑朗 矢田貝 | 荷役用フォークレット及びフォークリフトの爪 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347541B1 (ko) * | 1999-12-23 | 2002-08-07 | 주식회사 하이닉스반도체 | 반도체 소자 제조용 레티클 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5379387A (en) * | 1976-12-23 | 1978-07-13 | Nec Corp | Optical mask |
-
1987
- 1987-10-15 JP JP62260939A patent/JPH01102464A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0592295U (ja) * | 1992-05-15 | 1993-12-17 | 淑朗 矢田貝 | 荷役用フォークレット及びフォークリフトの爪 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01102464A (ja) | 1989-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507771B2 (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR0170899B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| JPH0551892B2 (ja) | ||
| JPH07105375B2 (ja) | 細い導体デバイスの製造方法 | |
| JPS6214095B2 (ja) | ||
| KR100466026B1 (ko) | 고집적 반도체 소자의 도전체 패턴 제조 방법 | |
| KR20030092569A (ko) | 반도체 소자의 제조 방법 | |
| KR0159012B1 (ko) | 2층 감광막 패턴 형성방법 | |
| KR0134109B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| JP3010706B2 (ja) | 半導体装置の製造方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR0172300B1 (ko) | 미세 선폭을 갖는 전도막 형성방법 | |
| JP3330673B2 (ja) | 半導体装置及びその製造方法 | |
| KR100252892B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0653107A (ja) | 半導体装置の製造方法 | |
| JPH04235554A (ja) | 露光マスク及びその製造方法 | |
| JPH0410217B2 (ja) | ||
| JPH04356940A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |