JPH07105375B2 - 細い導体デバイスの製造方法 - Google Patents

細い導体デバイスの製造方法

Info

Publication number
JPH07105375B2
JPH07105375B2 JP61303607A JP30360786A JPH07105375B2 JP H07105375 B2 JPH07105375 B2 JP H07105375B2 JP 61303607 A JP61303607 A JP 61303607A JP 30360786 A JP30360786 A JP 30360786A JP H07105375 B2 JPH07105375 B2 JP H07105375B2
Authority
JP
Japan
Prior art keywords
film
patterned
layer
photosensitive material
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61303607A
Other languages
English (en)
Other versions
JPS62158328A (ja
Inventor
ジョージ ドナルド レイモンド
Original Assignee
ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン filed Critical ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン
Publication of JPS62158328A publication Critical patent/JPS62158328A/ja
Publication of JPH07105375B2 publication Critical patent/JPH07105375B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、基部の上面に沿って第１膜を形成する工程、
第１膜の一部をパターン状第２膜で被覆する工程、第１
膜の非被覆部と第１膜の被覆部の隣接部分とを除去し
て、パターン状第２膜の一部が第１膜の残部から張り出
すようにする工程、少くとも第１膜の材料物質が除去さ
れた基部の表面部上に充填層を形成する工程、パターン
状第２膜の張出部下方の部分を除き、実質上全ての充填
層を除去する工程、及び第１及び第２膜の残っている材
料物質を実質上全て除去する工程を含んで成る半導体デ
バイスの製造方法に関する。
細いラインを形成する残部が、VLSL構造で必要な非常に
微細な造作を形成するためのエッチングマスクとして使
用可能である。
（従来の技術と問題点） 上記のような方法は米国特許第No.4,354,896から周知
で、同特許における充填層は、ポリシリコンや硝化シリ
コン等化学的な蒸着で被着可能物質である。
充填層を成す材料物質の細いラインは周知の方法を用い
て作成できるが、実際上は、ポリシリコンや硝化シリコ
ンの使用は隣接する層の材料物質との適合性という問題
を含んでいる。前記第１及び第２膜の残っている材料物
質をエッチング除去するとき、隣接層は容易に腐食され
てしまう。さらに、ポリシリコンまたは硝化シリコンの
蒸着は、真空状態下で注意深く行なわれねばならない。
またその後、高価な設備を用い真空下で等方性のエッチ
ングも行なわれなければならない。ポリシリコンまたは
硝化シリコンのドライイオン式エッチングは、下側に位
置する層の格子損傷を引き起す。この損傷をアニール除
去するため、加熱処理が必要になることもある。
（問題点を解決するための手段） 本発明は、上記の複雑さを回避できる方法を提供するこ
とを目的とする。この目的を達成するため、本発明の方
法は、第１膜が除去された基部の表面部分上とパターン
状第２膜の表面部分上とに感光性物質層を被覆すること
によって充填層が形成されることを特徴とする。感光性
物質はほゞ全ての半導体材料と適合可能である。また、
感光性物質の被着と現像は、標準的な圧力及び温度で行
なえる簡単な作業である。以下発明を、図面を参照しな
がらより詳しく説明する。
尚各図面と好ましい実施例の説明中では、同一または極
めて類似の要素を表すのに同じ参照符号を用いる。
（実施例） 第1a図から第1g図は、全体を参照番号10で示した基部上
に感光性物質の細いラインを作成する各ステップを例示
している。基部10は多くの形を取り得る。例えば、基部
はシリコン等の半導体材料から成る。基部10中には、Ｐ
形、Ｎ形、電気絶縁性、及び導電性の各種領域（図示せ
ず）が存在し得る。絶縁性及び／又は導電性物質の１つ
またはそれより多い層が、基部10の上面に沿って位置す
ることもある。第1a図から第1g図に示した方法の以下の
説明では、各種材料物質及び処理パラメータに関する選
択が同じ実施例について成されたものとする。
第１ステップでは、第1a図に示すごとく、基部10の頂面
全体に沿って第１膜12を形成する。次に、第１膜12の上
面全体に沿って第２膜14が作成される。両膜12、14を構
成する材料物質は：（１）第２膜14が第１膜12に対して
選択的にエッチング可能であり、；且つ（２）第１膜12
が第２膜14及び基部10上面の材料物質に対して選択的に
エッチング可能であるように選ばれる。単結晶性または
多結晶性シリコンが基部10の頂部に沿って位置する場
合、各膜12、14は例えばそれぞれ二酸化シリコンとアル
ミニウムである。
第１膜12は蒸着ステップ、あるいは基部10の上面におけ
る組成に応じ基部10の頂面に沿った化学的反応によって
形成できる。第２膜14も同様に、蒸着または化学反応に
よって形成できる。本例において、第１膜12の二酸化シ
リコンは基部10上面の一部を熱的酸化することによって
作成される一方、アルミニウムが蒸着されて第２膜14を
形成する。
両膜12、14の厚さは、感光性物質の所望線巾、膜の組
成、使用するエッチング液とフォトレジストの種類、フ
ォトリトグラフィック装置、及びマスキングの設計原則
等の各種因子に依存する。各膜12、14の厚さは、例えば
1,000オングストロームである。
次に、パターン化された標準的なフォトレジスト層16
が、蒸着、UV（可視紫外）露光及び現像を行なう通常の
フォトリトグラフィック法に基づき第２膜14上に形成さ
れる。層16のパターンは、第２膜14まで下方に延びた開
孔18で表わしてある。
フォトレジスト層16をマスクとして用い、第２膜14の非
被覆部が適切なエッチング液で除去され、開孔18を第１
膜12まで下方に延長する。エッチング液は第２膜14を、
第１膜12またはフォトレジスト層16より多く腐食する。
第1b図に示すように、第２膜の残部としてパターン状膜
20が形成される。このエッチング工程は例えば90秒間、
48部のリン酸、４部の酢酸、１部の硝酸及び６部の水か
ら成る化学的エッチング液で行なわれる。エッチングは
等方性なので、わずかなアンダーエッチングが生じる
が、こゝにおいてその量は重要でない。
フォトレジスト層16をそのまま残した状態でパターン状
膜20をマスクとして用い、適切な等方性エッチング液に
よって施し、第１膜12の非被覆部と第１膜12の被覆部の
隣接部分とを除去する。第1c図を参照のこと。このエッ
チング液は第１膜12を、パターン状膜20または基部10の
頂部材料物質より多く腐食する。第１膜12の残部は参照
番号22で示してある。アンダーエッチングのため、パタ
ーン状膜20の一部24が残りの膜部22から張り出してい
る。アンダーエッチングは例えば210秒間、１部のフッ
化水素酸と20部のフッ化アンモニウム40％水溶液から成
る化学的エッチング液によって行なう。張出部24の巾は
約0.25ミクロンである。
次に、フォトレジスト層16を通常の溶媒で除去し、第1d
図に示した構造を作成する。あるいは、アンダーエッチ
ングを施して張出膜部24の下方に開放スペースを形成す
る前に、フォトレジスト層16を除去してもよい。いずれ
の場合にも、第1d図の構造が達成される。
次に、通常のポジ型フォトレジスト等の感光性物質の充
填層26が、第1e図に示すごとく上記構造の頂部に作成さ
れる。このステップは、感光性物質の充填層26の一部28
が張出膜部24下方のスペースを占めるように実施され
る。層26の平均厚は通常、膜22の厚さより大きい。感光
層26は例えば、標準的なフォトリトグラフィック法に基
づき1.25ミクロンの厚さに形成される。
次に、こうして得られた構造がUV光に一様露光され、そ
の後の現像ステップで溶解可能となるように、露光され
た感光性物質の充填層26の組成を変化させる。こゝで露
光は、UV光が構造に対し基部10の上面とほゞ垂直な方向
で入射するように実施される。従って、張出膜部24がフ
ォトレジスト部28をUV光から遮蔽し、その部分の化学組
成が著しく変化するのを防ぐ。UV露光は、透明なマスク
を用いた通常の１対１投影位置合わせ装置内で行なうの
が好ましい。
次に、こうして得た構造を標準的な現像液内に置き、露
光された感光性物質の充填層26を全て除去する。フォト
レジスト部28は露光されないので、現像液によって除去
されない。この結果第1f図に示すような構造が得られ、
フォトレジスト部28が張出膜部24とほゞ等しい巾を有す
るフォトレジストラインとなる。
その後残っている膜部20、22が除去され、基部10の上面
上にフォトレジストライン28が位置する第1g図に示した
ような構造を得る。膜部20、22の除去は例えば、原膜1
4、12をそれぞれエッチングするのに用いた同じエッチ
ング液で行なわれる。
上記プロセスの留意すべき特徴は、フォトレジストライ
ン28が必然的に“閉じた”ラインである点に存在する。
すなわち、フォトレジストライン28は環状である。“開
いた”ラインが必要な状況では、ライン28のうち“不所
望な”部分がデバイスの重要でない領域に置かれる。次
いで、ライン28の不所望な部分を除くか、あるいは（も
っと一般的には）不所望な部分を用いて作成された余分
の１つ以上のパターンを除去するため、わずかな作業量
であるが追加の処理がなされねばならない。この追加処
理は望ましくないが、ライン28を非常に細くできること
によって相殺される。
次に第2a図から第2d図及び第3a図から第3d図を参照する
と、これら各図は一対のＮチャネル絶縁ゲート形FETを
作製するのに上記の手順がいかに使われるかを示してい
る。こゝでの基部10は、軽くドープされたＰ単結晶性シ
リコン基板30と、一対の活性半導体領域34を横方向から
取り囲み、基板30の上面に沿ってそれら領域34を相互に
電気絶縁すると共に他の同様な活性半導体領域から電気
絶縁する二酸化シリコンの凹部領域32と、活性半導体領
域34の上方に位置する二酸化シリコンの薄い絶縁層36
と、酸化物領域32、36上に位置したドープ化多結晶性シ
リコンの導電層38から成る。第2a図及び第3a図参照のこ
と。絶縁領域32は通常の酸化物絶縁法に基づいて形成さ
れる。両層36、38も同じく通常の方法に基づいて形成さ
れ、例えばそれぞれ100オングストロームと4,000オング
ストロームの厚さを有する。活性半導体領域34の各々が
FETの各１つに対応している。
第1a図から第1g図を参照して前述したプロセスを用い、
フォトレジストライン28がFETのゲート電極及びゲート
絶縁体となるほゞ該当位置で、基部10の頂部の層38上に
形成される。第2b図及び第3b図を参照。フォトレジスト
ライン28を形成するのに用いた前述の材料物質および処
理パラメータに関する特定の選択が、こゝでも使われ
た。フォトレジストライン28は第2b図に示すように環状
である。この例では、２つのFETのゲート電極が相互に
永久的に接続されるべきでない。従って、ライン28の
“不所望な”部分は第2b図に示した上側及び下側区域の
少くとも一部から成る。これらの両区域は、構造中の非
重要な部分における酸化物絶縁領域32上に位置する。
次にフォトレジストライン28をマスクとして用い、層38
の被覆されてない部分が通常の等方性シリコンエッチン
グ液によって除去される。層38の残りが参照番号40で示
してある。こゝで、ライン28を除去してもよい。酸化物
層36の露出部分も同じく、多結晶性シリコンライン40を
マスクとして用い、通常の等方性エッチング液によって
除去される。酸化物層36の残りの部分がゲート絶縁体42
となる。ライン28は先に除去されない場合こゝで除去さ
れ、第2c図及び第3c図に示すような構造を与える。各ラ
イン40、42の巾は、ライン28の原巾とほゞ等しい。ライ
ン40は第2c図に示すごとく環状である。
第2c図におけるライン40の上側及び下側区域は不必要で
望ましくないものである。これらの区域は、適切なフォ
トレジストマスク（不図示）を施し、不所望な区域を適
切なエッチング液によってエッチングし、次いでそのマ
スクを取り除くことによって除去される。ライン40の残
った部分がゲート電極44となる。その後両ゲート要素4
2、44が、通常のイオン注入／拡散法に基づきＮ型のソ
ース及びドレン領域46、48を形成する際のマスクとして
使われる。ソース／ドレン形成工程は、ライン40の不所
望な区域の除去前に行なってもよい。いずれの場合に
も、構造は最終的に第2d及び第3d図に示すように現われ
る。
以上本発明を特定の実施例に従って説明したが、この説
明は例示のみを目的とし、特許請求の範囲に記載の発明
の範囲を限定するものでない。例えば、各膜は２つ以上
の層から構成することもできる。感光性物質の細いライ
ンは、プログラマブルな読取専用メモリのヒューズ要素
またはバイポーラトランジスタのエミッタを画成する
等、広範囲の各種用途で使用可能である。従って、特許
請求の範囲で限定される発明の真の範囲及び精神から逸
脱せずに、各種の変更、変形及び応用が可能なのは当業
者にとって明らかであろう。
【図面の簡単な説明】
第1a図から第1g図は構造の側断面図で、本発明によって
感光性物質のラインを形成する方法の各ステップを示
す； 第2a図から第2d図は半導体構造の平面図で、第1a図から
第1g図の方法を用いて一対の電界効果トランジスタ（FE
T）を形成する各ステップを示す；及び 第3a図から第3d図はそれぞれ第2a図から第2d図の各３−
３面に沿った側断面図である。 尚、第2a図から第2d図は断面図でないが、対応した領域
及び区域をより明瞭に示すため第3a図から第3d図と同じ
ように斜線が施してある。 10……基部、12……第１膜、24……パターン状第２膜、
26……感光性物質の充填層、28……張出膜下方の共形層
部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/78 Ｈ０１Ｌ 21/30 ５６２ 29/78 ３０１ Ｐ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】基部（10）の上面に沿って第１膜（12）を
    形成する工程、第１膜の一部をパターン状第２膜（24）
    で被覆する工程、第１膜の非被覆部と第１膜の被覆部の
    隣接部分とを除去して、パターン状第２膜の一部が第１
    膜の残部から張り出すようにする工程、少なくとも第１
    膜の材料物質が除去された基部の表面部分上に充填層
    （26）を形成する工程、パターン状第２膜の張出部下方
    の部分（28）を除き、実質上全ての充填層を除去する工
    程、及び第１及び第２膜の残っている材料物質を実質上
    全て除去する工程を含んで成る半導体デバイスの製造方
    法において、第１膜（12）が除去された基部（10）の表
    面部分上とパターン状第２膜（24）の表面部分上とに感
    光性物質の層を被覆することによって前記充填層（26）
    が形成されることを特徴とする方法。
  2. 【請求項２】前記実質上全ての充填層を除去する工程
    が、 感光性物質の充填層（26）を可視紫外光に露光し、パタ
    ーン状第２膜（24）が感光性物質のうちパターン状第２
    膜の張出部下側に位置する部分（28）が可視紫外光に露
    光されるのを実質上防止し、該露光が露光された感光性
    物質の化学組織を変化せしめる工程；及び 感光性物質の層を現像し、化学組成の変化した感光性物
    質を除去する工程； から成ることを特徴とする特許請求の範囲第（１）項記
    載の方法。
  3. 【請求項３】前記感光性物質がポジ形フォトレジストで
    あることを特徴とする特許請求の範囲第（２）項記載の
    方法。
JP61303607A 1985-12-23 1986-12-19 細い導体デバイスの製造方法 Expired - Lifetime JPH07105375B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/812,538 US4631113A (en) 1985-12-23 1985-12-23 Method for manufacturing a narrow line of photosensitive material
US812538 1985-12-23

Publications (2)

Publication Number Publication Date
JPS62158328A JPS62158328A (ja) 1987-07-14
JPH07105375B2 true JPH07105375B2 (ja) 1995-11-13

Family

ID=25209891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61303607A Expired - Lifetime JPH07105375B2 (ja) 1985-12-23 1986-12-19 細い導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US4631113A (ja)
EP (1) EP0227189A3 (ja)
JP (1) JPH07105375B2 (ja)
CA (1) CA1251363A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221423A (en) * 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
JPH03123077A (ja) * 1989-10-05 1991-05-24 Matsushita Electric Ind Co Ltd 両面加工半導体素子の製造方法
US5118382A (en) * 1990-08-10 1992-06-02 Ibm Corporation Elimination of etch stop undercut
US5651857A (en) * 1995-09-08 1997-07-29 International Business Machines Corporation Sidewall spacer using an overhang
US5801088A (en) * 1996-07-17 1998-09-01 Advanced Micro Devices, Inc. Method of forming a gate electrode for an IGFET
US6225229B1 (en) * 1999-05-24 2001-05-01 Advanced Micro Devices, Inc. Removable photoresist spacers in CMOS transistor fabrication
DE102005008478B3 (de) * 2005-02-24 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von sublithographischen Strukturen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3537925A (en) * 1967-03-14 1970-11-03 Gen Electric Method of forming a fine line apertured film
NL157662B (nl) * 1969-05-22 1978-08-15 Philips Nv Werkwijze voor het etsen van een oppervlak onder toepassing van een etsmasker, alsmede voorwerpen, verkregen door toepassing van deze werkwijze.
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US4093503A (en) * 1977-03-07 1978-06-06 International Business Machines Corporation Method for fabricating ultra-narrow metallic lines
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4318759A (en) * 1980-07-21 1982-03-09 Data General Corporation Retro-etch process for integrated circuits
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
US4572765A (en) * 1983-05-02 1986-02-25 Fairchild Camera & Instrument Corporation Method of fabricating integrated circuit structures using replica patterning

Also Published As

Publication number Publication date
EP0227189A2 (en) 1987-07-01
EP0227189A3 (en) 1989-10-25
JPS62158328A (ja) 1987-07-14
US4631113A (en) 1986-12-23
CA1251363A (en) 1989-03-21

Similar Documents

Publication Publication Date Title
US5622894A (en) Process to minimize a seam in tungsten filled contact holes
JPH0485876A (ja) 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法
JP3412277B2 (ja) 薄膜トランジスタおよびその製造方法
JPH07105375B2 (ja) 細い導体デバイスの製造方法
JP3049490B2 (ja) 半導体装置の製造方法
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
KR0122752B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH10326864A (ja) アナログ半導体装置の製造方法
JPH09331043A (ja) 半導体記憶装置の製造方法
JP3042804B2 (ja) 素子分離方法及び半導体装置
KR0141943B1 (ko) 반도체소자의 제조방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
JPS6211514B2 (ja)
JP2874071B2 (ja) 半導体装置の製造方法
KR0171736B1 (ko) 전계효과트랜지스터 제조 방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR940001255B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法
KR0151190B1 (ko) 트랜지스터 및 그 제조방법
JPH03239337A (ja) 半導体装置の製造方法
JPS6161546B2 (ja)
JPH0575067A (ja) 半導体装置の製造方法
KR19980017256A (ko) 반도체 소자의 제조 방법
KR20030000662A (ko) 반도체 소자의 트랜지스터 제조 방법
JPH07263330A (ja) レジストパターンの形成方法