JPH0552144B2 - - Google Patents
Info
- Publication number
- JPH0552144B2 JPH0552144B2 JP60027710A JP2771085A JPH0552144B2 JP H0552144 B2 JPH0552144 B2 JP H0552144B2 JP 60027710 A JP60027710 A JP 60027710A JP 2771085 A JP2771085 A JP 2771085A JP H0552144 B2 JPH0552144 B2 JP H0552144B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- period
- rotation
- acceleration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/20—Controlling the acceleration or deceleration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はモータの速度制御を行うデジタル速度
制御装置に関する。
制御装置に関する。
（従来の技術）
第４図は従来のデジタル速度制御装置を示し、
第５図はそのタイミングチヤートを示す。このデ
ジタル速度制御装置では図示しない回転検出器が
被制御モータの回転を検出してその回転数に比例
した周波数の回転信号を発生し、この回転信号は
トリガー回路１においてＤ形フリツプフロツプ回
路２により1/2に分周される。このＤ形フリツプ
フロツプ回路２の出力信号Ａは基準信号発生器で
発生した、上記回転信号の周波数より十分に高い
周波数のクロツクパルスによりＤ形フリツプフロ
ツプ回路３でラツチされ、その非反転出力信号が
上記クロツクパルスによりＤ形フリツプフロツプ
回路４でラツチされる。ナンド回路５はＤ形フリ
ツプフロツプ回路３の反転出力信号とＤ形フリツ
プフロツプ回路４の非反転出力信号とのナンドを
とることによつて上記Ｄ形フリツプフロツプ回路
２の出力信号Ａの立上りエツジを検出してトリガ
ーパルスＢを出力し、ナンド回路６はＤ形フリツ
プフロツプ回路３の非反転出力信号とＤ形フリツ
プフロツプ回路４の反転出力信号とのナンドをと
ることによつて上記信号Ａの立下りエツジを検出
してトリガーパルスＣを出力する。ナンド回路
７，８により構成されたフリツプフロツプ回路９
はナンド回路５の出力パルスＢによりセツトさ
れ、一方加速用カウンタ１０は上記クロツクパル
スを一定数カウントすることにより一定周期をカ
ウントすると、ナンド回路１１を介して出力信号
を出す。Ｄ形フリツプフロツプ回路１２は上記ク
ロツクパルスがインバータ１３を介して入力され
てナンド回路１１の出力信号をラツチし、Ｄ形フ
リツプフロツプ回路１４は上記クロツクパルスに
よりＤ形フリツプフロツプ回路１２の非反転出力
信号をラツチする。このＤ形フリツプフロツプ回
路１４の非反転出力信号Ｄによりフリツプフロツ
プ回路９がリセツトされ、フリツプフロツプ回路
９の反転出力信号により加速用カウンタ１０がリ
セツトされる。またナンド回路１５，１６により
構成されたフリツプフロツプ回路１７はナンド回
路６の出力パルスＣによりセツトされ、減速用カ
ウンタ１８は上記クロツクパルスを加速用カウン
タ１０と同じ一定数カウントすることにより一定
周期をカウントすると、ナンド回路１９を介して
出力信号を出す。Ｄ形フリツプフロツプ回路２０
は上記クロツクパルスがインバータ１３を介して
入力されてナンド回路１９の出力信号をラツチ
し、Ｄ形フリツプフロツプ回路２１は上記クロツ
クパルスによりＤ形フリツプフロツプ回路２０の
非反転出力信号をラツチする。このＤ形フリツプ
フロツプ回路２１の出力信号Ｅによりフリツプフ
ロツプ回路１７がリセツトされ、フリツプフロツ
プ回路１７の反転出力信号により減速用カウンタ
１８がリセツトされる。ノア回路２２はフリツプ
フロツプ回路９，１７の非反転出力信号Ｆ，Ｇの
ノアをとることにより、上記回転信号の周期が大
のときにその周期と加速用カウンタ１０による一
定周期との差分周期の加速信号Ｈを発生し、アン
ド回路２３はフリツプフロツプ回路９，１７の非
反転出力信号Ｆ，Ｇのアンドをとることにより、
上記回転信号の周期が小のときにその周期と減速
用カウンタ１８による一定周期との差分周期に応
じた周期の減速信号Ｉを発生する。この加速信号
Ｈ及び減速信号Ｉはトランジスタ２４〜２６、抵
抗２７を含む回路で合成されて偏差信号Ｊとな
り、この信号により被制御モータが目標回転数に
なるように駆動される。
第５図はそのタイミングチヤートを示す。このデ
ジタル速度制御装置では図示しない回転検出器が
被制御モータの回転を検出してその回転数に比例
した周波数の回転信号を発生し、この回転信号は
トリガー回路１においてＤ形フリツプフロツプ回
路２により1/2に分周される。このＤ形フリツプ
フロツプ回路２の出力信号Ａは基準信号発生器で
発生した、上記回転信号の周波数より十分に高い
周波数のクロツクパルスによりＤ形フリツプフロ
ツプ回路３でラツチされ、その非反転出力信号が
上記クロツクパルスによりＤ形フリツプフロツプ
回路４でラツチされる。ナンド回路５はＤ形フリ
ツプフロツプ回路３の反転出力信号とＤ形フリツ
プフロツプ回路４の非反転出力信号とのナンドを
とることによつて上記Ｄ形フリツプフロツプ回路
２の出力信号Ａの立上りエツジを検出してトリガ
ーパルスＢを出力し、ナンド回路６はＤ形フリツ
プフロツプ回路３の非反転出力信号とＤ形フリツ
プフロツプ回路４の反転出力信号とのナンドをと
ることによつて上記信号Ａの立下りエツジを検出
してトリガーパルスＣを出力する。ナンド回路
７，８により構成されたフリツプフロツプ回路９
はナンド回路５の出力パルスＢによりセツトさ
れ、一方加速用カウンタ１０は上記クロツクパル
スを一定数カウントすることにより一定周期をカ
ウントすると、ナンド回路１１を介して出力信号
を出す。Ｄ形フリツプフロツプ回路１２は上記ク
ロツクパルスがインバータ１３を介して入力され
てナンド回路１１の出力信号をラツチし、Ｄ形フ
リツプフロツプ回路１４は上記クロツクパルスに
よりＤ形フリツプフロツプ回路１２の非反転出力
信号をラツチする。このＤ形フリツプフロツプ回
路１４の非反転出力信号Ｄによりフリツプフロツ
プ回路９がリセツトされ、フリツプフロツプ回路
９の反転出力信号により加速用カウンタ１０がリ
セツトされる。またナンド回路１５，１６により
構成されたフリツプフロツプ回路１７はナンド回
路６の出力パルスＣによりセツトされ、減速用カ
ウンタ１８は上記クロツクパルスを加速用カウン
タ１０と同じ一定数カウントすることにより一定
周期をカウントすると、ナンド回路１９を介して
出力信号を出す。Ｄ形フリツプフロツプ回路２０
は上記クロツクパルスがインバータ１３を介して
入力されてナンド回路１９の出力信号をラツチ
し、Ｄ形フリツプフロツプ回路２１は上記クロツ
クパルスによりＤ形フリツプフロツプ回路２０の
非反転出力信号をラツチする。このＤ形フリツプ
フロツプ回路２１の出力信号Ｅによりフリツプフ
ロツプ回路１７がリセツトされ、フリツプフロツ
プ回路１７の反転出力信号により減速用カウンタ
１８がリセツトされる。ノア回路２２はフリツプ
フロツプ回路９，１７の非反転出力信号Ｆ，Ｇの
ノアをとることにより、上記回転信号の周期が大
のときにその周期と加速用カウンタ１０による一
定周期との差分周期の加速信号Ｈを発生し、アン
ド回路２３はフリツプフロツプ回路９，１７の非
反転出力信号Ｆ，Ｇのアンドをとることにより、
上記回転信号の周期が小のときにその周期と減速
用カウンタ１８による一定周期との差分周期に応
じた周期の減速信号Ｉを発生する。この加速信号
Ｈ及び減速信号Ｉはトランジスタ２４〜２６、抵
抗２７を含む回路で合成されて偏差信号Ｊとな
り、この信号により被制御モータが目標回転数に
なるように駆動される。
（発明が解決しようとする問題点）
上記デジタル速度制御装置ではフリツプフロツ
プ回路９，１７の出力信号で加速用カウンタ１
０、減速用カウンタ１８をリセツトするので、周
波数・電圧変換特性が第６図に示すようになつて
モータの回転数が目標回転数の２倍以上になる
と、回転信号がマスクされてしまい、例えば第５
図に示すように加速用カウンタ１０、減速用カウ
ンタ１８のカウント動作中（フリツプフロツプ
９，１７のセツト状態）ではナンド回路５，６の
出力パルスＢ１，Ｂ２，Ｃ１が無視されてしま
い、目標回転数の約２倍付近の回転数でも速度制
御が効いてしまう。
プ回路９，１７の出力信号で加速用カウンタ１
０、減速用カウンタ１８をリセツトするので、周
波数・電圧変換特性が第６図に示すようになつて
モータの回転数が目標回転数の２倍以上になる
と、回転信号がマスクされてしまい、例えば第５
図に示すように加速用カウンタ１０、減速用カウ
ンタ１８のカウント動作中（フリツプフロツプ
９，１７のセツト状態）ではナンド回路５，６の
出力パルスＢ１，Ｂ２，Ｃ１が無視されてしま
い、目標回転数の約２倍付近の回転数でも速度制
御が効いてしまう。
本発明は、上記欠点を改善し、モータの回転数
が目標回転数の２倍以上になつてもモータを目標
回転数以外で制御することなくスムーズに制御す
ることができるデジタル速度制御装置を提供する
ことを目的とする。
が目標回転数の２倍以上になつてもモータを目標
回転数以外で制御することなくスムーズに制御す
ることができるデジタル速度制御装置を提供する
ことを目的とする。
（問題点を解決するための手段）
本発明は、被制御モータと、このモータの回転
に比例した周波数の回転信号を得る回転検出器
と、この回転検出器で得られる回転信号の周波数
より高い周波数のクロツクパルスを発生する基準
信号発生器と、上記クロツクパルスを一定数カウ
ントすることにより一定周期をカウントしてオー
バーフローする加速用カウンタと、上記クロツク
パルスを上記加速用カウンタと同じ数カウントす
ることにより一定周期をカウントしてオーバーフ
ローする減速用カウンタと、上記加速用カウンタ
を上記回転信号の一方のエツジでリセツトし上記
加速用カウンタを上記回転信号の他方のエツジで
リセツトするリセツト手段と、上記加速用カウン
タの入力側に設けられ上記加速用カウンタのオー
バーフロー時に上記クロツクパルスの上記加速用
カウンタへの入力を上記一方のエツジが到来する
まで阻止する第１のゲート回路と、上記減速用カ
ウンタの入力側に設けられ上記減速用カウンタの
オーバーフロー時に上記クロツクパルスの上記減
速用カウンタへの入力を上記他方のエツジが到来
するまで阻止する第２のゲート回路と、上記加速
用カウンタの出力信号及び上記減速用カウンタの
出力信号から上記回転信号の周期が大のときに上
記加速用カウンタがカウントした一定周期と上記
回転信号の周期との差分周期の加速信号を発生す
る加速信号発生手段と、上記加速用カウンタの出
力信号及び上記減速用カウンタの出力信号から上
記回転信号の周期が小のときに上記減速用カウン
タがカウントした一定周期と上記回転信号の周期
との差分周期に応じた周期の減速信号を発生する
減速信号発生手段とを備えたものである。
に比例した周波数の回転信号を得る回転検出器
と、この回転検出器で得られる回転信号の周波数
より高い周波数のクロツクパルスを発生する基準
信号発生器と、上記クロツクパルスを一定数カウ
ントすることにより一定周期をカウントしてオー
バーフローする加速用カウンタと、上記クロツク
パルスを上記加速用カウンタと同じ数カウントす
ることにより一定周期をカウントしてオーバーフ
ローする減速用カウンタと、上記加速用カウンタ
を上記回転信号の一方のエツジでリセツトし上記
加速用カウンタを上記回転信号の他方のエツジで
リセツトするリセツト手段と、上記加速用カウン
タの入力側に設けられ上記加速用カウンタのオー
バーフロー時に上記クロツクパルスの上記加速用
カウンタへの入力を上記一方のエツジが到来する
まで阻止する第１のゲート回路と、上記減速用カ
ウンタの入力側に設けられ上記減速用カウンタの
オーバーフロー時に上記クロツクパルスの上記減
速用カウンタへの入力を上記他方のエツジが到来
するまで阻止する第２のゲート回路と、上記加速
用カウンタの出力信号及び上記減速用カウンタの
出力信号から上記回転信号の周期が大のときに上
記加速用カウンタがカウントした一定周期と上記
回転信号の周期との差分周期の加速信号を発生す
る加速信号発生手段と、上記加速用カウンタの出
力信号及び上記減速用カウンタの出力信号から上
記回転信号の周期が小のときに上記減速用カウン
タがカウントした一定周期と上記回転信号の周期
との差分周期に応じた周期の減速信号を発生する
減速信号発生手段とを備えたものである。
（作用）
被制御モータの回転に比例した周波数の回転信
号が回転検出器により得られ、基準信号発生器が
回転検出器で得られる回転信号の周波数より高い
周波数のクロツクパルスを発生する。加速用カウ
ンタが上記クロツクパルスを一定数カウントする
ことにより一定周期をカウントしてオーバーフロ
ーし、減速用カウンタが上記クロツクパルスを加
速用カウンタと同じ数カウントすることにより一
定周期をカウントしてオーバーフローする。リセ
ツト手段は加速用カウンタを上記回転信号の一方
のエツジでリセツトし、加速用カウンタを上記回
転信号の他方のエツジでリセツトする。第１のゲ
ート回路は加速用カウンタのオーバーフロー時に
上記クロツクパルスの加速用カウンタへの入力を
上記一方のエツジが到来するまで阻止し、第２の
ゲート回路は減速用カウンタのオーバーフロー時
に上記クロツクパルスの減速用カウンタへの入力
を上記他方のエツジが到来するまで阻止する。加
速信号発生手段は加速用カウンタの出力信号及び
減速用カウンタの出力信号から上記回転信号の周
期が大のときに加速用カウンタがカウントした一
定周期と上記回転信号の周期との差分周期の加速
信号を発生し、減速信号発生手段は加速用カウン
タの出力信号及び減速用カウンタの出力信号から
上記回転信号の周期が小のときに減速用カウンタ
がカウントした一定周期と上記回転信号の周期と
の差分周期に応じた周期の減速信号を発生する。
号が回転検出器により得られ、基準信号発生器が
回転検出器で得られる回転信号の周波数より高い
周波数のクロツクパルスを発生する。加速用カウ
ンタが上記クロツクパルスを一定数カウントする
ことにより一定周期をカウントしてオーバーフロ
ーし、減速用カウンタが上記クロツクパルスを加
速用カウンタと同じ数カウントすることにより一
定周期をカウントしてオーバーフローする。リセ
ツト手段は加速用カウンタを上記回転信号の一方
のエツジでリセツトし、加速用カウンタを上記回
転信号の他方のエツジでリセツトする。第１のゲ
ート回路は加速用カウンタのオーバーフロー時に
上記クロツクパルスの加速用カウンタへの入力を
上記一方のエツジが到来するまで阻止し、第２の
ゲート回路は減速用カウンタのオーバーフロー時
に上記クロツクパルスの減速用カウンタへの入力
を上記他方のエツジが到来するまで阻止する。加
速信号発生手段は加速用カウンタの出力信号及び
減速用カウンタの出力信号から上記回転信号の周
期が大のときに加速用カウンタがカウントした一
定周期と上記回転信号の周期との差分周期の加速
信号を発生し、減速信号発生手段は加速用カウン
タの出力信号及び減速用カウンタの出力信号から
上記回転信号の周期が小のときに減速用カウンタ
がカウントした一定周期と上記回転信号の周期と
の差分周期に応じた周期の減速信号を発生する。
（実施例）
第１図は本発明の一実施例を示し、第２図はそ
のタイミングチヤートである。
のタイミングチヤートである。
この実施例は第４図の従来装置のおいてＤ形フ
リツプフロツプ回路１２，１４，２０，２１、イ
ンバータ１３、ナンド回路１１，１９及びフリツ
プフロツプ回路９，１７の代りにナンド回路より
なるゲート回路２８，２９及びインバータ３０〜
３３を設けたものであり、第４図と同一部分には
同符号が付してある。
リツプフロツプ回路１２，１４，２０，２１、イ
ンバータ１３、ナンド回路１１，１９及びフリツ
プフロツプ回路９，１７の代りにナンド回路より
なるゲート回路２８，２９及びインバータ３０〜
３３を設けたものであり、第４図と同一部分には
同符号が付してある。
加速用カウンタ１０はナンド回路５の出力パル
スＢがインバータ３１を介して入力されることに
よりリセツトされ、前記基準信号発生器からゲー
ト回路２８を介して入力されたクロツクパルスを
一定数カウントすることによつて一定周期をカウ
ントしてオーバーフローすると、キヤリー信号を
出力する。この信号はインバータ３０で反転され
てゲート回路２８に入力され、ゲート回路２８は
加速用カウンタ１０のオーバーフローで閉じて加
速用カウンタ１０へのクロツクパルスを阻止す
る。その後加速用カウンタ１０がナンド回路５の
出力パルスＢでリセツトされると、インバータ３
０の出力によりゲート回路２８が開き、加速用カ
ウンタ１０が再びクロツクパルスをカウントす
る。同様に減速用カウンタ１８はナンド回路６の
出力パルスＣがインバータ３３を介して入力され
ることによりリセツトされ、上記基準信号発生器
からゲート回路２９を介して入力されたクロツク
パルスを加速用カウンタ１０と同じ一定数カウン
トすることによつて一定周期をカウントしてオー
バーフローすると、キヤリー信号を出力する。こ
の信号はインバータ３２で反転されてゲート回路
２９に入力され、ゲート回路２９は減速用カウン
タ１８のオーバーフローで閉じて減速用カウンタ
１８へのクロツクパルスを阻止する。その後減速
用カウンタ１８がナンド回路６の出力パルスＣで
リセツトされると、インバータ３２の出力により
ゲート回路２９が開き、減速用カウンタ１８が再
びクロツクパルスをカウントする。ノア回路２２
はインバータ３０，３２の出力信号Ｆ，Ｇのノア
をとることにより、上記回転信号の周期が大のと
きにその周期と加速用カウンタ１０による一定周
期との差分周期の加速信号Ｈを発生し、アンド回
路２３はインバータ３０，３２の出力信号Ｆ，Ｇ
のアンドをとることにより、上記回転信号の周期
が小のときにその周期と減速用カウンタ１８によ
る一定周期との差分周期に応じた周期の減速信号
Ｉを発生する。
スＢがインバータ３１を介して入力されることに
よりリセツトされ、前記基準信号発生器からゲー
ト回路２８を介して入力されたクロツクパルスを
一定数カウントすることによつて一定周期をカウ
ントしてオーバーフローすると、キヤリー信号を
出力する。この信号はインバータ３０で反転され
てゲート回路２８に入力され、ゲート回路２８は
加速用カウンタ１０のオーバーフローで閉じて加
速用カウンタ１０へのクロツクパルスを阻止す
る。その後加速用カウンタ１０がナンド回路５の
出力パルスＢでリセツトされると、インバータ３
０の出力によりゲート回路２８が開き、加速用カ
ウンタ１０が再びクロツクパルスをカウントす
る。同様に減速用カウンタ１８はナンド回路６の
出力パルスＣがインバータ３３を介して入力され
ることによりリセツトされ、上記基準信号発生器
からゲート回路２９を介して入力されたクロツク
パルスを加速用カウンタ１０と同じ一定数カウン
トすることによつて一定周期をカウントしてオー
バーフローすると、キヤリー信号を出力する。こ
の信号はインバータ３２で反転されてゲート回路
２９に入力され、ゲート回路２９は減速用カウン
タ１８のオーバーフローで閉じて減速用カウンタ
１８へのクロツクパルスを阻止する。その後減速
用カウンタ１８がナンド回路６の出力パルスＣで
リセツトされると、インバータ３２の出力により
ゲート回路２９が開き、減速用カウンタ１８が再
びクロツクパルスをカウントする。ノア回路２２
はインバータ３０，３２の出力信号Ｆ，Ｇのノア
をとることにより、上記回転信号の周期が大のと
きにその周期と加速用カウンタ１０による一定周
期との差分周期の加速信号Ｈを発生し、アンド回
路２３はインバータ３０，３２の出力信号Ｆ，Ｇ
のアンドをとることにより、上記回転信号の周期
が小のときにその周期と減速用カウンタ１８によ
る一定周期との差分周期に応じた周期の減速信号
Ｉを発生する。
この実施例ではナンド回路５，６からのトリガ
ーパルスＢ，Ｃで加速用カウンタ１０、減速用カ
ウンタ１８をリセツトするので、回転信号がマス
クされることはなく、周波数・電圧変換特性が第
３図に示すようになつてモータが目標回転数以外
で制御されることはない。
ーパルスＢ，Ｃで加速用カウンタ１０、減速用カ
ウンタ１８をリセツトするので、回転信号がマス
クされることはなく、周波数・電圧変換特性が第
３図に示すようになつてモータが目標回転数以外
で制御されることはない。
（発明の効果）
以上のように本発明によればモータの回転数が
目標回転数の２倍以上になつても回転信号がマス
クされないので、モータを目標回転数以外で制御
することなくスムーズに制御することができ、ま
た回路がシンプルでコストダウンを計ることがで
き、タイミングの計設も楽になる。
目標回転数の２倍以上になつても回転信号がマス
クされないので、モータを目標回転数以外で制御
することなくスムーズに制御することができ、ま
た回路がシンプルでコストダウンを計ることがで
き、タイミングの計設も楽になる。
第１図は本発明の一実施例を示すブロツク図、
第２図は同実施例のタイミングチヤート、第３図
は同実施例の周波数・電圧変換特性を示す特性曲
線図、第４図は従来装置を示すブロツク図、第５
図は同装置のタイミングチヤート、第６図は同装
置の周波数・電圧変換特性を示す特性曲線図であ
る。 １０……加速用カウンタ、１８……減速用カウ
ンタ、２８，２９……ゲート回路。
第２図は同実施例のタイミングチヤート、第３図
は同実施例の周波数・電圧変換特性を示す特性曲
線図、第４図は従来装置を示すブロツク図、第５
図は同装置のタイミングチヤート、第６図は同装
置の周波数・電圧変換特性を示す特性曲線図であ
る。 １０……加速用カウンタ、１８……減速用カウ
ンタ、２８，２９……ゲート回路。
Claims (1)
- １ 被制御モータと、このモータの回転に比例し
た周波数の回転信号を得る回転検出器と、この回
転検出器で得られる回転信号の周波数より高い周
波数のクロツクパルスを発生する基準信号発生器
と、上記クロツクパルスを一定数カウントするこ
とにより一定周期をカウントしてオーバーフロー
する加速用カウンタと、上記クロツクパルスを上
記加速用カウンタと同じ数カウントすることによ
り一定周期をカウントしてオーバーフローする減
速用カウンタと、上記加速用カウンタを上記回転
信号の一方のエツジでリセツトし上記加速用カウ
ンタを上記回転信号の他方のエツジでリセツトす
るリセツト手段と、上記加速用カウンタの入力側
に設けられた上記加速用カインタのオーバーフロ
ー時に上記クロツクパルスの上記加速用カウンタ
への入力を上記一方のエツジが到来するまで阻止
する第１のゲート回路と、上記減速用カウンタの
入力側に設けられ上記減速用カウンタのオーバー
フロー時に上記クロツクパルスの上記減速用カウ
ンタへの入力を上記他方のエツジが到来するまで
阻止する第２のゲート回路と、上記加速用カウン
タの出力信号及び上記減速用カウンタの出力信号
から上記回転信号の周期が大のときに上記加速用
カウンタがカウントした一定周期と上記回転信号
の周期との差分周期の加速信号を発生する加速信
号発生手段と、上記加速用カウンタの出力信号及
び上記減速用カウンタの出力信号から上記回転信
号の周期が小のときに上記減速用カウンタがカウ
ントした一定周期と上記回転信号の周期との差分
周期に応じた周期の減速信号を発生する減速信号
発生手段とを備えたことを特徴とするデジタル速
度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027710A JPS61189181A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027710A JPS61189181A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61189181A JPS61189181A (ja) | 1986-08-22 |
| JPH0552144B2 true JPH0552144B2 (ja) | 1993-08-04 |
Family
ID=12228551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027710A Granted JPS61189181A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189181A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0564480A (ja) * | 1991-08-28 | 1993-03-12 | Nec Gumma Ltd | スピンドルモータの制御回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118477A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Detection method of fixed speed |
-
1985
- 1985-02-15 JP JP60027710A patent/JPS61189181A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61189181A (ja) | 1986-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0552144B2 (ja) | ||
| GB1420012A (en) | Arrangement for synchronizing two signals | |
| JPH0552145B2 (ja) | ||
| JPS6135181A (ja) | 速度制御装置 | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JPS5686083A (en) | Controlling device for motor | |
| JP2638855B2 (ja) | モータの速度制御装置 | |
| JPS6136624B2 (ja) | ||
| JPS5923196B2 (ja) | デイジタルサ−ボ方式 | |
| JPS6084981A (ja) | モ−タ制御回路 | |
| JPS601566A (ja) | 速度検出装置 | |
| JPS61128782A (ja) | 可変速デジタル速度制御装置 | |
| JPH0221238B2 (ja) | ||
| JP2726845B2 (ja) | パルス幅変調信号復調回路 | |
| JPS6032438B2 (ja) | サンプルアンドホ−ルド回路のパルス発生回路 | |
| JPS54108208A (en) | Pulse generating circuit for motor control | |
| JP2859452B2 (ja) | モータ制御回路 | |
| JPH0214617A (ja) | カウンタ装置 | |
| JPS5612885A (en) | Reversible control device for dc motor | |
| JPH033475B2 (ja) | ||
| JPH0345636B2 (ja) | ||
| JPS62236375A (ja) | モ−タ速度制御回路 | |
| JPS6029973A (ja) | 磁気デイスク装置 | |
| JPS60229531A (ja) | 計数回路装置 | |
| JPS59178365A (ja) | 回転速度検出回路 |