JPH0553249U - メモリｉｃソケット - Google Patents

Abstract

(57)【要約】 【目的】 複数のメモリＩＣを実装する場合におけるプ
リント基板上のメモリＩＣの占有面積を低減する。 【構成】 メモリＩＣ１が実装されるソケット本体２
と、メモリＩＣと電気的に導通させてソケット本体に挿
着されると共に、上端がメスコンタクト、下端がオスコ
ンタクトとされたバス端子３と、ソケット本体に挿着さ
れ、上端がメスコンタクト８、下端がオスコンタクト９
とされた複数のチップセレクト端子５と、ソケット本体
に装着され、メモリＩＣのチップセレクト線７と所要の
チップセレクト端子とを接続するアドレス選択スイッチ
６とを備えることにより、プリント基板に実装したメモ
リＩＣソケット上に同様のメモリＩＣソケットを多段接
続可能とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、メモリＩＣソケットに関し、特にメモリＩＣを実装してプリント基 板に多段接続して実装されるメモリＩＣソケットに関する。

【０００２】

【従来の技術】

従来のメモリＩＣソケットは、その上に１つのメモリＩＣを実装し、バス端子 を介してプリント基板に実装される構成を有していた。

【０００３】

【考案が解決しようとする課題】

この従来のメモリＩＣソケットでは、メモリＩＣを複数個実装することが想定 されていないため、複数のメモリＩＣを実装する場合には、プリント基板上にメ モリＩＣの個数分の占有面積を確保しなければならず、高密度実装を実現する上 での妨げとなっていた。

【０００４】 そこで、本考案は、複数のメモリＩＣを実装する場合におけるプリント基板上 のメモリＩＣの占有面積を低減し、もって高密度実装を可能とするメモリＩＣソ ケットの提供を目的とする。

【０００５】

【課題を解決するための手段】

本考案は、メモリＩＣを実装してプリント基板に多段接続して実装されるメモ リＩＣソケットであって、 メモリＩＣが実装されるソケット本体と、 メモリＩＣと電気的に導通させてソケット本体に挿着されると共に、上端がメ スコンタクトとされ、かつ下端がオスコンタクトとされたバス端子と、 ソケット本体に挿着されると共に、上端がメスコンタクトとされ、かつ下端が オスコンタクトとされた複数のチップセレクト端子と、 ソケット本体に装着され、かつメモリＩＣのチップセレクト線と所要のチップ セレクト端子とを接続するアドレス選択スイッチとを備えるている。

【０００６】

【作用】

上記手段においては、プリント基板に実装したメモリＩＣソケット上に同様の メモリＩＣソケットをバス端子及びチップセレクト端子のメスコンタクトとオス コンタクトの接続によって多段接続可能となる。

【０００７】

【実施例】

次に、本考案の実施例について図面を参照して説明する。

【０００８】 図１，図２は本考案の一実施例のメモリＩＣソケットの側面図，平面図である 。

【０００９】 このメモリＩＣソケットは、メモリＩＣを実装した矩形板状のソケット本体２ を有しており、ソケット本体２の両側部には、メモリＩＣ１と電気的に導通され るバス端子３が挿着され、各バス端子３は、上端がメスコンタクト（図示せず） とされ、かつ下端がプリント基板４又は上記メスコンタクトと接続可能なオスコ ンタクト（図示せず）とされている。

【００１０】 又、ソケット本体２の一側部（図においては左側部）には、バス端子３に外側 に位置して複数のチップセレクト端子５が挿着されており、これらのチップセレ クト端子５は、後述するように上端がメスコンタクトとされ、かつ下端がプリン ト基板４又は上記メスコンタクトと接続可能なオスコンタクトとされている。そ して、所要のチップセレクト端子５とメモリＩＣの後述するチップセレクト線は 、ソケット本体２に装着したアドレス選択スイッチ６によって接続可能に設けら れている。

【００１１】 上記構成のメモリＩＣソケットは、図１に示すように、メモリＩＣ１を実装し 、バス端子３及びチップセレクト端子５のオスコンタクトを介してプリント基板 ４に実装すると共に、このメモリＩＣソケット上に、メモリＩＣ１を実装した別 のメモリＩＣソケットをそのバス端子３とチップセレクト端子５のオスコンタク トを下方のメモリＩＣソケットのバス端子３とチップセレクト端子５のメスコン タクトに接続して多段に接続される。

【００１２】 又、各メモリＩＣソケットのメモリＩＣ１のアドレスを定めるには、図３に示 すように、メモリＩＣのチップセレクト端子（共に図示せず）に接続されている チップセレクト線７がアドレス選択スイッチ６に供給され、このアドレス選択ス イッチ６によってソケット本体２側のいずれかのチップセレクト端子５に接続さ れるかを決定する。

【００１３】 チップセレクト端子５の上端は、メスコンタクト８とされ、又、下端は、プリ ント基板４又は下方のメモリＩＣソケットのチップセレクト端子５のメスコンタ クト８と接続可能なオスコンタクト９とされている。

【００１４】

【考案の効果】

以上説明したように、本考案のメモリＩＣソケットによれば、プリント基板に 実装したメモリＩＣソケット上に同様のメモリＩＣソケットをバス端子及びチッ プセレクト端子のメスコンタクトとオスコンタクトの接続によって多段接続可能 となるので、１個のメモリＩＣソケットの占有面積で多数のメモリＩＣをプリン ト基板に実装することができ、プリント基板の高密度実装、省スペースを図るこ とができるという効果を有する。

【図面の簡単な説明】

【図１】本考案の一実施例のメモリＩＣソケットの側面
図である。

【図２】本考案の一実施例のメモリＩＣソケットの平面
図である。

【図３】本考案の一実施例のメモリＩＣソケットのメモ
リＩＣのアドレスを定めるための模式図である。

【符号の説明】

１ メモリＩＣ ２ ソケット本体 ３ バス端子 ４ プリント基板 ５ チップセレクト端子 ６ アドレス選択スイッチ ７ チップセレクト線 ８ メスコンタクト ９ オスコンタクト

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】メモリＩＣを実装してプリント基板に多段
   接続して実装されるメモリＩＣソケットであって、 メモリＩＣが実装されるソケット本体と、 メモリＩＣと電気的に導通させてソケット本体に挿着さ
   れると共に、上端がメスコンタクトとされ、かつ下端が
   オスコンタクトとされたバス端子と、 ソケット本体に挿着されると共に、上端がメスコンタク
   トとされ、かつ下端がオスコンタクトとされた複数のチ
   ップセレクト端子と、 ソケット本体に装着され、かつメモリＩＣのチップセレ
   クト線と所要のチップセレクト端子とを接続するアドレ
   ス選択スイッチとを備えることを特徴とするメモリＩＣ
   ソケット。