JPH0553420B2 - - Google Patents
Info
- Publication number
- JPH0553420B2 JPH0553420B2 JP62095703A JP9570387A JPH0553420B2 JP H0553420 B2 JPH0553420 B2 JP H0553420B2 JP 62095703 A JP62095703 A JP 62095703A JP 9570387 A JP9570387 A JP 9570387A JP H0553420 B2 JPH0553420 B2 JP H0553420B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- state
- circuit
- frame pattern
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔概要〕
受信信号をｎ個の並列信号に展開し、検出され
た状態のフレームパターンを状態保持回路に保持
して、同期保護すべき信号状態のみを選択するこ
とにより、リセツトカウンタとフレームカウンタ
の一組だけで同期保護を行い、またアラーム時に
もフレームパターンが検出される場合にはカウン
タ停止制御回路の作用によりフレームカウンタを
停止することなく即時シフトを可能とする。
た状態のフレームパターンを状態保持回路に保持
して、同期保護すべき信号状態のみを選択するこ
とにより、リセツトカウンタとフレームカウンタ
の一組だけで同期保護を行い、またアラーム時に
もフレームパターンが検出される場合にはカウン
タ停止制御回路の作用によりフレームカウンタを
停止することなく即時シフトを可能とする。
本発明はフレーム同期回路の改良に関する。
直列データ伝送はフレーム同期のために特定パ
ターン構成のフレームパターンが使用される。デ
ータ伝送の高速化に伴い、フレーム同期回路も高
速動作可能な構成としなくてはならない。
ターン構成のフレームパターンが使用される。デ
ータ伝送の高速化に伴い、フレーム同期回路も高
速動作可能な構成としなくてはならない。
高速回路を構成するには、実現性ある回路の設
計、使用回路素子の選定、回路動作時の消費電力
量等を考慮しなくてはならない。
計、使用回路素子の選定、回路動作時の消費電力
量等を考慮しなくてはならない。
そこで、データ速度を低速化するため、直列デ
ータを並列変換し、並列低速信号とした後、フレ
ーム同期回路に供給することが望ましい。
ータを並列変換し、並列低速信号とした後、フレ
ーム同期回路に供給することが望ましい。
並列処理を行う従来のフレーム同期方式の一例
を、第３図のフレームパターン配列図と第４図の
フレーム同期回路とに従つて説明する。
を、第３図のフレームパターン配列図と第４図の
フレーム同期回路とに従つて説明する。
第３図において、直列データ）のフレームパ
ターンはF1〜F8の８ビツトから構成される。各
ビツトはレベル“１”若しくは“０”の値を取り
得るが、その値は予め定めておく。
ターンはF1〜F8の８ビツトから構成される。各
ビツトはレベル“１”若しくは“０”の値を取り
得るが、その値は予め定めておく。
直列データは４個の並列信号に変換され、各並
列信号はデータ１〜４で示す。
列信号はデータ１〜４で示す。
ここで、並列データ）は並列変換の開始点に
より、状態１〜４１〜４の４通りの信号状態を生
じる。
より、状態１〜４１〜４の４通りの信号状態を生
じる。
従来の同期回路ではこの４個の状態に応じ、第
４図の様な同期回路を使用する。
４図の様な同期回路を使用する。
第３図で状態１〜４のいずれかをとる並列デー
タのデータ１〜４入力はシフトレジスタ１に供給
される。シフトレジスタ１を３段構成とすれば各
状態の各データに対応できる。
タのデータ１〜４入力はシフトレジスタ１に供給
される。シフトレジスタ１を３段構成とすれば各
状態の各データに対応できる。
例えば状態１の場合、フレーネパターン状態１
検出回路２−１は第３図の１の状態１を検出し
たとき、検出信号をリセツトカウンタ１，３−１
と一致検出回路５−１とへ供給する。
検出回路２−１は第３図の１の状態１を検出し
たとき、検出信号をリセツトカウンタ１，３−１
と一致検出回路５−１とへ供給する。
一致検出回路５−１は、フレーム信号の存在す
べき位置でフレームパルスを発生するフレームカ
ウンタ１，４−１からのフレームパルス信号とフ
レームパターン状態１検出回路２−１からの検出
信号とを比較し、一致した場合はローレベルの信
号、エラーで不一致の場合はハイレベル信号を論
理積回路６−１へ与える。リセツトカウンタ３−
１は同期保護段数に応じ、エラーが所定数連続し
た時ハイレベルのエラー信号を論理積回路６−１
へ与える。
べき位置でフレームパルスを発生するフレームカ
ウンタ１，４−１からのフレームパルス信号とフ
レームパターン状態１検出回路２−１からの検出
信号とを比較し、一致した場合はローレベルの信
号、エラーで不一致の場合はハイレベル信号を論
理積回路６−１へ与える。リセツトカウンタ３−
１は同期保護段数に応じ、エラーが所定数連続し
た時ハイレベルのエラー信号を論理積回路６−１
へ与える。
論理積回路６−１の出力はハイレベルになつた
とき、カウント禁止パルスとしてフレームカウン
タ１４−１へ供給される。
とき、カウント禁止パルスとしてフレームカウン
タ１４−１へ供給される。
従来の回路では、並列データの状態の数に応じ
て備えたフレームパターン状態検出回路に対し、
リセツトカウンタ、フレームカウンタ、一致検出
回路、論理積回路等からなる保護回路をそれぞれ
設け、同期保護を行う。
て備えたフレームパターン状態検出回路に対し、
リセツトカウンタ、フレームカウンタ、一致検出
回路、論理積回路等からなる保護回路をそれぞれ
設け、同期保護を行う。
従来の同期回路では、並列処理を行う場合、ｎ
個に並列展開したときｎ通りのフレームパターン
検出状態が生じ、各状態に対応してそれぞれ１個
の同期保護回路を設けなくてはならないという欠
点がある。
個に並列展開したときｎ通りのフレームパターン
検出状態が生じ、各状態に対応してそれぞれ１個
の同期保護回路を設けなくてはならないという欠
点がある。
本発明は、第１図の原理図に示す様に、直列信
号をｎ個の並列信号に展開したｎ通りのフレーム
パターンを検出するフレームパターン状態１〜ｎ
検出回路１２−１〜１２−ｎと、該検出回路の一
つで検出された状態を入力保持する状態保持回路
１８と、該フレームパターン状態１〜ｎ検出回路
１２−１〜１２〜ｎで検出されたフレームパター
ン状態検出パルス信号が供給され、該フレームパ
ターンの同期が外れた時アラーム信号を出力する
リセツトカウンタ１３と、該保持回路の制御によ
りフレームパターン状態１〜ｎ検出回路１２−１
〜１２−ｎの一つをリセツトカウンタ１３に接続
するｎ−１セレクタ１７と、該セレクタ１７から
の出力とフレームカウンタ１４からの出力により
フレームパルスの一致を検出する一致検出回路１
５と、該アラーム信号出力と該一致検出回路１５
の不一致を示す出力との論理積によりパルス信号
を出力する第１のゲート１６と、該第１のゲート
１６のパルス信号が入力されている期間、該状態
保持回路１８へクロツクを供給する第２のゲート
２１と、同期外れ以前にフレームパターンを検出
していた第ｋ番目のフレームパターン状態１〜ｎ
検出回路より先行する第１〜ｋ−１番目のフレー
ムパターン状態１〜ｎ検出回路で同期外れ発生時
にフレームパターンを検出した場合、該状態保持
回路１８で該検出状態を保持しないように該状態
保持回路１８の入力を制御する論理和回路と、該
フレームパターン状態１〜ｎ検出回路１２−１〜
１２−ｎの出力の論理積を出力するアンドゲート
とを備えたカウンタ停止制御回路１９と、同期外
れ発生時に該第１のゲート１６からの出力と該フ
レームパターン状態１〜ｎ検出回路１２−１〜１
２−ｎのアンドゲートの出力から禁止パルスを該
フレームカウンタ１４へ出力する第３のゲート２
０とを有することを特徴とするフレーム同期回路
により解決される。
号をｎ個の並列信号に展開したｎ通りのフレーム
パターンを検出するフレームパターン状態１〜ｎ
検出回路１２−１〜１２−ｎと、該検出回路の一
つで検出された状態を入力保持する状態保持回路
１８と、該フレームパターン状態１〜ｎ検出回路
１２−１〜１２〜ｎで検出されたフレームパター
ン状態検出パルス信号が供給され、該フレームパ
ターンの同期が外れた時アラーム信号を出力する
リセツトカウンタ１３と、該保持回路の制御によ
りフレームパターン状態１〜ｎ検出回路１２−１
〜１２−ｎの一つをリセツトカウンタ１３に接続
するｎ−１セレクタ１７と、該セレクタ１７から
の出力とフレームカウンタ１４からの出力により
フレームパルスの一致を検出する一致検出回路１
５と、該アラーム信号出力と該一致検出回路１５
の不一致を示す出力との論理積によりパルス信号
を出力する第１のゲート１６と、該第１のゲート
１６のパルス信号が入力されている期間、該状態
保持回路１８へクロツクを供給する第２のゲート
２１と、同期外れ以前にフレームパターンを検出
していた第ｋ番目のフレームパターン状態１〜ｎ
検出回路より先行する第１〜ｋ−１番目のフレー
ムパターン状態１〜ｎ検出回路で同期外れ発生時
にフレームパターンを検出した場合、該状態保持
回路１８で該検出状態を保持しないように該状態
保持回路１８の入力を制御する論理和回路と、該
フレームパターン状態１〜ｎ検出回路１２−１〜
１２−ｎの出力の論理積を出力するアンドゲート
とを備えたカウンタ停止制御回路１９と、同期外
れ発生時に該第１のゲート１６からの出力と該フ
レームパターン状態１〜ｎ検出回路１２−１〜１
２−ｎのアンドゲートの出力から禁止パルスを該
フレームカウンタ１４へ出力する第３のゲート２
０とを有することを特徴とするフレーム同期回路
により解決される。
本発明によれば、フレームパターン状態検出回
路１２−１〜１２−ｎのいずれかにより検出され
たフレームパターン状態が状態保持回路１８に保
持され、同期保護を行うべきフレームパターン状
態は状態保持回路１８からから与える選択信号に
より、ｎ−１セレクタ１７によつてとり出され
る。また一致検出回路１５の他にカウンタ停止制
御回路１９により、ハンテイング時フレームカウ
ンタ１４を停止するべきか否かをフレームパター
ン状態検出回路でのフレームパターン検出状態に
よつて制御し、これによつてフレーム同期は即時
シフト方式として実現される。
路１２−１〜１２−ｎのいずれかにより検出され
たフレームパターン状態が状態保持回路１８に保
持され、同期保護を行うべきフレームパターン状
態は状態保持回路１８からから与える選択信号に
より、ｎ−１セレクタ１７によつてとり出され
る。また一致検出回路１５の他にカウンタ停止制
御回路１９により、ハンテイング時フレームカウ
ンタ１４を停止するべきか否かをフレームパター
ン状態検出回路でのフレームパターン検出状態に
よつて制御し、これによつてフレーム同期は即時
シフト方式として実現される。
本発明を図示実施例につき説明する。
第２図は本発明の一実施例の同期回路のブロツ
ク図である。
ク図である。
図において、第１図対応の回路は同一番号にて
示す。
示す。
本実施例では並列数ｎが４（ｎ＝４）の場合を
示す。
示す。
並列変換されたデータ１〜データ４が供給され
るシフトレジスタ１１は各データに対して３段の
フリツプフロツプ回路をもつ。
るシフトレジスタ１１は各データに対して３段の
フリツプフロツプ回路をもつ。
並列展開されたフレームパターンはフレームパ
ターン状態に応じて各データの各フレームビツト
の出力が１になるようにフリツプフロツプ回路の
出力部からとり出されて否定論理積回路からなる
フレームパターン状態１〜４検出回路へ接続す
る。
ターン状態に応じて各データの各フレームビツト
の出力が１になるようにフリツプフロツプ回路の
出力部からとり出されて否定論理積回路からなる
フレームパターン状態１〜４検出回路へ接続す
る。
先ず、同期外れ状態から後方保護により同期確
立までを説明する。
立までを説明する。
例えば、ハンテイングにより状態３が検出され
たと仮定すると、フレームパターン状態３検出回
路１２−３の出力がローレベルになり、この情報
がカウンタ停止制御回路１９のオアゲートを通つ
て状態保持回路１８に保持される。
たと仮定すると、フレームパターン状態３検出回
路１２−３の出力がローレベルになり、この情報
がカウンタ停止制御回路１９のオアゲートを通つ
て状態保持回路１８に保持される。
状態保持回路１８の第３番目出力からはローレ
ベル信号が４−１セレクタ１７に与えられるの
で、フレームパターン状態３検出回路１２−３の
状態３の検出パルスのローレベル出力のみが４−
１セレクタ１７のハイレベル出力としてフレーム
パターン検出信号となる。
ベル信号が４−１セレクタ１７に与えられるの
で、フレームパターン状態３検出回路１２−３の
状態３の検出パルスのローレベル出力のみが４−
１セレクタ１７のハイレベル出力としてフレーム
パターン検出信号となる。
この時カンウタ停止制御回路１９のアンドゲー
ト出力はローレベルとなるのでゲート２０の出力
はハイレベルとなり禁止信号が解除される。
ト出力はローレベルとなるのでゲート２０の出力
はハイレベルとなり禁止信号が解除される。
従つてフレームカウンタ１４はその時点より１
フレーム毎にローレベルのフレームパルスを出力
する。
フレーム毎にローレベルのフレームパルスを出力
する。
一致検出回路１５ではこのフレームパルスと４
−１セレクタ１７出力のフレームパターン検出信
号の一致が取られローレベルの一致出力が得られ
る。
−１セレクタ１７出力のフレームパターン検出信
号の一致が取られローレベルの一致出力が得られ
る。
従つて、アンドゲート１６の出力はローレベル
となり、その結果オアゲート２１の出力はハイレ
ベルのままとなるのでオアゲート２１介する状態
保持回路１８へのクロツクを阻止する。
となり、その結果オアゲート２１の出力はハイレ
ベルのままとなるのでオアゲート２１介する状態
保持回路１８へのクロツクを阻止する。
このため状態保持回路１８の４本の出力は１フ
レーム後にフレームカンウタ１４のＦパルス出力
がローレベルになるまでは保持される。
レーム後にフレームカンウタ１４のＦパルス出力
がローレベルになるまでは保持される。
１フレーム後にフレームカンウタ１４のフレー
ムパルス出力がローレベルになるとき、状態保持
回路１８の出力は前フレームでフレームパターン
が状態１〜４のどれで検出されたか記憶している
ので、４−１セレクタ１７の出力は状態１〜４の
うち前フレームで検出されたものと同じ状態で検
出された場合のみ、即ち状態３検出回路１２−３
からの検出パルスのみを通過させることになる。
ムパルス出力がローレベルになるとき、状態保持
回路１８の出力は前フレームでフレームパターン
が状態１〜４のどれで検出されたか記憶している
ので、４−１セレクタ１７の出力は状態１〜４の
うち前フレームで検出されたものと同じ状態で検
出された場合のみ、即ち状態３検出回路１２−３
からの検出パルスのみを通過させることになる。
この結果、状態３が検出された場合のみ一致検
出回路１５の出力がローレベルとなる。
出回路１５の出力がローレベルとなる。
仮に前フレームと同じ状態でフレームパターン
が検出されなかつた場合は即座にハンテイング状
態に戻る。
が検出されなかつた場合は即座にハンテイング状
態に戻る。
この４−１セレクタ１７からのフレームパター
ン検出信号は同期保護として動作するリセツトカ
ウンタ１３に供給され、同期の後方保護として所
定回数フレームパターンが検出されると同期が確
立される。この結果リセツトカウンタ１３の出力
は同期確立状態のローレベルを出力する。
ン検出信号は同期保護として動作するリセツトカ
ウンタ１３に供給され、同期の後方保護として所
定回数フレームパターンが検出されると同期が確
立される。この結果リセツトカウンタ１３の出力
は同期確立状態のローレベルを出力する。
同期確立状態で状態保持回路１８の出力とフレ
ームカウンタ１４の出力により、データ１〜４が
フレーム上のどの位置のデータであるか確立でき
るので、図示されないスイツチ回路を制御してシ
フトレジスタ１１の各フリツプフロツプよりデー
タを取り出せば、各チヤンネルのデータが復調さ
れる。一旦同期確立状態となるとアンドゲート１
６の出力はローレベルのままとなるのでフレーム
パターン状態３検出回路１２−３から検出パルス
がなくても直ちにハンテイング状態にはならな
い。即ち状態保持回路１８の出力は変化せず、ま
たフレームカウンタ１４も１フレーム毎にフレー
ムパルスを出力する。
ームカウンタ１４の出力により、データ１〜４が
フレーム上のどの位置のデータであるか確立でき
るので、図示されないスイツチ回路を制御してシ
フトレジスタ１１の各フリツプフロツプよりデー
タを取り出せば、各チヤンネルのデータが復調さ
れる。一旦同期確立状態となるとアンドゲート１
６の出力はローレベルのままとなるのでフレーム
パターン状態３検出回路１２−３から検出パルス
がなくても直ちにハンテイング状態にはならな
い。即ち状態保持回路１８の出力は変化せず、ま
たフレームカウンタ１４も１フレーム毎にフレー
ムパルスを出力する。
次に、同期確立状態から同期外れの前方保護に
よりハンテイング状態までを説明する。
よりハンテイング状態までを説明する。
フレームパターンが検出されず、４−１セレク
タから検出パルスが出力されないとリセツトカウ
ンタ１３は不検出を所定回数カウントするまでア
ラームを出さず同期外れの前方保護を行なう。
タから検出パルスが出力されないとリセツトカウ
ンタ１３は不検出を所定回数カウントするまでア
ラームを出さず同期外れの前方保護を行なう。
リセツトカウンタ１３が所定回数の不検出をカ
ウントすると出力はアラームのハイレベルとなり
前述のハンテイング状態になる。
ウントすると出力はアラームのハイレベルとなり
前述のハンテイング状態になる。
この時、状態保持回路１８の第３番目のフリツ
プフロツプは状態を保持しており、一方の出力は
ローレベル、他方の出力はハイレベルである。
プフロツプは状態を保持しており、一方の出力は
ローレベル、他方の出力はハイレベルである。
このハイレベル出力がカウンタ停止制御回路１
９のオアゲートに入力されているので仮に状態１
あるいは状態２のフレームパルス（ローレベル）
が検出されてもオアゲートで阻止され状態保持回
路１８の第１番目あるいは第２番目のフリツプフ
ロツプには保持されない。
９のオアゲートに入力されているので仮に状態１
あるいは状態２のフレームパルス（ローレベル）
が検出されてもオアゲートで阻止され状態保持回
路１８の第１番目あるいは第２番目のフリツプフ
ロツプには保持されない。
この動作は並列変換されたデータにおけるフレ
ームパターンの検出を、直列データにおける検出
と全く同じ条件で行なおうとするためである。
ームパターンの検出を、直列データにおける検出
と全く同じ条件で行なおうとするためである。
つまり、直列データの場合、ハンテイング再開
は以前に同期状態であつたパターン位置より時間
的に後続するビツトのフレームパターンを検出す
るのであつて、決して先行するビツトのフレーム
パターンの検出はできない。
は以前に同期状態であつたパターン位置より時間
的に後続するビツトのフレームパターンを検出す
るのであつて、決して先行するビツトのフレーム
パターンの検出はできない。
ところが、並列変換されたデータの場合、ハン
テイングの再開時は第３番目のフレームパターン
状態検出回路１２−３より先行する第１番目ある
いは第２番目の状態検出回路１２−１，１２−２
でフレームパターンが検出されるいわゆる逆シフ
トが発生する可能性がある。
テイングの再開時は第３番目のフレームパターン
状態検出回路１２−３より先行する第１番目ある
いは第２番目の状態検出回路１２−１，１２−２
でフレームパターンが検出されるいわゆる逆シフ
トが発生する可能性がある。
この状態は直列データでは有り得ない状態なの
で状態保持回路１８へは状態保持しないようカウ
ンタ停止制御回路１９内の３つのオア回路により
禁止している。
で状態保持回路１８へは状態保持しないようカウ
ンタ停止制御回路１９内の３つのオア回路により
禁止している。
この禁止動作はハンテイング再開時のみで次の
フレーム以降は行なわない。
フレーム以降は行なわない。
本発明によれば、データ速度の低速化によりデ
ータ処理回路の構成が容易になり、同期保護回路
の数が減少し、一つの同期保護回路にて即時シフ
ト方式の同期が可能となる等、その作用効果は極
めて大きい。
ータ処理回路の構成が容易になり、同期保護回路
の数が減少し、一つの同期保護回路にて即時シフ
ト方式の同期が可能となる等、その作用効果は極
めて大きい。
第１図は本発明の原理図、第２図は本発明一実
施例のフレーム同期回路のブロツク図、第３図は
フレームパターン配列図、第４図は従来のフレー
ム同期回路のブロツク図である。 図において、１，１１はシフトレジスタ、２−
１〜４，１２−１〜ｎはフレームパターン状態１
〜ｎ検出回路、３−１〜４，１３はリセツトカウ
ンタ、４−１〜４はフレームカウンタ１〜４、１
４はフレームカウンタ、５−１〜４，１５は一致
検出回路、６−１〜４，１６，２０，２１はゲー
ト、１７は４−１若しくはｎ−１セレクタ、１８
は状態保持回路、１９はカウンタ停止制御回路で
ある。
施例のフレーム同期回路のブロツク図、第３図は
フレームパターン配列図、第４図は従来のフレー
ム同期回路のブロツク図である。 図において、１，１１はシフトレジスタ、２−
１〜４，１２−１〜ｎはフレームパターン状態１
〜ｎ検出回路、３−１〜４，１３はリセツトカウ
ンタ、４−１〜４はフレームカウンタ１〜４、１
４はフレームカウンタ、５−１〜４，１５は一致
検出回路、６−１〜４，１６，２０，２１はゲー
ト、１７は４−１若しくはｎ−１セレクタ、１８
は状態保持回路、１９はカウンタ停止制御回路で
ある。
Claims (1)
- 【特許請求の範囲】 １ 直列信号をｎ個の並列信号に展開したｎ通り
のフレームパターンを検出するフレームパターン
状態１〜ｎ検出回路１２−１〜１２−ｎと、 該検出回路の一つで検出された状態を入力保持
する状態保持回路１８と、 該フレームパターン状態１〜ｎ検出回路１２−
１〜１２−ｎで検出されたフレームパターン状態
検出パルス信号が供給され、該フレームパターン
の同期が外れた時アラーム信号を出力するリセツ
トカウンタ１３と、 該保持回路の制御によりフレームパターン状態
１〜ｎ検出回路１２−１〜１２〜ｎの一つをリセ
ツトカウンタ１３に接続するｎ−１セレクタ１７
と、 該セレクタ１７からの出力とフレームカウンタ
１４からの出力によりフレームパルスの一致を検
出する一致検出回路１５と、 該アラーム信号出力と該一致検出回路１５の不
一致を示す出力との論理積によりパルス信号を出
力する第１のゲート１６と、 該第１のゲート１６のパルス信号が入力されて
いる期間、該状態保持回路１８へクロツクを供給
する第２のゲート２１と、 同期外れ以前にフレームパターンを検出してい
た第ｋ番目のフレームパターン状態１〜ｎ検出回
路より先行する第１〜ｋ−１番目のフレームパタ
ーン状態１〜ｎ検出回路で同期外れ発生時にフレ
ームパターンを検出した場合、該状態保持回路１
８で該検出状態を保持しないように該状態保持回
路１８の入力を制御する論理和回路と、該フレー
ムパターン状態１〜ｎ検出回路１２−１〜１２〜
ｎの出力の論理積を出力するアンドゲートとを備
えたカウンタ停止制御回路１９と、 同期外れ発生時に該第１のゲート１６からの出
力と該フレームパターン状態１〜ｎ検出回路１２
−１〜１２−ｎのアンドゲートの出力から禁止パ
ルスを該フレームカウンタ１４へ出力する第３の
ゲート２０とを有することを特徴とするフレーム
同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095703A JPS63260333A (ja) | 1987-04-17 | 1987-04-17 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095703A JPS63260333A (ja) | 1987-04-17 | 1987-04-17 | フレ−ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260333A JPS63260333A (ja) | 1988-10-27 |
| JPH0553420B2 true JPH0553420B2 (ja) | 1993-08-10 |
Family
ID=14144864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095703A Granted JPS63260333A (ja) | 1987-04-17 | 1987-04-17 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260333A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776606B2 (ja) * | 1990-02-26 | 1998-07-16 | 日本電気 株式会社 | フレーム同期装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141913A (ja) * | 1974-10-07 | 1976-04-08 | Fujitsu Ltd | Heiretsugatafureemudokihoshiki |
| JPS61257038A (ja) * | 1985-05-10 | 1986-11-14 | Nec Corp | フレ−ム同期回路 |
-
1987
- 1987-04-17 JP JP62095703A patent/JPS63260333A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63260333A (ja) | 1988-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404675A (en) | Frame detection and synchronization system for high speed digital transmission systems | |
| US4284953A (en) | Character framing circuit | |
| US5197086A (en) | High speed digital clock synchronizer | |
| JPH0553420B2 (ja) | ||
| JP2621668B2 (ja) | フレーム同期回路 | |
| US4637037A (en) | Biphase signal receiver | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| JPS6010833A (ja) | フレ−ムパタ−ン検出回路 | |
| US7752506B1 (en) | FIFO memory error circuit and method | |
| US6983299B1 (en) | Programmable digital filter implementation for loss-of-signal detection for serial communications applications | |
| JPH04291536A (ja) | フレーム同期回路 | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JP2948894B2 (ja) | フレーム同期回路 | |
| KR100270335B1 (ko) | 동기보호정보를순회시킨프레임동기장치 | |
| JPH04323928A (ja) | フレーム同期装置 | |
| JPH0371734A (ja) | フレーム同期回路 | |
| JP2680953B2 (ja) | フレーム同期回路 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPS61257038A (ja) | フレ−ム同期回路 | |
| JPH08307405A (ja) | フレーム同期検出装置 | |
| JPH0380726A (ja) | 並列検出型フレーム同期方法とその回路並びにｐｃｍ伝送装置 | |
| JPH03201635A (ja) | フレーム同期回路 | |
| JPS59161144A (ja) | フレ−ム同期化回路 | |
| JPS6248826A (ja) | フレ−ム同期方式 | |
| JPH0544685B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |