JPH055380B2 - - Google Patents

Info

Publication number
JPH055380B2
JPH055380B2 JP61065567A JP6556786A JPH055380B2 JP H055380 B2 JPH055380 B2 JP H055380B2 JP 61065567 A JP61065567 A JP 61065567A JP 6556786 A JP6556786 A JP 6556786A JP H055380 B2 JPH055380 B2 JP H055380B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
charge transfer
source
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61065567A
Other languages
English (en)
Other versions
JPS61224357A (ja
Inventor
Yohanesu Maria Perufuromu Maruserinusu
Uiremu Surotsutobuumu Yan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS61224357A publication Critical patent/JPS61224357A/ja
Publication of JPH055380B2 publication Critical patent/JPH055380B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Polarising Elements (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Description

【発明の詳細な説明】 本発明は半導体本体（semiconductor body）
を具える電荷転送装置に関するものであつて、出
力段に向つて情報を離散的電荷パケツト
（charge packet）の形で蓄積かつ転送する電荷
転送チヤネルがその表面で規定され、電荷転送チ
ヤネルは電荷パケツトを一時的に蓄積かつ読取る
ゾーンと、読取られた電荷パケツトを排出し
（draining）、かつ次の電荷パケツトを蓄積かつ読
取るよう上記のゾーンを備えるリセツト・トラン
ジスタを形成する絶縁ゲート電界効果トランジス
タを有し、該トランジスタが上記のゾーンに結合
されたソース領域と、間欠的にトランジスタを導
通にしたり非導通にするクロツク電圧源に接続さ
れた絶縁ゲートと、適当なドレイン電圧を印加す
る手段に接続されたドレイン領域とを具えてい
る。その様な装置は既知であり、なかんずくシ
ー・エツチ・セキン（C.H.Sequin）とエム・エ
フ・トムプセツト（M.F.Tompsett）の「電荷転
送装置（Charge Transfer Devices）」、アカデ
ミツクプレス社（Academic Press Inc.）、1975
年、第3.14b図、頁53および関連する記述から既
知である。本発明はｎチヤネル表面装置（ｎ−
channel surface device）を引用した以下の記述
で説明されようが、しかし本発明はまたｐチヤネ
ル装置および埋込みチヤネルタイプの装置にも使
えることは評価されよう。
一般にその様な電荷転送装置はｐ形シリコン基
板を具え、これはその表面にクロツク電極システ
ムを持ち、それは薄い絶縁層によつて半導体材料
から分離されている。適当なクロツク電圧がクロ
ツク電極に印加されると、よく知られた様に電子
によつて構成された電荷パケツトは電荷転送チヤ
ネルを通つて読取りゾーンに流れる。このゾーン
はクロツク電極の行の端部で半導体本体に拡散も
しくは注入によつて与えられたn+表面ゾーンで
構成されている。電荷パケツトがゾーン中に蓄積
されると、これは半導体本体中に集積された増幅
器によつて検出できる電圧変化となる。かくして
各電荷パケツトは非破壊（non−destructive）形
態で読出される。リセツト・トランジスタは新し
い電荷パケツトが供給される前にn+ゾーンに適
当な正電位を印加するのに役立つている。最大電
荷パケツトをn+ゾーンに完全に蓄積できるよう、
この電位は充分に正であるべきである。この目的
で、リセツト・トランジスタのドレインに、利用
できる最高電圧、すなわち一般に＋5Vになる供
給電圧VDDを印加するのが通例である。もし一般
にこのリセツト・トランジスタがエンハンスメン
ト型、すなわちトランジスタを導通させるために
0V以上の正の電圧がゲート電極に必要とされる
タイプのものであるなら、5V以上のゲート電圧
がリセツト・トランジスタのソースを構成する
n+読取りゾーンを5Vの電源電圧にリセツトする
ことが必要である。ゲート電圧に対する特定の値
は8Vである。電源電圧はたつた5Vであるから、
例えば電荷ポンプ（charge pump）の様な別回
路がこの高いゲート電圧に対して必要とされる。
もし空乏型（depletion type）のリセツト・ト
ランジスタ、すなわちゲート電極において0Vで
既に導通しているトランジスタを使用することが
可能であるなら、リセツト・トランジスタは電源
電圧に等しいクロツク電圧で動作できる。しか
し、たとえ負電圧がゲート電極に印加されていて
も、これ等のトランジスタはしばしばソース領域
とドレイン領域の間に充分な絶縁を与えないこと
が見出されている。このことは次の様に説明され
よう。すなわち、トランジスタを非導通にするた
めに、負電圧がゲート電極に印加されなければら
なず、それは非常に大きいので、すべての電子は
ソースとドレインの間で打込みｎ型チヤネルから
除去される。しかしながら、ｎ型チヤネル領域が
完全に空乏化される前に、ホールの蓄積が表面で
起こることは可能である。もしゲート電極におけ
る電圧が更に小さくなると、このことは打込みチ
ヤネルの非空乏部分に最早や影響を及ぼさず、そ
の結果、漏洩通路がソースとドレインの間に残留
する。1nAと言う非常に小さい漏洩電流によつて
既に10％の電荷の損失が起こり得るので、リセツ
ト・トランジスタとして空乏型の電界効果トラン
ジスタを使用することは実際上除外されている。
本発明はとりわけエンハンスメント型の電界効
果トランジスタを使いながら、高いゲート電圧を
回避することをその目的としている。本発明はと
りわけ次の様な事実の認識をもとにしており、そ
れは、リセツト・トランジスタのドレインにおけ
る電位を電源電圧より低い値に減少することによ
つて、リセツト・トランジスタのゲート電極が電
源電圧に等しい電圧でクロツクされ得るというこ
とである。
本発明による電荷転送装置は、上記のドレイン
電圧印加手段が補助トランジスタである第２の絶
縁ゲート電界効果トランジスタを具え、そのゲー
トとドレインは電源電圧である固定電圧V1を印
加でき、かつそのソースがリセツト・トランジス
タのドレイン領域および補助トランジスタを通し
て電流を流す電流供給手段に接続され、第２の絶
縁ゲート電界効果トランジスタとリセツト・トラ
ンジスタのゲートは実質的に同じしきい値電圧を
有し、かつリセツト・トランジスタのゲートがク
ロツク電圧源に接続され、それにより、リセツ
ト・トランジスタの導通状態で、電圧V1がリセ
ツト・トランジスタのゲートに印加されることを
特徴としている。
補助電界効果トランジスタのソースの電圧は小
さいリセツト電圧を持ち、それはリセツト・トラ
ンジスタのドレインに印加される。補助トランジ
スタが電源電圧に等しいゲート電圧で導通されて
いるから、リセツト・トランジスタもまた電源電
圧に等しいゲート電圧で導通されよう。リセツ
ト・トランジスタと補助トランジスタのチヤネル
領域は少なくとも実際上等しいしきい値電圧を得
るために少なくとも実際上同じ寸法を持つている
ことが好ましい。
ここで述べられたタイプの電荷転送装置におい
て、出力段とクロツク電極の間に一般にブロツキ
ング・ゲートが配列され、これは動作の間に固定
電圧が印加されかつ読取りゾーンに対するクロツ
ク電圧の漏話を回避するのに役立つている。この
ゾーンに印加された電圧は、この電極の下で、一
方では電荷を最終クロツク電極の下から読取りゾ
ーンに転送するほど充分低く、他方では最大電荷
パケツトが読取りゾーンに完全に蓄積できるほど
高く、かつブロツキング・ゲートの下に部分的に
蓄積されていない電位バリアが誘起される様なも
のでなくてはならない。適当な高さの電位バリア
がブロツキング・ゲートの下で、ドレインにおい
て（従つてソースにおいて）小さい電圧で得られ
る様な好ましい実施例は、電荷転送チヤネルの上
で、電荷転送方向に見て、出力段の上記のゾーン
の前面に絶縁ゲートが配設され、この絶縁ゲート
は補助電界効果トランジスタのソースに接続され
ていることを特徴としている。
本発明は具体的により、いくつかの実施例と図
面を参照して更に詳しく説明されよう。
第１図は、本発明による電荷転送装置の一部
分、すなわち、出力段を出力段の前の最後の２つ
のクロツク電極を構成する部分を線図的に示して
いる。この装置は通常の厚さと組成を有するｐ型
シリコン本体１で与えられ、そこには電荷転送チ
ヤネル５が規定されている。本体１はその表面に
電極システムが備えられ、その電極システムは例
えば２酸化シリコンおよび／または窒化シリコン
の様な絶縁層（示されていない）によつて表面２
から絶縁されている。電極システムについては、
最後の２つのクロツク電極３と４が示されてお
り、これはそれぞれ蓄積部分３ａおよび４ａと、
転送部分３ｂおよび４ｂそれぞれ具えている。蓄
積部分３ａ，４ａより勤かばかり厚い酸化物層を
備える転送部分３ｂ，４ｂは、半導体本体中に電
位バリアを誘起し、従つてよく知られた様に装置
が２相表面CCDとして動作するのに役立つてい
る。電極３はクロツク電圧φ2によつて制御され、
一方、電極４はクロツク電圧φ1によつて制御さ
れる。もちろん本発明はこのケースに限定され
ず、３相あるいは４相あるいは多相CCD，BBD
あるいは埋込みチヤネル型のCCDにもまた使用
されよう。更に、クロツク電極３と４の外に、装
置は電極３と４の前面の行に配列されている多数
の別のクロツク電極から構成されることも明らか
であろう。
最終クロツク電極の後にn+ゾーン７を有する
出力段が位置され、そこでは転送された電荷（電
子パケツト）が読出されるために一時的に蓄積で
きる。この目的で、n+ゾーンは線図的に示され
た接続８を経由して出力増幅器９に接続され、こ
の増幅器は１例として、本実施例では電界効果ト
ランジスタ１０を具えるソース・フオロアによつ
て構成されている。このトランジスタのゲートは
導体８を経由してn+ゾーン７に接続されている。
トランジスタ１０のドレインは電源電圧VDDに接
続されている。ソースは抵抗１１を経由してアー
スに接続されている。出力端子１２を通して、増
幅された出力信号はトランジスタ１０のソースか
ら導くことができる。
n+ゾーン７を毎回参照レベルにリセツトする
ために、絶縁ゾーン１３、n+ゾーンの形をした
ドレイン１４およびゾーン７によつて構成された
ソースを有するリセツト・トランジスタによつて
出力段が備えられている。ゲート電極１３はクロ
ツク電圧φrによつて駆動されている。
ゾーン７と最終クロツク電極４の間に、出力ゲ
ート（OG：output gate）と名付けられた付加
ゲート１６が配設され、これには固定電位が印加
される。この出力ゲートはゾーン７に対して、ク
ロツク電極３，４に印加されたクロツク電圧の漏
話を妨げるのに役立つている。出力ゲート１６の
構成はクロツク電極３，４の構成と同一であり、
部分１６ａは薄い酸化物上に備えられ、そして部
分１６ｂは厚い酸化物上に備えられている。
半導体本体には、例えば適当な基板電圧VSBを
印加するため接続１７を持つ裏側が更に備えられ
ている。
通常そうであることとは対照的に、すなわちリ
セツト・トランジスタのドレイン１４を最高電圧
（電源電圧VDD）に接続することに対比して、も
つと低い電圧がドレインに印加されている。その
結果、ゲート１３は電源電圧に等しい電圧によつ
て制御でき、一方、さもなければ電源電圧より高
い電圧を発生するのに必要な回路を回避すること
ができる。リセツト電圧VRは回路１８によつて
発生され、この回路は２つの絶縁ゲート電界効果
トランジスタT1とT2の直列結合のみによつて主
として構成されている。トランジスタT1は、そ
れ等２つが共に正の電源電圧VDDが印加されてい
るドレイン２０およびゲート２１と、接続２３を
通してリセツト・トランジスタのドレイン１４に
接続されているソース２２から構成されている。
トランジスタT1はリセツト・トランジスタ７，
１３，１４と同じかまたは少なくとも同じしきい
値電圧を持つものと仮定されている。従つて、ト
ランジスタT1の長さ／幅寸法は、いわゆる短チ
ヤネル効果によつてしきい値電圧が異なることを
避けるためにリセツト・トランジスタの長さ／幅
寸法に等しい。適当な値の電流がトランジスタ
T1を通つて流れると、トランジスタT1のソース
２２は所望のリセツト電圧VRに調節され、これ
は電源電圧VDDより低い。更にトランジスタT1と
リセツト・トランジスタのしきい値電圧が等しい
かあるいは少なくとも実質的に等しいと言う事実
により、リセツト・トランジスタが電源電圧VDD
に等しいクロツク電圧によつて制御される場合、
リセツト・トランジスタが導通となり、従つてリ
セツト・トランジスタのソース７が正確に電圧
VRにリセツトできる様にリセツト電圧VRの値は
常にそのようになつている。電流を調節するため
に、T1は第２トランジスタT2に接続され、その
ドレイン２４はT1のソース２２に接続され、そ
のゲート２５はT1のソース２２に接続され、そ
してそのソース２６は負の電源あるいはアースに
接続されている。
動作中、例えば−2.5Vの基板電圧VSBがｐ型基
板１に印加される。電源電圧VDDに等しい例えば
5Vの高レベルと0Vの低レベルを有するクロツク
電圧φ1，φ2は、リセツト・トランジスタのクロ
ツク電極３，４とゲート１３に印加されている。
T1とT2の間のノード２７における電位、従つて
ゾーン１４とブロツキング・ゲート１６における
電位は今後更に詳しくは説明される様に、適当な
トランジスタT1とT2に配分することにより簡単
なやり方で調節できる。
MOSトランジスタの電流−電圧関係は近似的
に次の方程式によつて記述できる。
ID＝β／２ Ｗ／Ｌ（VGS−VT）2 (1) ここでβ＝μo・Cpx＝電荷キヤリアの移動度と
酸化物キヤパシタンスの積であり、Ｗ／Ｌはチヤ
ネルの幅対長さ比（width−to−length ratio）
であり、VGSはゲートとソースの間の電圧差であ
り、そしてVTはトランジスタのしきい値電圧で
ある（例えばセー〔Sze′〕の「半導体装置の物理
〔Physics of Semiconductor device〕」、第２版、
ウイレイ・アンド・サイズ〔Wiley and Sons〕
社、ニユーヨーク、1981年、更に特定すれば頁
442を見られたい）。通常のMOSプロセスにおけ
る規格値は、しきい値電圧VTが1V、β/2が約
20／μA／V2である。トランジスタT1に対するＷ／ Ｌ比が１に等しく選ばれると、方程式(1)はT1に
対し次の様に書ける。
ID＝20（VGS−１）2＝20（５−１−V2727）2＝20（４−
V27）2 ここでV27は接合２７における電圧である。ト
ランジスタT2に対しＷ／Ｌ比は１／10に選ばれ
ている。方程式(1)から出発して、トランジスタ
T2に対して次式が成立する。
ID＝20・１／10（V27−１）2 T1とT2が共に1Vのしきい値電圧を有するもの
と仮定されている。等しい大きな電流が双方のト
ランジスタを流れるから、次式が出てくる。
１／10（V27−１）2＝（４−V27）2 これからV27に対し約3.1Vの値が出てくる。す
るとT1とT2を通つて流れる電流は約20μAであ
る。この値はゾーン７をリセツトするのに充分大
きく、また容量性漏話を排出するのに充分大き
い。
従つて、接続２３を経由して、5Vの代わりに
約3Vのもつと低い電圧がドレイン・ゾーン１４
と読取りゾーン７に印加され、その結果、電源電
圧に等しい電圧5Vがゾーン７をリセツトするた
めにゲート１３に印加できる。このことを例示す
るために、第２図は基板１の表面２において動作
の間に生起する電位の線図を示している。通常、
技術文献に示されている様に、正の電位が下向き
の方向にプロツトされている。第２図は、電圧
5Vがクロツク電極３（φ2）に印加され、電圧0V
がクロツク電極４（φ1）に印加されている状況
を例示している。クロツク電極３の下に電位井戸
（potential well）が形成され、そこに電荷パケ
ツト２９が蓄積されている。クロツク電極４
（φ1）の下に電位バリア３０が形成されている。
電荷パケツト２９は知られた様に、クロツク電極
４に電圧5Vを、クロツク電極３に電圧0Vを印加
することによつて１つの位置づつシフトできる。
約3Vの固定電圧V27がブロツキング・ゲート１６
に印加される。その結果、電極１６の下で電位３
１が誘起され、これはφ1が5Vから0Vに移ると、
クロツク電極４の下に蓄積された電荷が電位レベ
ル３１を横切つて読取りゾーン７に流れる。何の
電荷パケツトも存在しない場合、読取りゾーンの
電位レベル３２は接合２７における電位に等し
い。電位井戸３２に電荷パケツト３３が蓄積で
き、それはもちろん電荷が電極１６の下に部分的
に蓄積されるほど大きくてはならず、その結果、
電荷パケツトの正しい読取りは不可能になる。右
側では、電荷パケツト３３は電位バリア３４によ
つて制限され、この電位バリアは電圧0Vがリセ
ツト・トランジスタのゲート電極１３に印加され
る場合に形成されるものである。読取りのあと、
電源電圧に等しい電圧5Vはリセツト・トランジ
スタのゲート電極１３に印加され、この電圧は電
位レベル３５に対応している。もしリセツト・ト
ランジスタ７，１３，１４のしきい値電圧がトラ
ンジスタT1のしきい値電圧に等しくかつまた1V
に等しいものと仮定されると、その電圧がT1の
ゲート電極２１におけるゲート電圧に等しいとこ
ろの、ゲート電極１３における5Vという電圧は、
リセツト・トランジスタが閉成され（導通とな
り）従つて電荷パケツト３３が排出されることを
保証するのに充分であることが評価されよう。ゾ
ーン７における電圧レベルがゾーン１４における
電圧、すなわち導通トランジスタT1のソース２
２における電圧に等しくなるまでリセツト・トラ
ンジスタは導通し続ける。
ここに記載された実施例において、ゲート２７
（T1のソース２２）の電圧はまたブロツキング・
ゲート１６ａ，１６ｂに印加される。電荷パケツ
トがクロツク電極３の下の領域からクロツク電極
４の下の領域に転送されると、クロツク電極３の
下の電位井戸とクロツク電極４の下の電位バリア
はそれぞれ上昇されおよび降下される。電源電圧
が限界しきい値電圧を大きく越える場合、バリア
３１を経由して転送されるべき電荷パケツトから
のある量の電荷がリセツト・トランジスタを経由
して早期に失われると言う可能性が存在する。第
３図はこの問題を解決する簡単な方法を示してい
る。原則として、この解決法は、ブロツキング・
ゲート１６の部分１６ｂが部分１６ａと一緒に固
定電位を最早や印加されないが、しかしゾーン７
の側に位置している部分１６ａのみが固定電位を
印加され、一方、変化する電圧が部分１６ｂに印
加されることから構成されている。この変化する
電圧は、クロツク電極における電圧が変化する際
に、電位バリアが部分１６ｂの下に存在し、その
バリアが上記の電荷の損失を妨げる様に選ばれて
いる。第３図に示された簡単な実施例では、電極
部分１６ｂはそれにクロツク電圧を印加し、この
クロツク電圧はクロツク電圧φ2と同様に0Vと5V
の電圧レベルを有し、かつφrと位相が反対であ
る。第３図では、このことはインバータ３７（反
転回路）によつて記号的に示されている。第４図
はクロツク電圧φ1およびφ2と、リセツト・クロ
ツク電圧φrと、ブロツキング・ゲート１６ｂに印
加されたクロツク電圧φrの時間ｔの関数としての
線図を示している。時点t1において、φ1は5Vか
ら0Vに変わり、φ2は0Vから5Vに変わり、φrは
5Vから0Vに変わり、その結果、電位バリアが電
極部分１６ｂの下に形成される。φ2が5Vにあり、
かつ電位井戸が電極４の下に形成される場合、φr
は5Vに戻ることができる。
本発明はここに示された実施例に限定されず、
そのいつそうの修正は本発明の範囲から逸脱する
ことなく当業者にとつて可能なことが評価されよ
う。例えば、トランジスタT2の代わりに、電流
源が代案として回路１８に使用されよう。
説明された実施例では、リセツト・トランジス
タは単一ゲート電極によつて与えられている。し
かし、リセツト・トランジスタはまたクロツク漏
話を減少するために２つゲート電極で与えられる
ことは有利である。
（要約） 本発明は電荷結合装置に関するものであつて、
出力のリセツト・トランジスタは電源電圧VDDに
等しい最大電圧によつて（正のしきい値電圧で）
クロツクされている。リセツト・トランジスタの
ドレイン１４は電流源T2によつて制御された補
助トランジスタT1によつて調節されかつ同じし
きい値電圧を有し、そのゲート２１はVDDを印加
され、そしてそのソース２２はリセツト・トラン
ジスタのドレイン１４に接続されている。最大ゲ
ート電圧がVDDに等しいと言う事実により、VDD
より高い電圧を発生するために電荷ポンプの様な
追加の電圧源は余分である。
【図面の簡単な説明】
第１図は、出力段を具えた本発明による電荷結
合装置の一部分を線図的に示している。第２図
は、動作中にチヤネルに誘起された第１図に示さ
れた装置の電位分布を示している。第３図は、本
発明による電荷結合装置の第２の実施例を線図的
に示している。第４図は、第３図に示された装置
に印加されたクロツク電圧の線図を示している。 １……半導体本体、２……表面、３，４……ク
ロツク電極、５……電荷転送チヤネル、７……
n+ゾーン（あるいはソースあるいは読取りゾー
ン）、８……導体（あるいは接続）、９……出力増
幅器、１０……電界効果トランジスタ、１１……
抵抗、１２……出力端子、１３……絶縁ゲート
（あるいはゲート電極）、１４……ドレイン（ある
いはゾーン）、１６……出力ゲート（あるいはブ
ロツキング・ゲートあるいは電極）、１７……接
続、１８……回路、２０……ドレイン、２１……
ゲート、２２……ソース、２３……接続、２４…
…ドレイン、２５……ゲート、２６……ソース、
２７……ノード（あるいは接合）、２９……電荷
パケツト、３０……電位バリア、３１……電位レ
ベル（あるいはバリア）、３２……電位井戸（あ
るいは電位レベル）、３３……電荷パケツト、３
４……電位バリア、３５……電位レベル、３７…
…インバータ。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体本体を具える電荷転送装置であつて、
    出力段に向かつて離散的電荷パケツトの形で情報
    を蓄積かつ転送する電荷転送チヤネルがその表面
    で規定され、電荷転送チヤネルは電荷パケツトを
    一時的に蓄積かつ読取るゾーンと、読取られた電
    荷パケツトを排出し、かつ次の電荷パケツトを蓄
    積かつ読取るよう上記のゾーンを備えるリセツ
    ト・トランジスタを形成する絶縁ゲート電界効果
    トランジスタを有し、該トランジスタが上記のゾ
    ーンに結合されたソース領域と、間欠的にトラン
    ジスタを導通にしたり非導通にするクロツク電圧
    源に接続された絶縁ゲートと、適当なドレイン電
    圧を印加する手段に接続されたドレイン領域とを
    具える電荷転送装置において、 上記のドレイン電圧印加手段が今後補助トラン
    ジスタである第２の絶縁ゲート電界効果トランジ
    スタを具え、そのゲートとドレインは電源電圧で
    ある固定電圧V1を印加でき、かつそのソースが
    リセツト・トランジスタのドレイン領域および補
    助トランジスタを通して電流を流す電流供給手段
    に接続され、 第２の絶縁ゲート電界効果トランジスタとリセ
    ツト・トランジスタのゲートは実質的に同じしき
    い値電圧を有し、かつ リセツト・トランジスタのゲートがクロツク電
    圧源に接続され、それにより、リセツト・トラン
    ジスタの導通状態で、電圧V1がリセツト・トラ
    ンジスタのゲートに印加さること、を特徴とする
    電荷転送装置。 ２ リセツト・トランジスタと補助トランジスタ
    が実質的に同じ寸法のチヤネル領域を有すること
    を特徴とする特許請求の範囲第１項に記載の電荷
    転送装置。 ３ 上記の電流供給手段が第３の絶縁ゲート電界
    効果トランジスタを具え、そのゲート電極とドレ
    インが共通に補助トランジスタのソースに接続さ
    れ、一方、第３のトランジスタのソースが固定電
    圧を印加できることを特徴とする特許請求の範囲
    第１項あるいは第２項に記載の電荷転送装置。 ４ 第３の電界効果トランジスタが補助トラジス
    タと実質的に同じしきい値電圧を有することを特
    徴とする特許請求の範囲第３項に記載の電荷転送
    装置。 ５ 電荷転送チヤネルの上で、電荷転送方向に見
    て、出力段の上記のゾーンの前面で、補助電界効
    果トランジスタのソースに接続されている絶縁ゲ
    ート電極が配列されることを特徴とする特許請求
    の範囲第１項から第４項のいずれか１つに記載の
    電荷転送装置。
JP61065567A 1985-03-25 1986-03-24 電荷転送装置 Granted JPS61224357A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8500863A NL8500863A (nl) 1985-03-25 1985-03-25 Ladingsoverdrachtinrichting.
NL8500863 1985-03-25

Publications (2)

Publication Number Publication Date
JPS61224357A JPS61224357A (ja) 1986-10-06
JPH055380B2 true JPH055380B2 (ja) 1993-01-22

Family

ID=19845732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61065567A Granted JPS61224357A (ja) 1985-03-25 1986-03-24 電荷転送装置

Country Status (8)

Country Link
US (1) US4627083A (ja)
EP (1) EP0199387B1 (ja)
JP (1) JPS61224357A (ja)
AT (1) ATE53265T1 (ja)
AU (1) AU575717B2 (ja)
CA (1) CA1249059A (ja)
DE (1) DE3671676D1 (ja)
NL (1) NL8500863A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600890A (nl) * 1986-04-09 1987-11-02 Philips Nv Halfgeleiderinrichting.
US4984256A (en) * 1987-02-13 1991-01-08 Kabushiki Kaisha Toshiba Charge transfer device with booster circuit
DE3852320T2 (de) * 1987-05-21 1995-04-06 Toshiba Kawasaki Kk Ladungsübertragungsanordnung.
JP2672507B2 (ja) * 1987-05-21 1997-11-05 株式会社東芝 電荷転送素子
FR2645323B1 (fr) * 1989-03-28 1992-11-27 Thomson Composants Militaires Registres de lecture du type a transfert de charges a grande dynamique de sortie
JP2707784B2 (ja) * 1990-03-10 1998-02-04 日本電気株式会社 電荷転送装置
US5748035A (en) * 1994-05-27 1998-05-05 Arithmos, Inc. Channel coupled feedback circuits
JP3259573B2 (ja) * 1995-03-17 2002-02-25 ソニー株式会社 電荷転送装置及びその駆動方法
JP2000049338A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体
JP4641166B2 (ja) * 2004-09-15 2011-03-02 ルネサスエレクトロニクス株式会社 固体撮像装置の電荷転送デバイスおよび固体撮像装置の電荷転送デバイスの駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2501934C2 (de) * 1974-01-25 1982-11-11 Hughes Aircraft Co., Culver City, Calif. Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens
US4060737A (en) * 1974-08-22 1977-11-29 Texas Instruments Incorporated Charge coupled device shift registers having an improved regenerative charge detector
JPS5328383A (en) * 1976-08-02 1978-03-16 Toshiba Corp Charge t ransfer device
DE2721039C2 (de) * 1977-05-10 1986-10-23 Siemens AG, 1000 Berlin und 8000 München Digitale Ladungsverschiebeanordnung
US4139784A (en) * 1977-08-02 1979-02-13 Rca Corporation CCD Input circuits
DE2838037A1 (de) * 1978-08-31 1980-04-10 Siemens Ag Monolithisch integrierte ladungsverschiebeanordnung
NL186416C (nl) * 1981-06-05 1990-11-16 Philips Nv Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting.
FR2549273B1 (fr) * 1983-07-12 1989-02-10 Thomson Csf Procede pour diminuer le bruit de precharge d'une capacite mos

Also Published As

Publication number Publication date
NL8500863A (nl) 1986-10-16
EP0199387A1 (en) 1986-10-29
DE3671676D1 (de) 1990-07-05
ATE53265T1 (de) 1990-06-15
CA1249059A (en) 1989-01-17
EP0199387B1 (en) 1990-05-30
AU5504886A (en) 1986-10-02
AU575717B2 (en) 1988-08-04
JPS61224357A (ja) 1986-10-06
US4627083A (en) 1986-12-02

Similar Documents

Publication Publication Date Title
JPS62120121A (ja) Ｃｍｏｓ出力ドライブ回路
US4084108A (en) Integrated circuit device
JPH055380B2 (ja)
US4727560A (en) Charge-coupled device with reduced signal distortion
JPS6233751B2 (ja)
US4603426A (en) Floating-diffusion charge sensing for buried-channel CCD using a doubled clocking voltage
US4627082A (en) Semiconductor device for obtaining an accurate threshold voltage adjustment
US4984256A (en) Charge transfer device with booster circuit
JPH05347318A (ja) 電荷転送装置
US4139782A (en) Regenerator stage for CCD arrangements
EP0161023A1 (en) Charge-coupled semiconductor device with dynamic control
JPH0344423B2 (ja)
US4771445A (en) Charge-coupled device having an improved input stage
KR900001773B1 (ko) 반도체 집적회로
JP3354709B2 (ja) 半導体昇圧回路
JPS5911680A (ja) 電荷転送装置
JPH05243493A (ja) 昇圧節点を有する集積回路
US4503550A (en) Dynamic CCD input source pulse generating circuit
US4774719A (en) Charge-coupled device with diode cut-off input
JP2713456B2 (ja) 半導体メモリデバイス
US4695753A (en) Charge sensor having a preset flipflop
JP2904962B2 (ja) 昇圧装置
JP2786665B2 (ja) 電荷転送装置
JPH0263299B2 (ja)
US4524450A (en) Automatic adjustment of the amplitudes of plural-phase CCD clocking voltages