JPH0553918A - 主記憶装置の重要データ保護方法 - Google Patents
主記憶装置の重要データ保護方法Info
- Publication number
- JPH0553918A JPH0553918A JP3236838A JP23683891A JPH0553918A JP H0553918 A JPH0553918 A JP H0553918A JP 3236838 A JP3236838 A JP 3236838A JP 23683891 A JP23683891 A JP 23683891A JP H0553918 A JPH0553918 A JP H0553918A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bit
- data
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 パーソナルコンピュータ，ワードプロセッサ
等のメモリアクセスにおいて、書き換えおよび加工禁止
等の重要データか否かのプログラムによる確認をはぶき
処理時間の短縮，プログラムミスを少くする。 【構成】 主記憶装置１のアドレスごとに保護メモリビ
ット２を設け、書き換え・加工禁止メモリアドレスに対
応して保護メモリビット２をＯＮ状態にしておき、メモ
リアクセス指令(ＭＥＭ)がなされた時、保護メモリビッ
ト２の該当アドレスに対応するビットを読み出し、該ビ
ット(ＰＤ)がＯＮのときＡＮＤ回路５を介して割込み信
号(ＩＮＴ)でプログラムに知らせる。
等のメモリアクセスにおいて、書き換えおよび加工禁止
等の重要データか否かのプログラムによる確認をはぶき
処理時間の短縮，プログラムミスを少くする。 【構成】 主記憶装置１のアドレスごとに保護メモリビ
ット２を設け、書き換え・加工禁止メモリアドレスに対
応して保護メモリビット２をＯＮ状態にしておき、メモ
リアクセス指令(ＭＥＭ)がなされた時、保護メモリビッ
ト２の該当アドレスに対応するビットを読み出し、該ビ
ット(ＰＤ)がＯＮのときＡＮＤ回路５を介して割込み信
号(ＩＮＴ)でプログラムに知らせる。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ，ワードプロセッサ，マイクロプロセッサ等の情報処
理装置の主記憶装置の重要データ保護方法に関するもの
である。
タ，ワードプロセッサ，マイクロプロセッサ等の情報処
理装置の主記憶装置の重要データ保護方法に関するもの
である。
【０００２】
【従来の技術】従来、この種の情報処理装置は、主記憶
に展開し加工するデータの重要度は、ハードウェア的に
同一レベルにあり、若し書き換えを禁止すべきであるよ
うな重要なデータがその一部にあっても、そのデータの
書き換え禁止の処置はプログラミングの工夫に頼ってい
た。
に展開し加工するデータの重要度は、ハードウェア的に
同一レベルにあり、若し書き換えを禁止すべきであるよ
うな重要なデータがその一部にあっても、そのデータの
書き換え禁止の処置はプログラミングの工夫に頼ってい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の重要データ保護方法では、プログラミングで、上記
重要データであるか否かをメモリアクセスのたびに確認
しなければならない複雑さがあり、処理時間の増加やプ
ログラムステップの増大によるメモリの増加、さらにプ
ログラムミスの可能性増加等の問題があった。本発明は
このような従来の問題を解決するものであり、重要デー
タがアクセスされたことをハードウェア的に検出しプロ
グラムに知らせることのできる主記憶装置の重要データ
保護方法を提供することを目的とするものである。
来の重要データ保護方法では、プログラミングで、上記
重要データであるか否かをメモリアクセスのたびに確認
しなければならない複雑さがあり、処理時間の増加やプ
ログラムステップの増大によるメモリの増加、さらにプ
ログラムミスの可能性増加等の問題があった。本発明は
このような従来の問題を解決するものであり、重要デー
タがアクセスされたことをハードウェア的に検出しプロ
グラムに知らせることのできる主記憶装置の重要データ
保護方法を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するために、主記憶装置のアドレスごとにメモリ保護ビ
ットを設け、書き換えや加工を禁止すべきメモリアドレ
スに対しては、このメモリ保護ビットをプログラムから
ＯＮ状態にする手段を有し、このビットがＯＮ状態にな
っているメモリアドレスに対してメモリアクセスがなさ
れた時、メモリアクセスをハードウェアで検知して割込
み信号でプログラムに知らせるようにしたものである。
するために、主記憶装置のアドレスごとにメモリ保護ビ
ットを設け、書き換えや加工を禁止すべきメモリアドレ
スに対しては、このメモリ保護ビットをプログラムから
ＯＮ状態にする手段を有し、このビットがＯＮ状態にな
っているメモリアドレスに対してメモリアクセスがなさ
れた時、メモリアクセスをハードウェアで検知して割込
み信号でプログラムに知らせるようにしたものである。
【０００５】
【作用】したがって本発明によれば、重要データの格納
されているアドレスに対応するメモリ保護ビットをあら
かじめプログラムでＯＮ状態にしておけば、その後プロ
グラムでメモリアクセスを行う時重要データであるか否
かを考慮する必要はなく、重要データをアクセスしよう
とした時に、ハードウェアがそのことを割込み信号で知
らせるので、プログラムは割込み信号を受けたときはじ
めて重要データの扱いとしての処理をすればよい。
されているアドレスに対応するメモリ保護ビットをあら
かじめプログラムでＯＮ状態にしておけば、その後プロ
グラムでメモリアクセスを行う時重要データであるか否
かを考慮する必要はなく、重要データをアクセスしよう
とした時に、ハードウェアがそのことを割込み信号で知
らせるので、プログラムは割込み信号を受けたときはじ
めて重要データの扱いとしての処理をすればよい。
【０００６】
【実施例】図１は本発明の一実施例における記憶装置の
重要データ保護方法のハードウェア構成を示すものであ
る。図１において、１は主記憶装置、２は主記憶装置の
アドレスごとに対応した保護メモリビット、３，４はＯ
Ｒ回路、５はＡＮＤ回路、Ａnは主記憶装置をアクセス
するｎビットのメモリアドレス信号、ＤmはＡnのメモリ
アドレスに対応するｍビットのメモリデータ(読み出し
データまたは書込データ)、ＰＤはＡnのメモリアドレス
に対応する１ビットの保護メモリデータ、ＭＥＭは主記
憶装置をアクセスする信号、ＰＭＥＭは保護メモリビッ
トをアクセスする信号、ＲＷはＭＥＭ，ＰＭＥＭと同時
に出される信号であって、主記憶装置または保護メモリ
ビットをリード(データ読み出し)するかライト(データ
書き込み)するかを指定するリード／ライト指示信号で
あり、信号極性で指定する(ハイレベルが読み出し、ロ
ーレベルが書き込み)。ＩＮＴは割込み信号である。な
お、上記の全信号は正論理とする。
重要データ保護方法のハードウェア構成を示すものであ
る。図１において、１は主記憶装置、２は主記憶装置の
アドレスごとに対応した保護メモリビット、３，４はＯ
Ｒ回路、５はＡＮＤ回路、Ａnは主記憶装置をアクセス
するｎビットのメモリアドレス信号、ＤmはＡnのメモリ
アドレスに対応するｍビットのメモリデータ(読み出し
データまたは書込データ)、ＰＤはＡnのメモリアドレス
に対応する１ビットの保護メモリデータ、ＭＥＭは主記
憶装置をアクセスする信号、ＰＭＥＭは保護メモリビッ
トをアクセスする信号、ＲＷはＭＥＭ，ＰＭＥＭと同時
に出される信号であって、主記憶装置または保護メモリ
ビットをリード(データ読み出し)するかライト(データ
書き込み)するかを指定するリード／ライト指示信号で
あり、信号極性で指定する(ハイレベルが読み出し、ロ
ーレベルが書き込み)。ＩＮＴは割込み信号である。な
お、上記の全信号は正論理とする。
【０００７】次に上記実施例の動作について説明する。
主記憶装置１は信号ＭＥＭ，ＲＷ，Ａnによってアクセ
スされ、Ｄmを出力または入力する。保護メモリビット
２は信号ＰＭＥＭ，ＲＷ，Ａnによってアクセスされ、
ＰＤを出力または入力する。ここまでの動作は主記憶装
置のアクセス方法として一般的である。本発明の特徴
は、保護メモリビット２のアクセスがＰＭＥＭ信号とと
もにＭＥＭ信号によってもアクセスされ、ＭＥＭ信号に
よってアクセスされる時は、ＲＷ信号の如何にかかわら
ず保護メモリビットがリードアクセスされること、そし
て、ＭＥＭ信号によってアクセスされた時ＰＤがハイレ
ベルの時はＩＮＴ信号を発生させることである。すなわ
ち、ＭＥＭ信号とＰＭＥＭ信号はＯＲ回路４で論理和さ
れて保護メモリビット２のアクセス信号となり、ＲＷ信
号とＭＥＭ信号はＯＲ回路３で論理和されて保護メモリ
ビット２のリード／ライトを指定する信号となり、ＭＥ
Ｍ信号とＰＤがＡＮＤ回路５で論理積がとられＩＮＴ信
号となる。このように上記実施例によれば、主記憶装置
１の中で、書き換えを禁止すべきデータや加工を禁止す
べきデータ、優先処理すべきデータ等々、一般データと
区別して特殊な扱いをすべきデータがある場合、このデ
ータの格納されているアドレスに対応する保護メモリビ
ット２のデータをＯＮにする書き込みを行っておけば、
以後このアドレスをアクセスするたびに割込み信号(Ｉ
ＮＴ)が発せられ、プログラムはデータアクセス時に上
記の特殊データか否かの判別処理を特に行う必要がな
く、割込み信号によって特殊データであることを知るこ
とができる。
主記憶装置１は信号ＭＥＭ，ＲＷ，Ａnによってアクセ
スされ、Ｄmを出力または入力する。保護メモリビット
２は信号ＰＭＥＭ，ＲＷ，Ａnによってアクセスされ、
ＰＤを出力または入力する。ここまでの動作は主記憶装
置のアクセス方法として一般的である。本発明の特徴
は、保護メモリビット２のアクセスがＰＭＥＭ信号とと
もにＭＥＭ信号によってもアクセスされ、ＭＥＭ信号に
よってアクセスされる時は、ＲＷ信号の如何にかかわら
ず保護メモリビットがリードアクセスされること、そし
て、ＭＥＭ信号によってアクセスされた時ＰＤがハイレ
ベルの時はＩＮＴ信号を発生させることである。すなわ
ち、ＭＥＭ信号とＰＭＥＭ信号はＯＲ回路４で論理和さ
れて保護メモリビット２のアクセス信号となり、ＲＷ信
号とＭＥＭ信号はＯＲ回路３で論理和されて保護メモリ
ビット２のリード／ライトを指定する信号となり、ＭＥ
Ｍ信号とＰＤがＡＮＤ回路５で論理積がとられＩＮＴ信
号となる。このように上記実施例によれば、主記憶装置
１の中で、書き換えを禁止すべきデータや加工を禁止す
べきデータ、優先処理すべきデータ等々、一般データと
区別して特殊な扱いをすべきデータがある場合、このデ
ータの格納されているアドレスに対応する保護メモリビ
ット２のデータをＯＮにする書き込みを行っておけば、
以後このアドレスをアクセスするたびに割込み信号(Ｉ
ＮＴ)が発せられ、プログラムはデータアクセス時に上
記の特殊データか否かの判別処理を特に行う必要がな
く、割込み信号によって特殊データであることを知るこ
とができる。
【０００８】
【発明の効果】本発明は上記実施例から明らかなよう
に、主記憶装置内の一部に書き換え、加工を禁止すべき
データや特殊な扱いをすべきデータがあった場合、該当
データにアクセスされた時割込み信号によりプログラム
に通知することができるため、上記のデータをプログラ
ムで常に検知する配慮が不要となり、プログラミングを
容易にし、通常の処理時間を短かくプログラムステップ
も短縮され、かつプログラムミスを小さくすることがで
きるという効果を有する。
に、主記憶装置内の一部に書き換え、加工を禁止すべき
データや特殊な扱いをすべきデータがあった場合、該当
データにアクセスされた時割込み信号によりプログラム
に通知することができるため、上記のデータをプログラ
ムで常に検知する配慮が不要となり、プログラミングを
容易にし、通常の処理時間を短かくプログラムステップ
も短縮され、かつプログラムミスを小さくすることがで
きるという効果を有する。
【図１】本発明の一実施例における主記憶装置の重要デ
ータ保護方法のハードウェアのブロック図である。
ータ保護方法のハードウェアのブロック図である。
１…主記憶装置、 ２…保護メモリビット、 ３，４…
ＯＲ回路、 ５…ＡＮＤ回路、 Ａn…メモリアドレス
信号(ｎビット)、 Ｄm…メモリデータ(ｍビット)、
ＰＤ…１ビットの保護メモリデータ、 ＲＷ…リード／
ライト指示信号、ＭＥＭ…主記憶装置をアクセスする信
号、 ＰＭＥＭ…保護メモリビットをアクセスする信
号、 ＩＮＴ…割込み信号。
ＯＲ回路、 ５…ＡＮＤ回路、 Ａn…メモリアドレス
信号(ｎビット)、 Ｄm…メモリデータ(ｍビット)、
ＰＤ…１ビットの保護メモリデータ、 ＲＷ…リード／
ライト指示信号、ＭＥＭ…主記憶装置をアクセスする信
号、 ＰＭＥＭ…保護メモリビットをアクセスする信
号、 ＩＮＴ…割込み信号。
Claims (1)
- 【請求項１】 主記憶装置のアドレスごとにメモリ保護
ビットを持ち、該メモリ保護ビットは中央処理装置(Ｃ
ＰＵ)から任意に書き換え可能であり、前記メモリ保護
ビットがＯＮ状態の時に該当アドレスにメモリアクセス
信号が指令された時、前記ＣＰＵに割込み信号を発し、
重要データであることをプログラムに知らせるようにし
たことを特徴とする主記憶装置の重要データ保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236838A JPH0553918A (ja) | 1991-08-26 | 1991-08-26 | 主記憶装置の重要データ保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236838A JPH0553918A (ja) | 1991-08-26 | 1991-08-26 | 主記憶装置の重要データ保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553918A true JPH0553918A (ja) | 1993-03-05 |
Family
ID=17006541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3236838A Pending JPH0553918A (ja) | 1991-08-26 | 1991-08-26 | 主記憶装置の重要データ保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553918A (ja) |
-
1991
- 1991-08-26 JP JP3236838A patent/JPH0553918A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056009A (en) | IC memory card incorporating software copy protection | |
| US5911778A (en) | Processing system security | |
| US5621883A (en) | Circuit for testing microprocessor memories | |
| KR970011207B1 (ko) | 원자 억세스를 제공하는 레지스터가 소프트웨어 인터록 없이 공유된 레지스터의 개별 비트를 세트하고 클리어하기 위한 방법 및 장치 | |
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| CN114721493B (zh) | 芯片启动方法、计算机设备及可读存储介质 | |
| JPH08124380A (ja) | 半導体メモリ及び半導体メモリアクセス方法 | |
| EP0395377B1 (en) | Status register for microprocessor | |
| US6647475B2 (en) | Processor capable of enabling/disabling memory access | |
| JPH076589A (ja) | 連想メモリ装置 | |
| JPH0553918A (ja) | 主記憶装置の重要データ保護方法 | |
| US4031514A (en) | Addressing system in an information processor | |
| US5210758A (en) | Means and method for detecting and correcting microinstruction errors | |
| JP3046111B2 (ja) | 文字認識方法及びその装置 | |
| JPS6329859A (ja) | 記憶保護装置 | |
| CN1187687C (zh) | 减少电脑初始设定元件的方法及装置 | |
| US4916703A (en) | Handling errors in the C bit of a storage key | |
| KR20020054519A (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| JPS595496A (ja) | メモリプロテクト方式 | |
| JP3232109B2 (ja) | メモリのライトプロテクト回路 | |
| JP2000207235A (ja) | 情報処理装置 | |
| JPH06309236A (ja) | メモリの不正書込み検出回路 | |
| JPS6073762A (ja) | 記憶保護方式 | |
| JPS6084638A (ja) | メモリカ−ド | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 |