JPS6270977A - 配線パタ−ン表示装置 - Google Patents
配線パタ−ン表示装置Info
- Publication number
- JPS6270977A JPS6270977A JP60208779A JP20877985A JPS6270977A JP S6270977 A JPS6270977 A JP S6270977A JP 60208779 A JP60208779 A JP 60208779A JP 20877985 A JP20877985 A JP 20877985A JP S6270977 A JPS6270977 A JP S6270977A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- signal
- delay
- delay value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、配線パターン表示装置に関し、特にプリン
ト基板の配線ディレィを計算し、表示するとともに、配
線ディレィの原因となっている配線パターンを表示ディ
レィ観察装置に関するものである。
ト基板の配線ディレィを計算し、表示するとともに、配
線ディレィの原因となっている配線パターンを表示ディ
レィ観察装置に関するものである。
一般に、計算機の演算速度が向上するにつれて、プリン
ト基板に実装された部品と部品とを接続する配線パター
ンを伝わる信号の伝播遅延時間が無誤動作の原因となる
といった問題が生じる。このような問題点を解決するだ
めに、プリント基板上の配線パターンによる伝播遅延時
間を予測し、それをプリント基板の設計に反映させるだ
めの手段として、自己側パターン表示装置が開発されて
いる。
ト基板に実装された部品と部品とを接続する配線パター
ンを伝わる信号の伝播遅延時間が無誤動作の原因となる
といった問題が生じる。このような問題点を解決するだ
めに、プリント基板上の配線パターンによる伝播遅延時
間を予測し、それをプリント基板の設計に反映させるだ
めの手段として、自己側パターン表示装置が開発されて
いる。
先ず、配線ディレィが生成される要因と、その求め方の
一例を説明する。第5図及び第9図は配縁ディレィを説
明するだめの回路例を示す図で、第5図は受端終端回路
、第9図は送端終端回路を示す。これらの図において、
(/a)及び(/b)は出力ゲート、(,2a)〜(コ
d)は入力ゲート、(3a)及び(3b)は終端抵抗、
(!a)及び(4’b)は配線パターンを示す。この場
合、出力ゲート(/a)又は(/b)から各入力ゲート
(,2a)〜(,2c)又は(2d)へ信号の伝わる時
間が配線ディレィ時間(以下、配線ディレィ値という)
である。このような回路の配線ディレィ(1,i Dは
、例えば、次の式で計算される。
一例を説明する。第5図及び第9図は配縁ディレィを説
明するだめの回路例を示す図で、第5図は受端終端回路
、第9図は送端終端回路を示す。これらの図において、
(/a)及び(/b)は出力ゲート、(,2a)〜(コ
d)は入力ゲート、(3a)及び(3b)は終端抵抗、
(!a)及び(4’b)は配線パターンを示す。この場
合、出力ゲート(/a)又は(/b)から各入力ゲート
(,2a)〜(,2c)又は(2d)へ信号の伝わる時
間が配線ディレィ時間(以下、配線ディレィ値という)
である。このような回路の配線ディレィ(1,i Dは
、例えば、次の式で計算される。
第7図の回路:D−にコーC(,21
ここで、kz 、にコ・・・定数
L ・・・出力ゲー) (/a)から入カゲー) (,
2a)〜(2c)までの距離 L ・・・出力ゲー) (/a)から終端抵抗での距離 C・・・出力ゲート(/b)と入力ゲート(=d)と!
の間の結合容量 上記計算式のうち線長1とLは配線パターン(4’a)
から直ちに求めることができ、結合容量Cは次のように
計算される。
2a)〜(2c)までの距離 L ・・・出力ゲー) (/a)から終端抵抗での距離 C・・・出力ゲート(/b)と入力ゲート(=d)と!
の間の結合容量 上記計算式のうち線長1とLは配線パターン(4’a)
から直ちに求めることができ、結合容量Cは次のように
計算される。
第1O図及び第1/図は結合容量cの61算方法の一例
を説明するための図である。
を説明するための図である。
第70図において、(j+は注目している信号の配線パ
ターン、(Aa)及び(Ab)は隣接する格子上の他の
信号の配線パターン、(7)は更に隣接する格子上の他
の信号の配線パターンであ)、1/及び13はそれぞれ
、配縁パターン(3)と(Aa)及び(乙b)との平行
区間長、ヱ一は配線パターン(5)と(7)の平行区間
長、d/は配線パターン(りと(6a)又は(Ab)と
の距離、dコは配線パターン(3)と(7)との距離で
ある。結合容量はこの平行区間長を距離の関数の総和と
して求められる。すなわち、注目している信号の配線パ
ターン(3)に隣接する格子上を平行に走る他の信号と
の平行区間長を計算し、距離と平行区間の長さとで結合
容量Cを求める。これを配線パターン(&]から一定距
離以内にあるすべての他の信号の配線パ外ンについて行
なう。
ターン、(Aa)及び(Ab)は隣接する格子上の他の
信号の配線パターン、(7)は更に隣接する格子上の他
の信号の配線パターンであ)、1/及び13はそれぞれ
、配縁パターン(3)と(Aa)及び(乙b)との平行
区間長、ヱ一は配線パターン(5)と(7)の平行区間
長、d/は配線パターン(りと(6a)又は(Ab)と
の距離、dコは配線パターン(3)と(7)との距離で
ある。結合容量はこの平行区間長を距離の関数の総和と
して求められる。すなわち、注目している信号の配線パ
ターン(3)に隣接する格子上を平行に走る他の信号と
の平行区間長を計算し、距離と平行区間の長さとで結合
容量Cを求める。これを配線パターン(&]から一定距
離以内にあるすべての他の信号の配線パ外ンについて行
なう。
第1/図はプリント基板の断面図であり、上記結合容量
が発生する様子を示す。図において、(3)は注目する
信号パターンであわ、C7zCtは他の信号の配線パタ
ーンとの結合容量を示す。全結合第72図はこのような
従来の配線パターンを表示する装置の構成図である。図
において、(//)は中央演算処理部、(/2)は配線
パターン、部品ビン、その信号名等の情報を記憶してい
るオンライン記憶装置である磁気ディスク、(/3)は
中央演算処理部(//)の処理結果を出力するプリンタ
、(ハ・は部品ビンや配線パターン等をプロットするX
Yプロッタ、(/左)は配線パターンを表示するCRT
(ブラウン管)、(/A)、(/7)及び(7g)は、
それぞれ、配線パターン等の編集命令を入力するキーボ
ード、タブレット及びデータ・カーソルである。
が発生する様子を示す。図において、(3)は注目する
信号パターンであわ、C7zCtは他の信号の配線パタ
ーンとの結合容量を示す。全結合第72図はこのような
従来の配線パターンを表示する装置の構成図である。図
において、(//)は中央演算処理部、(/2)は配線
パターン、部品ビン、その信号名等の情報を記憶してい
るオンライン記憶装置である磁気ディスク、(/3)は
中央演算処理部(//)の処理結果を出力するプリンタ
、(ハ・は部品ビンや配線パターン等をプロットするX
Yプロッタ、(/左)は配線パターンを表示するCRT
(ブラウン管)、(/A)、(/7)及び(7g)は、
それぞれ、配線パターン等の編集命令を入力するキーボ
ード、タブレット及びデータ・カーソルである。
次に、配線パターンによって生ずる配線ディレィを、従
来装置を用いて計算し、観察・修正する動作について説
明する。
来装置を用いて計算し、観察・修正する動作について説
明する。
中央処理部(//)は、磁気ディスク(/コ)に蓄えら
れたプリント基板の部品ビンや配線パターンの情報を用
い、該プリント基板上の各信号の配線パターンの配線デ
ィレィ値を、前記計算式に基づいて計算し、計算結果を
プリンタ(/3)ヘリストとして出力する。次いで、該
プリント基板の全体の配線パターンを示す図面をXYプ
ロッタ(/り)Kよりプロット図として出力する。オペ
レータは先にプリンタ(/3)が出力したリストの中か
ら所定の配線ディレィ値よシ大きい値を持つプリント基
板上の信号を捜し、プロット図上で該画信号の配線パタ
ーンの経路と該信号の配線ディレィの原因となる他の信
号の配線パターンを見つけ出す。
れたプリント基板の部品ビンや配線パターンの情報を用
い、該プリント基板上の各信号の配線パターンの配線デ
ィレィ値を、前記計算式に基づいて計算し、計算結果を
プリンタ(/3)ヘリストとして出力する。次いで、該
プリント基板の全体の配線パターンを示す図面をXYプ
ロッタ(/り)Kよりプロット図として出力する。オペ
レータは先にプリンタ(/3)が出力したリストの中か
ら所定の配線ディレィ値よシ大きい値を持つプリント基
板上の信号を捜し、プロット図上で該画信号の配線パタ
ーンの経路と該信号の配線ディレィの原因となる他の信
号の配線パターンを見つけ出す。
次に、キーボード(/6)よシそれらの信号名を入力し
CRT(/r)に配線パターンを表示せしめて観察し、
配線ディレィが小さくなると思われる位置にデータ・カ
ーソル(/lr)とダブレット(/7)を使用して配線
パターンを移動する。その後、再度、中央演算処理部(
//)で同様に配線ディレィ値を計算し、その結果をプ
リンタ(/3)ヘリストとして出力する。次いで、この
リストを参照して、先のパターン移動により配線ディレ
ィ値が所定値以下になったかどうかを確かめる。以上の
手順を所定の配線ディレィ値以下になっていないすべて
の信号について繰シ返し行ない、全ての信号の配線パタ
ーンが所定の配線ディレィ値以下となるよう。
CRT(/r)に配線パターンを表示せしめて観察し、
配線ディレィが小さくなると思われる位置にデータ・カ
ーソル(/lr)とダブレット(/7)を使用して配線
パターンを移動する。その後、再度、中央演算処理部(
//)で同様に配線ディレィ値を計算し、その結果をプ
リンタ(/3)ヘリストとして出力する。次いで、この
リストを参照して、先のパターン移動により配線ディレ
ィ値が所定値以下になったかどうかを確かめる。以上の
手順を所定の配線ディレィ値以下になっていないすべて
の信号について繰シ返し行ない、全ての信号の配線パタ
ーンが所定の配線ディレィ値以下となるよう。
にする。
従来の配線パターン表示装置は以上のように構成されて
いるので、配線ディレィをプリンタが出力したリストで
見なければならず、配線ディレィの原因となる他の信号
の配線パターンを見つけるにはXYグロツタでプロット
図を出力することが必要であり、また、CRTで配線パ
ターンを修正した後、所定の配線ディレィ値以下になっ
ているかどうかを確認するには、中央処理部で再匿計算
し、プリンタへリストを出力する必要がめシ、配線パタ
ーンの修正に多大な時間を必要とするなどの問題点があ
った。
いるので、配線ディレィをプリンタが出力したリストで
見なければならず、配線ディレィの原因となる他の信号
の配線パターンを見つけるにはXYグロツタでプロット
図を出力することが必要であり、また、CRTで配線パ
ターンを修正した後、所定の配線ディレィ値以下になっ
ているかどうかを確認するには、中央処理部で再匿計算
し、プリンタへリストを出力する必要がめシ、配線パタ
ーンの修正に多大な時間を必要とするなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、配線ディレィ値が所定の値以上の配線パター
ン及びその配線ディレィの原因となっている他の配線パ
ターンを短時間に見つけることができ、また、配線パタ
ーンの経路変更があったとき、即座に配線ディレィ値を
計算・表示することのできる配線パターン表示装置を得
ることを目的とする。
たもので、配線ディレィ値が所定の値以上の配線パター
ン及びその配線ディレィの原因となっている他の配線パ
ターンを短時間に見つけることができ、また、配線パタ
ーンの経路変更があったとき、即座に配線ディレィ値を
計算・表示することのできる配線パターン表示装置を得
ることを目的とする。
この発明に係る配線パターン表示装置は、一定の配線パ
ターンの配線ディレィ値を計算し、該配線パターンとと
もにディスプレイ装置に表示するとともにこの配線パタ
ーンに沿って配線ディレィの原因となる他の信号の配線
パターンを検索するとともに、それらを区別できるよう
にディスプレイ装置へ表示するように構成したものであ
る。
ターンの配線ディレィ値を計算し、該配線パターンとと
もにディスプレイ装置に表示するとともにこの配線パタ
ーンに沿って配線ディレィの原因となる他の信号の配線
パターンを検索するとともに、それらを区別できるよう
にディスプレイ装置へ表示するように構成したものであ
る。
である。
加えて、この発明では、任意の配線ディレィ値以上の配
線パターンを連続的に検索する手段を含んでいる。
線パターンを連続的に検索する手段を含んでいる。
この発明における配線パターン表示装置は、信号経路を
指定することによりその信号の配線パターンの配線ディ
レィ値を演算するとともに表示し、この信号の配線パタ
ーンとともに、これに沿って配線ディレィの原因となっ
ている他の信号の配線パターンが識別表示される。更に
、一定もしくは配線ディレィの原因となっている他の信
号の配線パターンとを移動すると直ちに配線ディレィ値
が計算して表示される。
指定することによりその信号の配線パターンの配線ディ
レィ値を演算するとともに表示し、この信号の配線パタ
ーンとともに、これに沿って配線ディレィの原因となっ
ている他の信号の配線パターンが識別表示される。更に
、一定もしくは配線ディレィの原因となっている他の信
号の配線パターンとを移動すると直ちに配線ディレィ値
が計算して表示される。
以下、この発明の一実施例を図について説明する。第1
図は本発明の実施例である配線パターン表示装置を示す
構成図であって、第1ユ図と同一部分には同一符号を用
いて表示してあシ、その説明は省略する。図において(
/la)はカラーCRT。
図は本発明の実施例である配線パターン表示装置を示す
構成図であって、第1ユ図と同一部分には同一符号を用
いて表示してあシ、その説明は省略する。図において(
/la)はカラーCRT。
(二〇)は中央演算処理部(/l)と本発明の装置の後
記する各部分との仲立ちをするインタ7エイスである。
記する各部分との仲立ちをするインタ7エイスである。
(−/)はセルマトリックス記憶部でsb配線パターン
や部品形状等のプリント基板情報をセル単位に分割して
記憶している。(22)はセルフ) IJラックス憶部
(,2/)K絡路されている配線パターン情報から配線
パターンの経路をトレースし、配線ディレィを計算する
配線ディレィ演算機構である。そして、 (,23)
は配線パターンを表示するだめの配線経路表示機構であ
る。尚、第1図においてはXYプロッタを使用していな
い。
や部品形状等のプリント基板情報をセル単位に分割して
記憶している。(22)はセルフ) IJラックス憶部
(,2/)K絡路されている配線パターン情報から配線
パターンの経路をトレースし、配線ディレィを計算する
配線ディレィ演算機構である。そして、 (,23)
は配線パターンを表示するだめの配線経路表示機構であ
る。尚、第1図においてはXYプロッタを使用していな
い。
ここで、セルマトリックス記憶部(2/)の基本構成で
あるセルマトリックス構造につき第−図及び第3図を用
いて説明する。第2図は、第1図の配線ディレィ観察装
置に適用される多層プリント回路基板の立方体のセルマ
トリックス構造を示す図である。この第2図において、
XY平面はプリント基板の面を示し、2軸方向は層構成
を示している。ここに、セルマトリックス構造とは、プ
リント回路基板を水平並びに垂直方向の最小実装単位(
水平トラック並びに垂直トラック)で分割した場合に、
水平トラックと垂直トラックによって仕切られた矩形領
域(セル)をもって表わしたものであシ、多層基板の場
合には、このセルマトリックスを積み重ねて(スタック
)立方体として表現したものであシ、各セルごとに様々
な情報を記憶させることができるように構成される。第
3図は2方向の2つの断面(第11図に示すようなLt
層とL一層)を重ね合わせたときのセルマトリックスで
、実線は手前の層、点線は奥の層を表わすものとする。
あるセルマトリックス構造につき第−図及び第3図を用
いて説明する。第2図は、第1図の配線ディレィ観察装
置に適用される多層プリント回路基板の立方体のセルマ
トリックス構造を示す図である。この第2図において、
XY平面はプリント基板の面を示し、2軸方向は層構成
を示している。ここに、セルマトリックス構造とは、プ
リント回路基板を水平並びに垂直方向の最小実装単位(
水平トラック並びに垂直トラック)で分割した場合に、
水平トラックと垂直トラックによって仕切られた矩形領
域(セル)をもって表わしたものであシ、多層基板の場
合には、このセルマトリックスを積み重ねて(スタック
)立方体として表現したものであシ、各セルごとに様々
な情報を記憶させることができるように構成される。第
3図は2方向の2つの断面(第11図に示すようなLt
層とL一層)を重ね合わせたときのセルマトリックスで
、実線は手前の層、点線は奥の層を表わすものとする。
第2図及び第3図において、(30)・はセル、(3/
)は部品穴又は中孔、(3コ)及び(33)は配線パタ
ーン、でおる。また、任意のセルのアドレスは(i、j
、k)で表わすものとする。
)は部品穴又は中孔、(3コ)及び(33)は配線パタ
ーン、でおる。また、任意のセルのアドレスは(i、j
、k)で表わすものとする。
次に、上記第1図に示す本発明の実施例である配線パタ
ーン表示装置の動作について説明する。
ーン表示装置の動作について説明する。
先ず、キーボード(/6)からコマンドを入力すると、
中央演算処理部(//)は、磁気ディスク(/2)に記
憶されている配線パターン情報を、インタフェイス(2
0)を介してセルマトリックス記憶部(2/)にロード
する。次いで、配線ディレィ演算機構(,2,2)は磁
気ディスク(/2)内のN E T !Jスト(配線パ
ターンで接続すべき部品ビンのリスト)を参照して同電
位で接続している配線パターンを示すセルに同じ信号番
号を割当てる。このようにして各セルの配線パターンに
信号番号を入れることにより、配線ディレィ動作の原因
となっている他の信号の配線パターンの発見が容易にな
る。次いで、配線ディレィ演算機構(22)ですべての
信号についての配線パターンの配線ディレィ値を計算し
保持しておく。
中央演算処理部(//)は、磁気ディスク(/2)に記
憶されている配線パターン情報を、インタフェイス(2
0)を介してセルマトリックス記憶部(2/)にロード
する。次いで、配線ディレィ演算機構(,2,2)は磁
気ディスク(/2)内のN E T !Jスト(配線パ
ターンで接続すべき部品ビンのリスト)を参照して同電
位で接続している配線パターンを示すセルに同じ信号番
号を割当てる。このようにして各セルの配線パターンに
信号番号を入れることにより、配線ディレィ動作の原因
となっている他の信号の配線パターンの発見が容易にな
る。次いで、配線ディレィ演算機構(22)ですべての
信号についての配線パターンの配線ディレィ値を計算し
保持しておく。
以上の処理を行った後、キーボード(/A)から信号名
が入力されるか、あるいは、データ・カーソル(1g)
によシカラーCRT(/&a、)の画面に表示されてい
る配線パターンの1つが選択されると、既に計算して保
持されている配線ディレィ値がカラーcRT(lta)
の画面の一部に表示されると共に、選択された配線パタ
ーンの色がかわる。配線パターンを表示するためのトレ
ースは、配線経路表示機構(コ3)により、あらかじめ
セルマトリックス記憶部(,2/)に格納しである同じ
信号番号をトレースすることによシ行われる。すなわち
、トレースは第V図に示すように、「同じ信号番号」を
もつセルのアドレスを次々とスタックへ積み上げること
によって行われる。即ち、第V図(alにおいて、第に
層のセルマトリックスについてのトレース・スタート・
アドレスは(isJ−/、k)であり、信号番号は/、
10である。そして、これに隣接する、同じ信号番号/
20を有するセルのアドレスは(i、j、k)である。
が入力されるか、あるいは、データ・カーソル(1g)
によシカラーCRT(/&a、)の画面に表示されてい
る配線パターンの1つが選択されると、既に計算して保
持されている配線ディレィ値がカラーcRT(lta)
の画面の一部に表示されると共に、選択された配線パタ
ーンの色がかわる。配線パターンを表示するためのトレ
ースは、配線経路表示機構(コ3)により、あらかじめ
セルマトリックス記憶部(,2/)に格納しである同じ
信号番号をトレースすることによシ行われる。すなわち
、トレースは第V図に示すように、「同じ信号番号」を
もつセルのアドレスを次々とスタックへ積み上げること
によって行われる。即ち、第V図(alにおいて、第に
層のセルマトリックスについてのトレース・スタート・
アドレスは(isJ−/、k)であり、信号番号は/、
10である。そして、これに隣接する、同じ信号番号/
20を有するセルのアドレスは(i、j、k)である。
更に、これに隣接する、同じ信号番号/20を有するセ
ルのアドレスは(t+/、j、k)である。そして、こ
のようなトレースに従って、第V図(’blに示すよう
に、アドレス・スタック機構内には前記の順序でアドレ
スがスタックされることになる。なお第グ図fc)は、
アドレスが(i、j、k)である任意のセルについての
指定探索範囲を示すものであって、1については±dコ
、jについては士dz、そしてkについては±Wがそれ
ぞれの範囲に割当てられている。
ルのアドレスは(t+/、j、k)である。そして、こ
のようなトレースに従って、第V図(’blに示すよう
に、アドレス・スタック機構内には前記の順序でアドレ
スがスタックされることになる。なお第グ図fc)は、
アドレスが(i、j、k)である任意のセルについての
指定探索範囲を示すものであって、1については±dコ
、jについては士dz、そしてkについては±Wがそれ
ぞれの範囲に割当てられている。
次に、配線ディレィ値を求めるために、次の処理が行わ
れる。配線ディレィ演算機構(,2,2)によシ注目す
る信号の配線パターンに沿って、即ち第タ ダ図(blのアドレス・スタック機構内にスタックされ
たアドレスを取り出しながら、指定された一定距離以内
のセルの内容を検査してゆく。今、取り出したセルのア
ドレスが(1+j+k)のとき、水平方向では(1,j
±d/、k)まで、垂直方向では(i−+:d2 +
J + k )まで、Z方向では(i、j 、に±W)
tでのセルのアドレスの内容を(I Hj r k )
と比較し内容が異なるとき、内容毎に、つまり異なる信
号毎に、平行区間長i/を加算し、同時にそのセルのア
ドレスをアドレススタック機構内にスタックしてゆく(
アドレス拳スタック機構は異なる信号毎に準備する)。
れる。配線ディレィ演算機構(,2,2)によシ注目す
る信号の配線パターンに沿って、即ち第タ ダ図(blのアドレス・スタック機構内にスタックされ
たアドレスを取り出しながら、指定された一定距離以内
のセルの内容を検査してゆく。今、取り出したセルのア
ドレスが(1+j+k)のとき、水平方向では(1,j
±d/、k)まで、垂直方向では(i−+:d2 +
J + k )まで、Z方向では(i、j 、に±W)
tでのセルのアドレスの内容を(I Hj r k )
と比較し内容が異なるとき、内容毎に、つまり異なる信
号毎に、平行区間長i/を加算し、同時にそのセルのア
ドレスをアドレススタック機構内にスタックしてゆく(
アドレス拳スタック機構は異なる信号毎に準備する)。
そしで、スタックされたアドレスが空になったとき、注
目した信号の近傍の配線パターンのトレースが完了した
ことにな)、個々の信号毎に記憶した平行区間長1/に
係数を掛けて個々の容量C1を計算し、その総和Cを求
める。
目した信号の近傍の配線パターンのトレースが完了した
ことにな)、個々の信号毎に記憶した平行区間長1/に
係数を掛けて個々の容量C1を計算し、その総和Cを求
める。
ついで、例えば式(ハ又は式(2)を用いて配線ディレ
ィ値を計算しカラーCRT(/&a)へ値を表示する。
ィ値を計算しカラーCRT(/&a)へ値を表示する。
以上のようにしてアドレス−スタック機構にスタックさ
れたアドレスを取シ出しながら注目するパターンを表示
するとともに、配線ディレィ値を表示する。この様子を
第5図に示す。図において、(pO)は注目する信号の
配線パターンを示し、(≠/)は表示された配線ディレ
ィ値を示す。尚、○印は部品穴、φ印はスルーホールを
示す。
れたアドレスを取シ出しながら注目するパターンを表示
するとともに、配線ディレィ値を表示する。この様子を
第5図に示す。図において、(pO)は注目する信号の
配線パターンを示し、(≠/)は表示された配線ディレ
ィ値を示す。尚、○印は部品穴、φ印はスルーホールを
示す。
次いで、配線経路表示機構(,2,7)によシ、注目し
て込る信号(+0)の配線パターンに沿って、指定され
た距離以内に存在し、配線ディレィの原因となっている
他の信号の配線パターン(q2)が検色 索され、色おかえて表示される。この様子を第6図に示
す。第6図は、キーボード(ハDからのオペレータの指
示によシ、力/F−cRT(/、ra)K。
て込る信号(+0)の配線パターンに沿って、指定され
た距離以内に存在し、配線ディレィの原因となっている
他の信号の配線パターン(q2)が検色 索され、色おかえて表示される。この様子を第6図に示
す。第6図は、キーボード(ハDからのオペレータの指
示によシ、力/F−cRT(/、ra)K。
配線ディレィの原因となっている他の信号毎にアスを表
示した所で6D、注目している信号の近傍のパターンの
様子を知ることができる。
示した所で6D、注目している信号の近傍のパターンの
様子を知ることができる。
ここで、オペレータは、配線ディレィを減少するため釦
、注目している信号の配線パターン(グのか、あるいは
配線ディレィの原因となっている他の信号の配線パター
ン(4’、?)をデータ・カーソル(7g)とタブレー
ト(/7)を使って移動する。
、注目している信号の配線パターン(グのか、あるいは
配線ディレィの原因となっている他の信号の配線パター
ン(4’、?)をデータ・カーソル(7g)とタブレー
ト(/7)を使って移動する。
ちに、配線経路表示機構(コ3)尾より新しい配線ディ
レィ動作の原因となるパターン(lIX)がカラーCR
T(/、1−a)に表示され、同時に新しい配線ディレ
ィ値(+X)が配線ディレィ演算機構(2コ)によシ計
算されて、同様にCRT(/la)へ表示さnる。また
、本装置では、配線ディレィ演算機構(22)に保持さ
れている全配線パターンの配線ディレィ値が所定の値以
上の信号を自動的に順次検索してオペレータに知らせる
ことができるように構成されている。従って、オペレー
タは検索された信号について配線ディレィ値を所定の値
にする作業を繰シ返すことによって、すべての信号が所
定ノ目己趨ティレイ値以下となるようにすることができ
る。
レィ動作の原因となるパターン(lIX)がカラーCR
T(/、1−a)に表示され、同時に新しい配線ディレ
ィ値(+X)が配線ディレィ演算機構(2コ)によシ計
算されて、同様にCRT(/la)へ表示さnる。また
、本装置では、配線ディレィ演算機構(22)に保持さ
れている全配線パターンの配線ディレィ値が所定の値以
上の信号を自動的に順次検索してオペレータに知らせる
ことができるように構成されている。従って、オペレー
タは検索された信号について配線ディレィ値を所定の値
にする作業を繰シ返すことによって、すべての信号が所
定ノ目己趨ティレイ値以下となるようにすることができ
る。
な努、上記実施例では、カラーCRTを用いて色分けし
て配線パターンを表示するように構成したが、モノクロ
のCI’(T装置でその輝度を違えて表示させるよう(
こしてもよい。
て配線パターンを表示するように構成したが、モノクロ
のCI’(T装置でその輝度を違えて表示させるよう(
こしてもよい。
また、上記実施例では化ヤリディレィ値をカラーCRT
の一部に表示するように構成したが、計算の過程で得ら
れる配線容量を表示するようにしてもよく、上呂己実強
例と同様の効果を奏する。
の一部に表示するように構成したが、計算の過程で得ら
れる配線容量を表示するようにしてもよく、上呂己実強
例と同様の効果を奏する。
以上のよう1c、この発明によれば、指定された配線パ
ターンおよび配線ディレ・f埴をまず表示し、ついで任
意の距離を平行に走・りている他の配保パターンの区間
゛と自動的に区別できるように表示し、配線経路を移動
する唾手+中毎に配線ディレィ値が表示されるようにし
たので、XYプロッタを用いずに迅速かつ容易に配線デ
ィレィ値及び配線ディレィの原因となっている配線パタ
ーンを知ることができる。更に一定の配線ディレィ値以
上の信号を自動的に検索できるように構成したので、配
線パターンの経路を移動しても配線ディレィ値が一目で
わかり、移動の効果がすぐに判断でき、また、全ての信
号が一定の配線ディレィ値以下であるか否かを容易に判
断できるという効果がある。
ターンおよび配線ディレ・f埴をまず表示し、ついで任
意の距離を平行に走・りている他の配保パターンの区間
゛と自動的に区別できるように表示し、配線経路を移動
する唾手+中毎に配線ディレィ値が表示されるようにし
たので、XYプロッタを用いずに迅速かつ容易に配線デ
ィレィ値及び配線ディレィの原因となっている配線パタ
ーンを知ることができる。更に一定の配線ディレィ値以
上の信号を自動的に検索できるように構成したので、配
線パターンの経路を移動しても配線ディレィ値が一目で
わかり、移動の効果がすぐに判断でき、また、全ての信
号が一定の配線ディレィ値以下であるか否かを容易に判
断できるという効果がある。
第1図はこの発明の一実施例による配線パターン表示装
置の構成図、第二図及び第3@はセルマトリックス構造
の説明図、第弘図はトレース動作の説明図、第5図、第
6図及び第7図はこの発明の一実施例による配線パター
ン表示装置の動作を説明するための図、第g図及び第9
図は配線ディレィ計算を説明すΣための回路例を示す図
、第1O図は配線ディレィを計算するための容量計算を
説明するための図、第1/図はプリント基板の断面を表
わし容量計算の範囲を示す図、第72図は従来の配線パ
ターン表示装置の構成図である。 (//)は中央演算処理部、(1ra)はカラーCRT
。 <20’)はインタフェイス、(コl)はセルマトリッ
クス記憶部、(コ2)は配線経路表示機構、(,23)
は配線ディレィ演算機構、(ダ0)は注目する信号の配
線パターン、(4=/)及び(ダダ)は配線ディレィ値
、(グコ)は注目する信号の配線パターンと並行する他
の配線パターン、である。 なお、各図中、同一符号は同一部分を示す。 テ゛−夕・カーソル18 晃2図 司3図 兜4図 (C) 罵5図 麗60 死7図 死8図 葛9図 死10図 %11図 死12図
置の構成図、第二図及び第3@はセルマトリックス構造
の説明図、第弘図はトレース動作の説明図、第5図、第
6図及び第7図はこの発明の一実施例による配線パター
ン表示装置の動作を説明するための図、第g図及び第9
図は配線ディレィ計算を説明すΣための回路例を示す図
、第1O図は配線ディレィを計算するための容量計算を
説明するための図、第1/図はプリント基板の断面を表
わし容量計算の範囲を示す図、第72図は従来の配線パ
ターン表示装置の構成図である。 (//)は中央演算処理部、(1ra)はカラーCRT
。 <20’)はインタフェイス、(コl)はセルマトリッ
クス記憶部、(コ2)は配線経路表示機構、(,23)
は配線ディレィ演算機構、(ダ0)は注目する信号の配
線パターン、(4=/)及び(ダダ)は配線ディレィ値
、(グコ)は注目する信号の配線パターンと並行する他
の配線パターン、である。 なお、各図中、同一符号は同一部分を示す。 テ゛−夕・カーソル18 晃2図 司3図 兜4図 (C) 罵5図 麗60 死7図 死8図 葛9図 死10図 %11図 死12図
Claims (2)
- (1)プリント基板の指定された信号の配線パターンを
表示する配線パターン表示装置であって、配線パターン
情報をセル単位に分割して記憶するセルマトリックス記
憶部と、該記憶部に記憶されている配線パターン情報か
ら該配線パターンの経路をトレースして前記配線パター
ンの配線ディレィの値を演算する機構と、該配線ディレ
ィ値を表示するとともに前記配線パターンとは別異の一
定の距離以内にある前記配線ディレィの原因となってい
る配線パターンを他の表示部分とは区別できるように表
示する機構と、を備えた配線パターン表示装置。 - (2)プリント基板の指定された信号の配線パターンを
表示する配線パターン表示装置であって、配線パターン
情報をセル単位に分割して記憶するセルマトリックス記
憶部と、該記憶部に記憶されている配線パターン情報か
ら該配線パターンの経路をトレースして前記配線パター
ンの配線ディレィの値を演算する機構と、該配線ディレ
ィ値を表示するとともに前記配線パターンとは別異の一
定の距離以内にする前記配線ディレィの原因となってい
る配線パターンを他の表示部分とは区別できるように表
示する機構と、任意の配線ディレィ値以上の配線パター
ンを連続的に検索する手段と、を備えた配線パターン表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208779A JPS6270977A (ja) | 1985-09-24 | 1985-09-24 | 配線パタ−ン表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208779A JPS6270977A (ja) | 1985-09-24 | 1985-09-24 | 配線パタ−ン表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6270977A true JPS6270977A (ja) | 1987-04-01 |
Family
ID=16561956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208779A Pending JPS6270977A (ja) | 1985-09-24 | 1985-09-24 | 配線パタ−ン表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6270977A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554092A (ja) * | 1991-08-22 | 1993-03-05 | Mitsubishi Electric Corp | 論理シミユレーシヨン装置 |
-
1985
- 1985-09-24 JP JP60208779A patent/JPS6270977A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554092A (ja) * | 1991-08-22 | 1993-03-05 | Mitsubishi Electric Corp | 論理シミユレーシヨン装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525849B2 (en) | Designing support method, designing support equipment, program and computer-readable storage medium | |
| JP3689226B2 (ja) | 分解経路生成装置 | |
| US3567914A (en) | Automated manufacturing system | |
| US6205573B1 (en) | Delay analysis result display device | |
| US5265040A (en) | Method and device for displaying information on simulation result in a numerical simulation system | |
| US8762927B2 (en) | Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium | |
| CN102654398B (zh) | 摄影测量系统 | |
| US5075876A (en) | Figure hidden-line processing method | |
| JPS6270977A (ja) | 配線パタ−ン表示装置 | |
| JPH07114180B2 (ja) | 半導体露光パタンデータ検査方法及び検査装置 | |
| JP2002288245A (ja) | データ演算装置およびそれを用いる電子制御機器の調整方法 | |
| CN118552134B (zh) | 一种出入库管理方法、装置、电子设备和存储介质 | |
| US4642890A (en) | Method for routing circuit boards | |
| JPH1115870A (ja) | プリント基板設計支援システム及び記録媒体 | |
| JP2989985B2 (ja) | 配線基板の部品配置検討装置 | |
| JP2874289B2 (ja) | 基板cad装置 | |
| CN110457720A (zh) | 板件元件检核装置、检核装置与检核系统的执行方法 | |
| TWI651541B (zh) | 板件元件檢核裝置、檢核裝置執行方法與檢核系統執行方法 | |
| JP2776402B2 (ja) | 配線経路表示方法 | |
| CN114329881B (zh) | 一种位置校准方法、装置和计算机可读存储介质 | |
| JPS60218896A (ja) | 配線クロスト−ク観察装置 | |
| JPH05203466A (ja) | Cad測定データ表示装置 | |
| WO2020079809A1 (ja) | 設計支援装置、設計支援方法およびプログラム | |
| JP2005260019A (ja) | プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体 | |
| JPH0418045Y2 (ja) |