JPH0554153A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0554153A JPH0554153A JP3218195A JP21819591A JPH0554153A JP H0554153 A JPH0554153 A JP H0554153A JP 3218195 A JP3218195 A JP 3218195A JP 21819591 A JP21819591 A JP 21819591A JP H0554153 A JPH0554153 A JP H0554153A
- Authority
- JP
- Japan
- Prior art keywords
- address
- semiconductor integrated
- integrated circuit
- circuit device
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Memory System (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 端子数が限られている接続用端子を有効に活
用できるようにする。 【構成】 アドレス線ＡN ，ＡN-1 …ＡI+1 、又は入出
力線（I/O)N ，（I/O)N-1 …（I/O)I+1 を選択するアド
レス空間切替単位回路Ｎ，Ｎ−1 …Ｉ＋１を設け、この
アドレス空間切替単位回路Ｎ，Ｎ−1 …Ｉ＋１を切替制
御することにより、接続用端子tAn ，tAn-1 …tAi+1 を
アドレス出力の専用端子又は信号入出力の専用端子にな
し得るようにする。
用できるようにする。 【構成】 アドレス線ＡN ，ＡN-1 …ＡI+1 、又は入出
力線（I/O)N ，（I/O)N-1 …（I/O)I+1 を選択するアド
レス空間切替単位回路Ｎ，Ｎ−1 …Ｉ＋１を設け、この
アドレス空間切替単位回路Ｎ，Ｎ−1 …Ｉ＋１を切替制
御することにより、接続用端子tAn ，tAn-1 …tAi+1 を
アドレス出力の専用端子又は信号入出力の専用端子にな
し得るようにする。
Description
【０００１】
【産業上の利用分野】本発明は、例えばメモリ素子を接
続する半導体集積回路装置に関するものである。
続する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】図１は従来のこの種の半導体集積回路装
置の構成を示す模式図である。マイクロコンピュータ等
からなる半導体集積回路装置１にはメモリ素子等の外部
素子を接続すべくなしており、アドレス信号Ａn ，Ａ
n-1 …Ａ0 が出力される接続用端子tAn ，tAn-1 …tA0
及びデータＤm ，Ｄm-1 …Ｄ0 が与えられる接続用端子
tDm ，tDm-1 …tD0 が設けられている。接続用端子t
An ，tAn-1 …tA0 は、アドレスバス２に相当し、接続
用端子tDm ，tDm-1 …tD0 はデータバス３に相当する。
置の構成を示す模式図である。マイクロコンピュータ等
からなる半導体集積回路装置１にはメモリ素子等の外部
素子を接続すべくなしており、アドレス信号Ａn ，Ａ
n-1 …Ａ0 が出力される接続用端子tAn ，tAn-1 …tA0
及びデータＤm ，Ｄm-1 …Ｄ0 が与えられる接続用端子
tDm ，tDm-1 …tD0 が設けられている。接続用端子t
An ，tAn-1 …tA0 は、アドレスバス２に相当し、接続
用端子tDm ，tDm-1 …tD0 はデータバス３に相当する。
【０００３】次にこの半導体集積回路装置１の動作を説
明する。メモリ等の外部素子を接続する場合は半導体集
積回路装置１の接続用端子tAn ，tAn-1 …tA0 を介して
接続する。そして、半導体集積回路装置１から外部素子
にアドレス信号Ａn ，Ａn-1 …Ａ0 を出力し、また半導
体集積回路装置１と外部素子との間でデータＤm ，Ｄ
m-1 …Ｄ0 を入出力する。このようにして、アドレスバ
ス２及びデータバス３に相当する接続用端子tAn ，tA
n-1 …tA0 及びtDm ，tDm-1 …tD0 は外部素子を接続す
るための専用端子となっている。
明する。メモリ等の外部素子を接続する場合は半導体集
積回路装置１の接続用端子tAn ，tAn-1 …tA0 を介して
接続する。そして、半導体集積回路装置１から外部素子
にアドレス信号Ａn ，Ａn-1 …Ａ0 を出力し、また半導
体集積回路装置１と外部素子との間でデータＤm ，Ｄ
m-1 …Ｄ0 を入出力する。このようにして、アドレスバ
ス２及びデータバス３に相当する接続用端子tAn ，tA
n-1 …tA0 及びtDm ，tDm-1 …tD0 は外部素子を接続す
るための専用端子となっている。
【０００４】そして図１に示す半導体集積回路装置で
は、アドレスバス２に相当するｎ＋１個の接続用端子tA
n ，tAn-1 …tA0 と、データバスに相当するｍ＋１個の
接続用端子tDm ，tDm-1 …tD0 が外部素子を接続するた
めに使用される。また使用する接続用端子の数は、半導
体集積回路装置１を、それに外部素子を接続するモード
にした場合、常に所定数になる。
は、アドレスバス２に相当するｎ＋１個の接続用端子tA
n ，tAn-1 …tA0 と、データバスに相当するｍ＋１個の
接続用端子tDm ，tDm-1 …tD0 が外部素子を接続するた
めに使用される。また使用する接続用端子の数は、半導
体集積回路装置１を、それに外部素子を接続するモード
にした場合、常に所定数になる。
【０００５】
【発明が解決しようとする課題】ところで、従来の半導
体集積回路装置は、外部素子を接続するモードにした場
合には、半導体集積回路装置で予め定めている所定数の
接続用端子が、外部素子を接続するためのアドレスバ
ス、データバスに相当する専用端子となる。そのため半
導体集積回路装置が本来備えている接続用端子は、半導
体集積回路装置に接続する外部素子のアドレス空間、つ
まりアドレス数が少ない場合であっても予め定めている
所定数の接続用端子が使用されて、残りの接続用端子を
通常機能の専用端子に使用することになる。
体集積回路装置は、外部素子を接続するモードにした場
合には、半導体集積回路装置で予め定めている所定数の
接続用端子が、外部素子を接続するためのアドレスバ
ス、データバスに相当する専用端子となる。そのため半
導体集積回路装置が本来備えている接続用端子は、半導
体集積回路装置に接続する外部素子のアドレス空間、つ
まりアドレス数が少ない場合であっても予め定めている
所定数の接続用端子が使用されて、残りの接続用端子を
通常機能の専用端子に使用することになる。
【０００６】それにより半導体集積回路装置が備えてい
る接続用端子を外部素子を接続する専用端子以外の通常
機能の専用端子として有効に活用できない場合が起こり
得て半導体集積回路の機能が制限される不都合が生じる
という問題がある。本発明は斯かる問題に鑑み、外部素
子に応じた必要な数の接続用端子を外部素子接続のため
の専用端子として使用でき、それ以外の接続用端子を他
の機能をする接続用端子に使用できる半導体集積回路装
置を提供することを目的とする。
る接続用端子を外部素子を接続する専用端子以外の通常
機能の専用端子として有効に活用できない場合が起こり
得て半導体集積回路の機能が制限される不都合が生じる
という問題がある。本発明は斯かる問題に鑑み、外部素
子に応じた必要な数の接続用端子を外部素子接続のため
の専用端子として使用でき、それ以外の接続用端子を他
の機能をする接続用端子に使用できる半導体集積回路装
置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体集積
回路装置は、外部回路を接続する接続用端子を、内部の
複数の回路に選択的に接続する切替回路を内蔵した構成
にする。
回路装置は、外部回路を接続する接続用端子を、内部の
複数の回路に選択的に接続する切替回路を内蔵した構成
にする。
【０００８】
【作用】切替回路により、内部の複数の回路が選択され
る。選択した回路と接続用端子とが接続される。これに
より、接続用端子の機能を変更でき、端子数が限られて
いる接続用端子を有効に活用できる。
る。選択した回路と接続用端子とが接続される。これに
より、接続用端子の機能を変更でき、端子数が限られて
いる接続用端子を有効に活用できる。
【０００９】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図２は本発明に係る半導体集積回路装置の構成
を示す模式図である。マイクロコンピュータ等からなる
半導体集積回路装置１はメモリ素子等の外部素子を接続
すべくなしており、アドレス信号Ａn ，Ａn-1 …
Ａi+1 、Ａi ，Ａi-1 …Ａ0 を出力する接続用端子t
An ，tAn-1 …tAi+1 、tAi ，tAi-1 …tA0 を備えてい
る。またデータＤm ，Ｄm-1 …Ｄ0 を入出力する接続用
端子tDm ，tDm-1 …tD0 を備えている。
述する。図２は本発明に係る半導体集積回路装置の構成
を示す模式図である。マイクロコンピュータ等からなる
半導体集積回路装置１はメモリ素子等の外部素子を接続
すべくなしており、アドレス信号Ａn ，Ａn-1 …
Ａi+1 、Ａi ，Ａi-1 …Ａ0 を出力する接続用端子t
An ，tAn-1 …tAi+1 、tAi ，tAi-1 …tA0 を備えてい
る。またデータＤm ，Ｄm-1 …Ｄ0 を入出力する接続用
端子tDm ，tDm-1 …tD0 を備えている。
【００１０】接続用端子tAn ，tAn-1 …tAi+1 は上位ア
ドレスバスに相当し、接続用端子tAi ，tAi-1 …tA0 は
下位アドレスバスに相当する。そして接続用端子tAn ，
tAn-1 …tA0 はアドレスバス２に相当する。また接続用
端子tDm ，tDm-1 …tD0 はデータバス３に相当する。
ドレスバスに相当し、接続用端子tAi ，tAi-1 …tA0 は
下位アドレスバスに相当する。そして接続用端子tAn ，
tAn-1 …tA0 はアドレスバス２に相当する。また接続用
端子tDm ，tDm-1 …tD0 はデータバス３に相当する。
【００１１】半導体集積回路装置１には、アドレス空間
切替回路６が内蔵されており、アドレス空間切替回路６
は複数のアドレス空間切替単位回路Ｎ，Ｎ−１…Ｉ＋１
からなっている。アドレス空間切替単位回路Ｎ，Ｎ−１
…Ｉ＋１の出力側は接続用端子tAn ，tAn-1 …tAi+1 と
接続されている。
切替回路６が内蔵されており、アドレス空間切替回路６
は複数のアドレス空間切替単位回路Ｎ，Ｎ−１…Ｉ＋１
からなっている。アドレス空間切替単位回路Ｎ，Ｎ−１
…Ｉ＋１の出力側は接続用端子tAn ，tAn-1 …tAi+1 と
接続されている。
【００１２】アドレス空間切替単位回路Ｎには、アドレ
ス線ＡN 及び入出力線（I/O)N が、アドレス空間切替単
位回路Ｎ−１には、アドレス線ＡN-1 及び入出力線（I/
O)N-1 が、アドレス空間切替単位回路Ｉ＋１にはアドレ
ス線ＡI+1 及び入出力線（I/O)I+1 が接続されている。
ス線ＡN 及び入出力線（I/O)N が、アドレス空間切替単
位回路Ｎ−１には、アドレス線ＡN-1 及び入出力線（I/
O)N-1 が、アドレス空間切替単位回路Ｉ＋１にはアドレ
ス線ＡI+1 及び入出力線（I/O)I+1 が接続されている。
【００１３】アドレス空間切替回路６は例えばマイクロ
コンピュータ等のプログラムによりアドレス空間切替単
位回路Ｎ，Ｎ−１…Ｉ＋１ごとに切替制御できるように
なっている。例えばアドレス空間切替単位回路Ｎに
「１」を設定すると、アドレス線ＡN を選択して接続用
端子tAn をアドレス信号を出力する専用端子に、「０」
を設定すると、入出力線（I/O)Nを選択して、アドレス
信号以外の信号を入出力する通常機能の専用端子に切替
わるようになっている。
コンピュータ等のプログラムによりアドレス空間切替単
位回路Ｎ，Ｎ−１…Ｉ＋１ごとに切替制御できるように
なっている。例えばアドレス空間切替単位回路Ｎに
「１」を設定すると、アドレス線ＡN を選択して接続用
端子tAn をアドレス信号を出力する専用端子に、「０」
を設定すると、入出力線（I/O)Nを選択して、アドレス
信号以外の信号を入出力する通常機能の専用端子に切替
わるようになっている。
【００１４】またアドレス空間切替単位回路Ｎ，Ｎ−１
…Ｉ＋１についても同様に接続用端子tAn-1 …tA
i+1 を、アドレス信号を出力する専用端子又は通常機能
の専用端子に切替わるようになっている。
…Ｉ＋１についても同様に接続用端子tAn-1 …tA
i+1 を、アドレス信号を出力する専用端子又は通常機能
の専用端子に切替わるようになっている。
【００１５】次にこのように構成した半導体集積回路装
置の動作を説明する。半導体集積回路装置１をメモリ等
の外部素子を接続しないモードにした場合は、例えばア
ドレス空間切替単位回路Ｎは、それに「０」が設定され
て入出力線（I/O)N を選択し、入出力線（I/O)N と接続
用端子tAn とが接続されて、信号（I/O)n を入出力する
通常機能の専用端子となる。
置の動作を説明する。半導体集積回路装置１をメモリ等
の外部素子を接続しないモードにした場合は、例えばア
ドレス空間切替単位回路Ｎは、それに「０」が設定され
て入出力線（I/O)N を選択し、入出力線（I/O)N と接続
用端子tAn とが接続されて、信号（I/O)n を入出力する
通常機能の専用端子となる。
【００１６】一方、半導体集積回路装置１をメモリ等の
外部素子を接続するモードにした場合は、例えばアドレ
ス空間切替単位回路Ｎは、それに「１」が設定されて、
アドレス線ＡN を選択し、接続用端子tAN とアドレス線
ＡN とが接続されて、アドレス信号Ａn を出力する専用
端子となる。なお他の接続用端子tAn-1 ，tAi+1 につい
ても同様である。
外部素子を接続するモードにした場合は、例えばアドレ
ス空間切替単位回路Ｎは、それに「１」が設定されて、
アドレス線ＡN を選択し、接続用端子tAN とアドレス線
ＡN とが接続されて、アドレス信号Ａn を出力する専用
端子となる。なお他の接続用端子tAn-1 ，tAi+1 につい
ても同様である。
【００１７】いま、半導体集積回路装置１をメモリ等の
外部素子を接続するモードにしてプログラムを実行する
場合は、先ずアドレス空間切替回路６の各アドレス空間
切替単位回路Ｎ，Ｎ−１…Ｉ＋１に「１」が設定され
る。それによって全ての接続用端子tAn ，tAn-1 …tA
i+1 、tAi ，tAi-1 …tA0 に、アドレス信号Ａn ，Ａ
n-1 …Ａi+1 、Ａi ，Ａi-1 …Ａ0 が出力される。
外部素子を接続するモードにしてプログラムを実行する
場合は、先ずアドレス空間切替回路６の各アドレス空間
切替単位回路Ｎ，Ｎ−１…Ｉ＋１に「１」が設定され
る。それによって全ての接続用端子tAn ，tAn-1 …tA
i+1 、tAi ，tAi-1 …tA0 に、アドレス信号Ａn ，Ａ
n-1 …Ａi+1 、Ａi ，Ａi-1 …Ａ0 が出力される。
【００１８】そして半導体集積回路装置１の接続用端子
tAn ，tAn-1 …tAi+1 、tAi ，tAi-1 …tA0 を介して接
続された外部素子（図示せず）の動作は、接続用端子tA
n ，tAn-1 …tAi+1 、tAi ，tAi-1 …tA0 に出力された
アドレス信号から必要なアドレス信号を用いてプログラ
ムにより実行されていく。このプログラムの実行の初期
化において外部素子に不要なアドレスがある場合は、そ
のアドレスに対応するアドレス空間切替単位回路をプロ
グラムで通常機能をする専用端子に切替える。
tAn ，tAn-1 …tAi+1 、tAi ，tAi-1 …tA0 を介して接
続された外部素子（図示せず）の動作は、接続用端子tA
n ，tAn-1 …tAi+1 、tAi ，tAi-1 …tA0 に出力された
アドレス信号から必要なアドレス信号を用いてプログラ
ムにより実行されていく。このプログラムの実行の初期
化において外部素子に不要なアドレスがある場合は、そ
のアドレスに対応するアドレス空間切替単位回路をプロ
グラムで通常機能をする専用端子に切替える。
【００１９】その後、本来のプログラムの実行を開始す
る。このようにすれば、外部素子に不要なアドレスに対
応する接続用端子を、通常機能の専用端子として使用で
きることになる。したがって外部素子のアドレス数に応
じて外部素子を接続する専用端子になすべき接続用端子
数を適宜に変更できて、接続用端子の無駄がなくなり、
半導体集積回路装置が備えている接続用端子を有効に活
用できることになる。
る。このようにすれば、外部素子に不要なアドレスに対
応する接続用端子を、通常機能の専用端子として使用で
きることになる。したがって外部素子のアドレス数に応
じて外部素子を接続する専用端子になすべき接続用端子
数を適宜に変更できて、接続用端子の無駄がなくなり、
半導体集積回路装置が備えている接続用端子を有効に活
用できることになる。
【００２０】本実施例では、アドレス空間切替単位回路
Ｎ，Ｎ−１…Ｉ＋１に「１」を設定するとアドレス線Ａ
N ，ＡN-1 …ＡI+1 を選択し、「０」を設定すると入出
力線（I/O)N ，（I/O)N-1 …（I/O)I+1 を選択したが、
それは単なる例示であり、実施例に限定されるものでは
ない。
Ｎ，Ｎ−１…Ｉ＋１に「１」を設定するとアドレス線Ａ
N ，ＡN-1 …ＡI+1 を選択し、「０」を設定すると入出
力線（I/O)N ，（I/O)N-1 …（I/O)I+1 を選択したが、
それは単なる例示であり、実施例に限定されるものでは
ない。
【００２１】また、アドレス空間切替単位回路Ｎ，Ｎ−
１…Ｉ＋１は、アドレスの適宜の数内で適宜に設ければ
よくその数に何ら限定されるものではない。更に、本実
施例ではアドレス空間切替単位回路Ｎ，Ｎ−１…Ｉ＋１
ごとに、プログラムでアドレス線ＡN ，ＡN-1 …ＡI+1
を選択するようにしたが、最上位のアドレスから順にア
ドレスを使用しない場合には、所定アドレスより上位の
アドレスを不要とする使い方ができるから、所定アドレ
スに対応するアドレス空間単位切替回路を、入出力線を
選択するように切替えたときに、その所定アドレスより
上位のすべてのアドレスのアドレス線を選択するアドレ
ス空間切替単位回路を同時に一括して入出力線を選択す
るようにしてもよい。
１…Ｉ＋１は、アドレスの適宜の数内で適宜に設ければ
よくその数に何ら限定されるものではない。更に、本実
施例ではアドレス空間切替単位回路Ｎ，Ｎ−１…Ｉ＋１
ごとに、プログラムでアドレス線ＡN ，ＡN-1 …ＡI+1
を選択するようにしたが、最上位のアドレスから順にア
ドレスを使用しない場合には、所定アドレスより上位の
アドレスを不要とする使い方ができるから、所定アドレ
スに対応するアドレス空間単位切替回路を、入出力線を
選択するように切替えたときに、その所定アドレスより
上位のすべてのアドレスのアドレス線を選択するアドレ
ス空間切替単位回路を同時に一括して入出力線を選択す
るようにしてもよい。
【００２２】更にまた、本実施例ではアドレスバスの数
を変更する場合について説明したが、半導体集積回路装
置のデータバス構成と外部素子のデータバス構成とが適
合すればデータバスの数についても前記同様の切替回路
を設けて、接続用端子を有効に活用できるようになし得
るのは勿論である。
を変更する場合について説明したが、半導体集積回路装
置のデータバス構成と外部素子のデータバス構成とが適
合すればデータバスの数についても前記同様の切替回路
を設けて、接続用端子を有効に活用できるようになし得
るのは勿論である。
【００２３】
【発明の効果】以上詳述したように本発明は外部回路を
接続する接続用端子を、半導体集積回路装置内部の複数
の回路に選択的に接続する切替回路を内蔵させたから接
続用端子の機能を変更できる。したがって、接続する外
部回路に応じて接続用端子の機能を変更すれば、限られ
た数の接続用端子を有効に活用し得て、外部回路を接続
しても半導体集積回路の機能が制限されることがない半
導体集積回路装置を提供できる優れた効果を奏する。
接続する接続用端子を、半導体集積回路装置内部の複数
の回路に選択的に接続する切替回路を内蔵させたから接
続用端子の機能を変更できる。したがって、接続する外
部回路に応じて接続用端子の機能を変更すれば、限られ
た数の接続用端子を有効に活用し得て、外部回路を接続
しても半導体集積回路の機能が制限されることがない半
導体集積回路装置を提供できる優れた効果を奏する。
【図１】従来の半導体集積回路装置の構成を示す模式図
である。
である。
【図２】本発明に係る半導体集積回路の構成を示す模式
図である。
図である。
１ 半導体集積回路装置 ２ アドレス ３ データ ４ 上位アドレス ５ 下位アドレス ６ アドレス空間切替回路 tAn ，tAn-1 …tAi+1 接続用端子 tAi ，tAi-1 …tA0 接続用端子 tDm ，tDm-1 …tD0 接続用端子 Ｎ，Ｎ−１…Ｉ＋１ アドレス空間切替単位回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】それにより半導体集積回路装置が備えてい
る接続用端子を外部素子を接続する専用端子以外の通常
機能の専用端子として有効に活用できない場合が起こり
得て半導体集積回路の機能が制限される不都合が生じる
という問題がある。本発明は斯かる問題に鑑み、外部素
子に応じた必要な数の接続用端子を外部素子接続のため
の専用端子として使用でき、それ以外の接続用端子を他
の機能をする端子に使用できる半導体集積回路装置を提
供することを目的とする。
る接続用端子を外部素子を接続する専用端子以外の通常
機能の専用端子として有効に活用できない場合が起こり
得て半導体集積回路の機能が制限される不都合が生じる
という問題がある。本発明は斯かる問題に鑑み、外部素
子に応じた必要な数の接続用端子を外部素子接続のため
の専用端子として使用でき、それ以外の接続用端子を他
の機能をする端子に使用できる半導体集積回路装置を提
供することを目的とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】次にこのように構成した半導体集積回路装
置の動作を説明する。半導体集積回路装置１をメモリ等
の外部素子を接続しないモードにした場合は、例えばア
ドレス空間切替単位回路Ｎは、それに「０」が設定され
て入出力線（I/O)N を選択し、入出力線（I/O)N と接続
用端子tAn とが接続されて、信号（I/O)n を入出力する
通常機能の専用端子となる。他の端子も同様に通常のI/
O 端子となる。
置の動作を説明する。半導体集積回路装置１をメモリ等
の外部素子を接続しないモードにした場合は、例えばア
ドレス空間切替単位回路Ｎは、それに「０」が設定され
て入出力線（I/O)N を選択し、入出力線（I/O)N と接続
用端子tAn とが接続されて、信号（I/O)n を入出力する
通常機能の専用端子となる。他の端子も同様に通常のI/
O 端子となる。
Claims (1)
- 【請求項１】 外部回路を接続する接続用端子を備えて
いる半導体集積回路装置において、前記接続用端子を、
内部の複数の回路に選択的に接続する切替回路を内蔵し
ていることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218195A JPH0554153A (ja) | 1991-08-29 | 1991-08-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218195A JPH0554153A (ja) | 1991-08-29 | 1991-08-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0554153A true JPH0554153A (ja) | 1993-03-05 |
Family
ID=16716110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218195A Pending JPH0554153A (ja) | 1991-08-29 | 1991-08-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0554153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6483183B1 (en) | 1996-05-24 | 2002-11-19 | Microchip Technology Incorporated | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111863A (ja) * | 1984-06-26 | 1986-01-20 | Sharp Corp | マイクロコンピユ−タシステム |
-
1991
- 1991-08-29 JP JP3218195A patent/JPH0554153A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111863A (ja) * | 1984-06-26 | 1986-01-20 | Sharp Corp | マイクロコンピユ−タシステム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6483183B1 (en) | 1996-05-24 | 2002-11-19 | Microchip Technology Incorporated | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller |
| US6696316B2 (en) | 1996-05-24 | 2004-02-24 | Microchip Technology Inc. | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198303B1 (en) | Configuration eprom with programmable logic | |
| JPS6142306B2 (ja) | ||
| JPH0554153A (ja) | 半導体集積回路装置 | |
| JPH0333927A (ja) | 電子機器 | |
| JPH05324949A (ja) | Ｉｃカード入出力制御回路 | |
| US6092148A (en) | Microcomputer having different memory capacities that can be selected from a common chip layout | |
| JPS6361697B2 (ja) | ||
| JPS60144857A (ja) | Ｃｐｕ周辺回路 | |
| JPH06259174A (ja) | メモリ電源供給方法 | |
| JP4534288B2 (ja) | 信号処理システム、信号処理回路および復調装置 | |
| US20050256980A1 (en) | Method for controlling input/output units, and an input/output unit | |
| JP3491838B2 (ja) | 入出力拡張システム | |
| JP3445347B2 (ja) | 電子ボタン電話装置 | |
| JPS58184655A (ja) | 演算処理装置 | |
| JP4614501B2 (ja) | １以上の仮想ポートを規定する構成回路および集積回路 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| JPH05127983A (ja) | 半導体集積回路 | |
| JPH05152962A (ja) | 半導体装置 | |
| JPH05120879A (ja) | 半導体メモリ装置 | |
| JPH06103838B2 (ja) | 論理回路 | |
| JPS595538A (ja) | 複合スイツチ | |
| JPH0855477A (ja) | メモリ装置 | |
| JPH03251945A (ja) | インタフェースレジスタアドレス自動設定方式 | |
| JPH05127788A (ja) | スイツチ信号の多入力回路 | |
| JPH05173715A (ja) | 入出力回路 |