JPH0554631B2 - - Google Patents
Info
- Publication number
- JPH0554631B2 JPH0554631B2 JP60173040A JP17304085A JPH0554631B2 JP H0554631 B2 JPH0554631 B2 JP H0554631B2 JP 60173040 A JP60173040 A JP 60173040A JP 17304085 A JP17304085 A JP 17304085A JP H0554631 B2 JPH0554631 B2 JP H0554631B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- insulation
- circuit
- points
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Relating To Insulation (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、絶縁試験機（絶縁テスター）に関
するものであり、特に、印刷配線パターンの導
通／絶縁試験を行う試験機において、精度ポイン
ト数が大きく、小型で高電圧の絶縁試験に適する
ような絶縁試験機に関するものである。
するものであり、特に、印刷配線パターンの導
通／絶縁試験を行う試験機において、精度ポイン
ト数が大きく、小型で高電圧の絶縁試験に適する
ような絶縁試験機に関するものである。
［従来の技術］
印刷配線基板の各パターン間の絶縁状態を試験
する場合には、一般に、絶縁試験機が用いられて
いる。
する場合には、一般に、絶縁試験機が用いられて
いる。
この絶縁試験機は、多くのスイツチ回路を有し
ていて、そのスイツチング素子としては、ゲー
ト・ソース間のリーク電流が少ないということ
で、MOSFETが使用されている。
ていて、そのスイツチング素子としては、ゲー
ト・ソース間のリーク電流が少ないということ
で、MOSFETが使用されている。
ところで、最近の傾向としては、絶縁試験電圧
の高圧化（例えば100V程度）に伴い、このスイ
ツチングを行うMOSFETにパワー型の
MOSFETが使用されるようになつて来ている。
の高圧化（例えば100V程度）に伴い、このスイ
ツチングを行うMOSFETにパワー型の
MOSFETが使用されるようになつて来ている。
さて、印刷配線基板に対応するパターンの絶縁
試験機にあつては、一般に多くのパターンに対応
してあらかじめピンを接触させておき、所定のピ
ンを選択し、選択されたピンに対応するスイツチ
回路を動作させてパターン間の電流値を測定する
ものが一般的であり、この測定電流値と印加電圧
値からその間のリーク抵抗（絶縁抵抗）を測定す
ることが行われる。
試験機にあつては、一般に多くのパターンに対応
してあらかじめピンを接触させておき、所定のピ
ンを選択し、選択されたピンに対応するスイツチ
回路を動作させてパターン間の電流値を測定する
ものが一般的であり、この測定電流値と印加電圧
値からその間のリーク抵抗（絶縁抵抗）を測定す
ることが行われる。
第３図は、このような従来の印刷配線基板に対
する導通／絶縁試験機のスイツチ回路を中心とし
た原理的な説明図である。
する導通／絶縁試験機のスイツチ回路を中心とし
た原理的な説明図である。
この回路において、各スイツチ回路は、
MOSFETで構成され、切り換えスイツチ１をＤ
接点側に切り換えることにより導通試験機として
動作し、Ｚ接点側に切り換えることにより、絶縁
試験機として動作する。
MOSFETで構成され、切り換えスイツチ１をＤ
接点側に切り換えることにより導通試験機として
動作し、Ｚ接点側に切り換えることにより、絶縁
試験機として動作する。
導通試験機としての動作は、まず、測定ポイン
トに対応するMOSFETで構成されるスイツチ回
路S1，S2……，Si，……Snと、同様な導通試験
としてのスイツチ回路L1，L2，……，Li，……，
Lnとのうちで測定したいパターンT1，T2，…
…，Tnに対応するスイツチ回路がそれぞれ選択
されて閉じられる。その結果、定電流源２から切
り換えスイツチ１のＤ接点側を経て、選択された
スイツチ回路Si（ｉ＝１〜ｎ）、ピンP1，P2，…
…，Pnのうちそれに対応するピンPi（ｉ＝１〜
ｎ）に電流が供給され、対応するパターンTi（ｉ
＝１〜ｎ）、対応するピンPk（ｋ＝１〜ｎ）、選択
されたスイツチ回路Lk（ｋ＝１〜ｎ）を経てアー
スへと電流が流れる。このとき電流の一部は、ス
イツチ回路Siに対応するスイツチ回路Riを経て
電圧計３へと流れ、電圧計３からアースへと至
る。
トに対応するMOSFETで構成されるスイツチ回
路S1，S2……，Si，……Snと、同様な導通試験
としてのスイツチ回路L1，L2，……，Li，……，
Lnとのうちで測定したいパターンT1，T2，…
…，Tnに対応するスイツチ回路がそれぞれ選択
されて閉じられる。その結果、定電流源２から切
り換えスイツチ１のＤ接点側を経て、選択された
スイツチ回路Si（ｉ＝１〜ｎ）、ピンP1，P2，…
…，Pnのうちそれに対応するピンPi（ｉ＝１〜
ｎ）に電流が供給され、対応するパターンTi（ｉ
＝１〜ｎ）、対応するピンPk（ｋ＝１〜ｎ）、選択
されたスイツチ回路Lk（ｋ＝１〜ｎ）を経てアー
スへと電流が流れる。このとき電流の一部は、ス
イツチ回路Siに対応するスイツチ回路Riを経て
電圧計３へと流れ、電圧計３からアースへと至
る。
そこで、電圧計３によりこのときの電圧値が測
定され、定電流源２からの定電流値とこのときの
測定電圧とから選択されたパターンTiの導通状
態（導通抵抗）が測定される。
定され、定電流源２からの定電流値とこのときの
測定電圧とから選択されたパターンTiの導通状
態（導通抵抗）が測定される。
一方、絶縁試験機としての動作は、切り換えス
イツチ１をＺ接点側に切り換えて、測定ポイント
（パターン間）に対応するスイツチ回路Si（ｉ＝１
〜ｎ）と、同様な絶縁試験機としてのスイツチ回
路L1，L2，……，Lk，……，Lnのうちからスイ
ツチ回路Lk（ｋ＝１〜ｎ）とがそれぞれ選択され
て閉じられる。その結果、定電圧源４から電流計
５、切り換えスイツチ回路１のＺ接点を経て、選
択されたスイツチ回路Si、それに対応するピンPi
（ｉ＝１〜ｎ）に電流が供給され、対応するパタ
ーンTi（ｉ＝１〜ｎ），Tj（ｊ＝１〜ｎ）を経て、
対応するピンPk（ｋ＝１〜ｎ）、選択されたスイ
ツチ回路Lk（ｋ＝１〜ｎ）、そしてアースへと電
流が流れる。そこで電流計５によりこのときの電
流値が測定され、その電流値から選択されたパタ
ーンTi，Tj間の絶縁状態、例えばリーク抵抗rx
の値が測定されるものである。
イツチ１をＺ接点側に切り換えて、測定ポイント
（パターン間）に対応するスイツチ回路Si（ｉ＝１
〜ｎ）と、同様な絶縁試験機としてのスイツチ回
路L1，L2，……，Lk，……，Lnのうちからスイ
ツチ回路Lk（ｋ＝１〜ｎ）とがそれぞれ選択され
て閉じられる。その結果、定電圧源４から電流計
５、切り換えスイツチ回路１のＺ接点を経て、選
択されたスイツチ回路Si、それに対応するピンPi
（ｉ＝１〜ｎ）に電流が供給され、対応するパタ
ーンTi（ｉ＝１〜ｎ），Tj（ｊ＝１〜ｎ）を経て、
対応するピンPk（ｋ＝１〜ｎ）、選択されたスイ
ツチ回路Lk（ｋ＝１〜ｎ）、そしてアースへと電
流が流れる。そこで電流計５によりこのときの電
流値が測定され、その電流値から選択されたパタ
ーンTi，Tj間の絶縁状態、例えばリーク抵抗rx
の値が測定されるものである。
ところで、一般に、絶縁試験機の場合にその測
定抵抗値が10MΩ〜100MΩとなつてきており、
測定される電流値は、１測定ポイント当たり、数
μA〜10μA程度と非常に低い電流値であることか
ら、１つのスイツチ回路からのリークが大きくな
ると、測定に及ぼす影響もそれだけ大きくなる。
しかも、パワーMOSFETでは、１本当たりのリ
ーク電流値は、数百nAともなつて、その影響は、
大きい。
定抵抗値が10MΩ〜100MΩとなつてきており、
測定される電流値は、１測定ポイント当たり、数
μA〜10μA程度と非常に低い電流値であることか
ら、１つのスイツチ回路からのリークが大きくな
ると、測定に及ぼす影響もそれだけ大きくなる。
しかも、パワーMOSFETでは、１本当たりのリ
ーク電流値は、数百nAともなつて、その影響は、
大きい。
一方、最近では、IC，LSI等の電子部品の高密
度化に伴つて、これらの回路の接続を行う印刷配
線基板におけるパターンの配線密度が高くなり、
かつその測定ポイント数も数万、さらには６万、
７万ポイントと次第に膨大な数に達する傾向にあ
る。
度化に伴つて、これらの回路の接続を行う印刷配
線基板におけるパターンの配線密度が高くなり、
かつその測定ポイント数も数万、さらには６万、
７万ポイントと次第に膨大な数に達する傾向にあ
る。
［解決しようとする問題点］
このように絶縁試験の電圧の高圧化とリーク電
流の増加、そして測定ポイント数の増加により、
絶縁試験では、その消費電力が大きくなり、発熱
量が増加して正確な測定に影響を与える危険性が
ある。特にパワー型のMOSFETを使用した高電
圧用の絶縁試験機にあつては、そのドライブ回路
の消費電力が非常に大きいものとなる。
流の増加、そして測定ポイント数の増加により、
絶縁試験では、その消費電力が大きくなり、発熱
量が増加して正確な測定に影響を与える危険性が
ある。特にパワー型のMOSFETを使用した高電
圧用の絶縁試験機にあつては、そのドライブ回路
の消費電力が非常に大きいものとなる。
また、そのため放熱対策として装置が大型化せ
ざるを得ず、一方では、測定点数の増加により大
型化する傾向にあつて、装置のメンテナンスをは
じめとして、その操作性が悪くなるという問題点
が生じる。
ざるを得ず、一方では、測定点数の増加により大
型化する傾向にあつて、装置のメンテナンスをは
じめとして、その操作性が悪くなるという問題点
が生じる。
［発明の目的］
この発明は、このような従来技術にかんがみて
なされたものであつて、このような従来技術の問
題点を解決するとともに、小型で消費電力の少な
く高圧の絶縁試験に適する絶縁試験機を提供する
ことを目的とする。
なされたものであつて、このような従来技術の問
題点を解決するとともに、小型で消費電力の少な
く高圧の絶縁試験に適する絶縁試験機を提供する
ことを目的とする。
［問題点を解決するための手段］
ところで、発熱で大きな問題となるのは、スイ
ツチング動作中のダイナミツクな状態における電
力もさることながら、通常のスタテツクな動作状
態における電力の影響が大きく、これが時間的に
集積されて行く点で重要な問題となる。そこで従
来のスイツチ回路として特にパワーMOSFETを
採用したものにあつては、上流側となるスイツチ
回路側のドライブ電圧が高くならざるを得ず、こ
の消費電力が大きな影響を与える。
ツチング動作中のダイナミツクな状態における電
力もさることながら、通常のスタテツクな動作状
態における電力の影響が大きく、これが時間的に
集積されて行く点で重要な問題となる。そこで従
来のスイツチ回路として特にパワーMOSFETを
採用したものにあつては、上流側となるスイツチ
回路側のドライブ電圧が高くならざるを得ず、こ
の消費電力が大きな影響を与える。
この発明は、このような点に着目したものであ
つて、特に上流側のドライブ回路についてその消
費電力を低く抑えることにより全体の消費電力を
減少させて、もつて、発熱の低い信頼性の高い絶
縁試験機を実現すものである。
つて、特に上流側のドライブ回路についてその消
費電力を低く抑えることにより全体の消費電力を
減少させて、もつて、発熱の低い信頼性の高い絶
縁試験機を実現すものである。
しかして、このような目的を達成するためのこ
の発明における手段は、第１のバイポーラトラン
ジスタを上流側のスイツチ回路とし、第２のバイ
ポーラトランジスタを下流側のスイツチ回路とし
てこれらを直列に接続した回路を１組として、こ
の組を複数個備えていて、ある組の第１のバイポ
ーラトランジスタと他の組の第２のバイポーラト
ランジスタとを“ON”状態にしてある組の第１
のバイポーラトランジスタから２点を経て他の組
の第２のバイポーラトランジスタへと回路を形成
して２点間の絶縁試験を行うもので、第１のバイ
ポーラトランジスタと第２のバイポーラトランジ
スタとは相補型のものとするというものである。
の発明における手段は、第１のバイポーラトラン
ジスタを上流側のスイツチ回路とし、第２のバイ
ポーラトランジスタを下流側のスイツチ回路とし
てこれらを直列に接続した回路を１組として、こ
の組を複数個備えていて、ある組の第１のバイポ
ーラトランジスタと他の組の第２のバイポーラト
ランジスタとを“ON”状態にしてある組の第１
のバイポーラトランジスタから２点を経て他の組
の第２のバイポーラトランジスタへと回路を形成
して２点間の絶縁試験を行うもので、第１のバイ
ポーラトランジスタと第２のバイポーラトランジ
スタとは相補型のものとするというものである。
［作 用］
このようにバイポーラトランジスタを採用する
ことにより、各スイツチ回路からのリークが減少
するのみならず、第１のバイポーラトランジスタ
と第２のバイポーラトランジスタとを相補型とす
ることにより上流側となる第１のバイポーラトラ
ンジスタのドライブ回路をフローテング電源とす
ること可能となる。
ことにより、各スイツチ回路からのリークが減少
するのみならず、第１のバイポーラトランジスタ
と第２のバイポーラトランジスタとを相補型とす
ることにより上流側となる第１のバイポーラトラ
ンジスタのドライブ回路をフローテング電源とす
ること可能となる。
その結果、絶縁試験機全体の消費電力を減少さ
せることができ、発熱が少なく小型で信頼性の高
い絶縁試験機を実現できるものである。
せることができ、発熱が少なく小型で信頼性の高
い絶縁試験機を実現できるものである。
［実施例］
以下、図面を用いてこの発明の一実施例につい
て詳細に説明する。
て詳細に説明する。
第１図は、この発明を適用した一実施例である
印刷配線基板に対する導通／絶縁試験機のスイツ
チ回路を中心とした原理的な回路図、第２図は、
そのドライブ回路のブロツク図である。なお、第
３図に示すものと同一のものは、同一の符号で示
す。
印刷配線基板に対する導通／絶縁試験機のスイツ
チ回路を中心とした原理的な回路図、第２図は、
そのドライブ回路のブロツク図である。なお、第
３図に示すものと同一のものは、同一の符号で示
す。
QU１，QU２，……，QUi，……，QUnは、
それぞれ定電圧電源４からの電流に対して上流側
に位置するPNP型のバイポーラトランジスタで
あつて、第２図に見るスイツチ回路S1，S2，…
…，Si，……，Snに対応するものである。一方、
QL１，QL２，……，QLi，……，QLnは、それ
ぞれ下流側に位置するNPN型のバイポーラトラ
ンジスタであつて、スイツチ回路L1，L2，……，
Li，……，Lnに対応している。
それぞれ定電圧電源４からの電流に対して上流側
に位置するPNP型のバイポーラトランジスタで
あつて、第２図に見るスイツチ回路S1，S2，…
…，Si，……，Snに対応するものである。一方、
QL１，QL２，……，QLi，……，QLnは、それ
ぞれ下流側に位置するNPN型のバイポーラトラ
ンジスタであつて、スイツチ回路L1，L2，……，
Li，……，Lnに対応している。
そして、各バイポーラトランジスタQU１，
QU２，……，QUi，……，QUnのエミツタ側
は、共通に切り換えスイツチ１に接続されてい
て、そのそれぞれのベース側は、ドライブ回路
D1，D2，……，Di，……，Dnを介してアナログ
スイツチ回路１０の対応する端子にそれぞれ接続
されている。一方、各バイポーラトランジスタ
QL１，QL２，……，QLi，……，QLnのエミツ
タ側は、共通に定電圧電源４及び定電流源２のア
ース対応側に接続されていて、そのそれぞれのベ
ース側は、所定の抵抗を介してドライブ回路とし
てのデコーダ１１の対応する端子にそれぞれ接続
されている。
QU２，……，QUi，……，QUnのエミツタ側
は、共通に切り換えスイツチ１に接続されてい
て、そのそれぞれのベース側は、ドライブ回路
D1，D2，……，Di，……，Dnを介してアナログ
スイツチ回路１０の対応する端子にそれぞれ接続
されている。一方、各バイポーラトランジスタ
QL１，QL２，……，QLi，……，QLnのエミツ
タ側は、共通に定電圧電源４及び定電流源２のア
ース対応側に接続されていて、そのそれぞれのベ
ース側は、所定の抵抗を介してドライブ回路とし
てのデコーダ１１の対応する端子にそれぞれ接続
されている。
そして、これら各バイポーラトランジスタQU
１，QU２，……，QUi，……，QUnのコレクタ
側は、各バイポーラトランジスタQL１，QL２，
……，QLi，……，QLnのコレクタ側とそれぞれ
接続されていて、その接続点には、それぞれピン
P1，P2，……，Pi，……，Pnが接続されている。
１，QU２，……，QUi，……，QUnのコレクタ
側は、各バイポーラトランジスタQL１，QL２，
……，QLi，……，QLnのコレクタ側とそれぞれ
接続されていて、その接続点には、それぞれピン
P1，P2，……，Pi，……，Pnが接続されている。
また、QR１，QR２，……，QRi，……，QRn
は、そのコレクタが、QL１，QL２，……，
QLi，……，QLnと同様にQU１，QU２，……，
QUi，……，QUnのコレクタに接続された下流
側に位置するNPN型のバイポーラトランジスタ
であつて、スイツチ回路R1，R2，……，Ri，…
…，Rnに対応している。
は、そのコレクタが、QL１，QL２，……，
QLi，……，QLnと同様にQU１，QU２，……，
QUi，……，QUnのコレクタに接続された下流
側に位置するNPN型のバイポーラトランジスタ
であつて、スイツチ回路R1，R2，……，Ri，…
…，Rnに対応している。
この各バイポーラトランジスタQR１，QR２，
……，QRi，……，QRnのベースは、アナログス
イツチ回路１２の対応する端子にそれぞれ接続さ
れて、このアナログスイツチ回路１２を介して定
電流電源１５に接続されている。また、そのそれ
ぞれのエミツタは、それぞれ共通に電圧計３に接
続されるとともに、抵抗Rsをを介して定電流源
１６に接続されている。そして各バイポーラトラ
ンジスタQR１，QR２，……，QRi，……，QRn
のエミツタ側及びベース側は、それぞれこれらの
定電流源１６，１５を介してそれぞれアースへと
接続される。
……，QRi，……，QRnのベースは、アナログス
イツチ回路１２の対応する端子にそれぞれ接続さ
れて、このアナログスイツチ回路１２を介して定
電流電源１５に接続されている。また、そのそれ
ぞれのエミツタは、それぞれ共通に電圧計３に接
続されるとともに、抵抗Rsをを介して定電流源
１６に接続されている。そして各バイポーラトラ
ンジスタQR１，QR２，……，QRi，……，QRn
のエミツタ側及びベース側は、それぞれこれらの
定電流源１６，１５を介してそれぞれアースへと
接続される。
ここに、抵抗Rsは、“OFF”状態にある他の回
路のバイポーラトランジスタQRj（ｊ＝１〜ｎ）
が順方向にバイアスされて動作してしまうのを防
ぐために挿入したレベルシフト用の抵抗である。
路のバイポーラトランジスタQRj（ｊ＝１〜ｎ）
が順方向にバイアスされて動作してしまうのを防
ぐために挿入したレベルシフト用の抵抗である。
一方、アナログスイツチ回路１０及び１２は、
デコーダ１３からの選択制御信号に応じて、選択
された対応するスイツチを“ON”状態とする。
これら各アナログスイツチ回路１０，１２は、図
示するごとく、それぞれ一端が共通に接続されて
いて、アナログスイツチ回路１０の他端に当たる
それぞれの入力側端子側は、各バイポーラトラン
ジスタQU１，QU２，……，QUi，……，QUn
のベース側に接続され、対応するドライブ回路
Di（ｉ＝１〜ｎ）を駆動することになる。
デコーダ１３からの選択制御信号に応じて、選択
された対応するスイツチを“ON”状態とする。
これら各アナログスイツチ回路１０，１２は、図
示するごとく、それぞれ一端が共通に接続されて
いて、アナログスイツチ回路１０の他端に当たる
それぞれの入力側端子側は、各バイポーラトラン
ジスタQU１，QU２，……，QUi，……，QUn
のベース側に接続され、対応するドライブ回路
Di（ｉ＝１〜ｎ）を駆動することになる。
ここに、定電流源１４は、各バイポーラトラン
ジスタQU１，QU２，……，QUi，……，QUn
のうちアナログスイツチ回路１０により選択され
たあるバイポーラトランジスタQUi（ｉ＝１〜ｎ）
のベースに定電流値Ｉを流すものであつて、この
電流値Ｉは、各バイポーラトランジスタQU１，
QU２，……，QUi，……，QUnを“ON”状態
としてスイツチングするのに十分な値に設定され
ている。
ジスタQU１，QU２，……，QUi，……，QUn
のうちアナログスイツチ回路１０により選択され
たあるバイポーラトランジスタQUi（ｉ＝１〜ｎ）
のベースに定電流値Ｉを流すものであつて、この
電流値Ｉは、各バイポーラトランジスタQU１，
QU２，……，QUi，……，QUnを“ON”状態
としてスイツチングするのに十分な値に設定され
ている。
また、定電流源１５は、各バイポーラトランジ
スタQR１，QR２，……，QRi，……，QRnのう
ち、選択されたあるバイポーラトランジスタQUi
（ｉ＝１〜ｎ）に対応してアナログスイツチング
１２の対応する位置のスイツチが“ON”とする
ものであつて、このことで、選択された対応のバ
イポーラトランジスタQRi（ｉ＝１〜ｎ）のベー
スに定電流Ibを流す。同様に、この電流値Ibは、
各バイポーラトランジスタQR１，QR２，……，
QRi，……，QRnの１つを“ON”状態としてス
イツチングするのに十分な値に設定されている。
そして定電流源１６は、アナログスイツチ回路１
２の対応する位置のスイツチが“ON”状態とな
ることで、前記選択されたバイポーラトランジス
タQRiのエミツタに定電流値Ieを流すものであ
る。
スタQR１，QR２，……，QRi，……，QRnのう
ち、選択されたあるバイポーラトランジスタQUi
（ｉ＝１〜ｎ）に対応してアナログスイツチング
１２の対応する位置のスイツチが“ON”とする
ものであつて、このことで、選択された対応のバ
イポーラトランジスタQRi（ｉ＝１〜ｎ）のベー
スに定電流Ibを流す。同様に、この電流値Ibは、
各バイポーラトランジスタQR１，QR２，……，
QRi，……，QRnの１つを“ON”状態としてス
イツチングするのに十分な値に設定されている。
そして定電流源１６は、アナログスイツチ回路１
２の対応する位置のスイツチが“ON”状態とな
ることで、前記選択されたバイポーラトランジス
タQRiのエミツタに定電流値Ieを流すものであ
る。
一方、デコーダ１１，１３は、それぞれ制御回
路１７からの制御信号に応じて制御されて、デコ
ーダ１３は、選択すべき第１のピンPi（ｉ＝１〜
ｎ、第１の接点）に対応する駆動信号をアナログ
スイツチ回路１０及び１２に送出する。その結
果、第１のピンPiに接続される、選択されたある
バイポーラトランジスタQUi（ｉ＝１〜ｎ）及び
選択された対応のバイポーラトランジスタQRi
（ｉ＝１〜ｎ）をそれぞれ“ON”状態とし、バ
イポーラトランジスタQRiのベースとエミツタと
にそれぞれIb，Ieの定電流が流されることにな
る。
路１７からの制御信号に応じて制御されて、デコ
ーダ１３は、選択すべき第１のピンPi（ｉ＝１〜
ｎ、第１の接点）に対応する駆動信号をアナログ
スイツチ回路１０及び１２に送出する。その結
果、第１のピンPiに接続される、選択されたある
バイポーラトランジスタQUi（ｉ＝１〜ｎ）及び
選択された対応のバイポーラトランジスタQRi
（ｉ＝１〜ｎ）をそれぞれ“ON”状態とし、バ
イポーラトランジスタQRiのベースとエミツタと
にそれぞれIb，Ieの定電流が流されることにな
る。
デコーダ１１は、選択すべき第２のピンPj（ｊ
＝１〜ｎ）、ｉ≠ｊ、第２の接触点）に対応する
バイポーラトランジスタQL１，QL２，……，
QLi，……，QLnの１つQLk（ｋ＝１〜ｎ）を
“ON”状態とする駆動信号を対応するバイポー
ラトランジスタQLkのベースに送出する。その
結果、選択された第２のピンPjに接続されるバイ
ポーラトランジスタQLkが“ON”状態となる。
＝１〜ｎ）、ｉ≠ｊ、第２の接触点）に対応する
バイポーラトランジスタQL１，QL２，……，
QLi，……，QLnの１つQLk（ｋ＝１〜ｎ）を
“ON”状態とする駆動信号を対応するバイポー
ラトランジスタQLkのベースに送出する。その
結果、選択された第２のピンPjに接続されるバイ
ポーラトランジスタQLkが“ON”状態となる。
さて、このような構成において導通試験の場合
は、定電流源２の電流値をIcとすると、測定すべ
き２点間に流れる電流値Irxは、次の式のごとく
なる。
は、定電流源２の電流値をIcとすると、測定すべ
き２点間に流れる電流値Irxは、次の式のごとく
なる。
Irx＝Ic−Ie＋Ib
ここに、Ic，Ie，Ibは、それぞれ定電流値であ
るので、測定すべき２点間に流れる電流値Irxも
定電流値となる。
るので、測定すべき２点間に流れる電流値Irxも
定電流値となる。
一方、絶縁試験の場合にあつては、その測定す
べき絶縁抵抗をryとして２点間の上流側のバイポ
ーラトランジスタQUi，QLkの飽和電圧を無視す
れば、測定すべき２点間の絶縁抵抗値ryは、次の
式のごとくなる。
べき絶縁抵抗をryとして２点間の上流側のバイポ
ーラトランジスタQUi，QLkの飽和電圧を無視す
れば、測定すべき２点間の絶縁抵抗値ryは、次の
式のごとくなる。
ry＝Vo／（Is−Ｉ）
ただし、VoHA、定電圧電源４の電圧値、Is
は、電流計５の読み値である。
は、電流計５の読み値である。
次に第２図を参照してバイポーラトランジスタ
のドライブ回路Di（ｉ＝１〜ｎ）について説明す
る。
のドライブ回路Di（ｉ＝１〜ｎ）について説明す
る。
上流側のバイポーラトランジスタQUi（ｉ＝１
〜ｎ）は、ドライブ回路Diにより駆動されてス
イツチングするものであり、下流側のバイポーラ
トランジスタQLi（ｉ＝１〜ｎ）は、ドライブ回
路２１により駆動されてスイツチングするもので
ある。
〜ｎ）は、ドライブ回路Diにより駆動されてス
イツチングするものであり、下流側のバイポーラ
トランジスタQLi（ｉ＝１〜ｎ）は、ドライブ回
路２１により駆動されてスイツチングするもので
ある。
ここで、ドライブ回路Diは、リフアレンス電
圧側がフローテングするフローテング電源であつ
て、その電圧は、ツエナーダイオードZDの値で
決定される。なお、このツエナーダイオードZD
と上流側のバイポーラトランジスタQUiのドライ
ブ回路２０，２１とは共通にリフアレンス端子側
２２に接続されて、定電流源１４を介してアース
に至る。そしてバイポーラトランジスタQUiのベ
ースをドライブ回路２０，２１により駆動してス
イツチングする。
圧側がフローテングするフローテング電源であつ
て、その電圧は、ツエナーダイオードZDの値で
決定される。なお、このツエナーダイオードZD
と上流側のバイポーラトランジスタQUiのドライ
ブ回路２０，２１とは共通にリフアレンス端子側
２２に接続されて、定電流源１４を介してアース
に至る。そしてバイポーラトランジスタQUiのベ
ースをドライブ回路２０，２１により駆動してス
イツチングする。
ここで、バイポーラトランジスタQUiとQLiと
は相補型となつていて、バイポーラトランジスタ
QUiがPNP型トランジスタであることからその
ドライブ回路は、上流側の電源電圧値とリフアレ
ンス端子側２２の電圧値との間でフローテングさ
せたものであつても、ドライブが可能となる。そ
してこの電源電圧は、バイポーラトランジスタ
QUiのベース・エミツタ電圧より大きな所定の値
に設定すれば足り、その消費電力を小さく押さえ
ることができる。
は相補型となつていて、バイポーラトランジスタ
QUiがPNP型トランジスタであることからその
ドライブ回路は、上流側の電源電圧値とリフアレ
ンス端子側２２の電圧値との間でフローテングさ
せたものであつても、ドライブが可能となる。そ
してこの電源電圧は、バイポーラトランジスタ
QUiのベース・エミツタ電圧より大きな所定の値
に設定すれば足り、その消費電力を小さく押さえ
ることができる。
ところで、バイポーラトランジスタは、コレク
タ・ベース間のリーク電流が、Icbo＝10〜50pA
程度と極めて少ないことから、パターンへのリー
クを最小限に抑えるのに有効であるばかりでな
く、一般にパワーMOSFETよりその形状は、小
型であつて、安価である。そこで配線密度が高い
印刷配線基板のように測定ポイントが多いものの
場合には、その使用スイツチ回路数が多くなるこ
とから、バイポーラトランジスタの使用は、装置
の小型化に貢献するのみならず、安価な装置を提
供できる利点がある。しかもバイポーラトランジ
スタを相補型として上流側のバイポーラトランジ
スタのドライブ回路の消費電力を抑えられるの
で、発熱が低くさらに小型の絶縁試験機を実現す
ることが可能となる。
タ・ベース間のリーク電流が、Icbo＝10〜50pA
程度と極めて少ないことから、パターンへのリー
クを最小限に抑えるのに有効であるばかりでな
く、一般にパワーMOSFETよりその形状は、小
型であつて、安価である。そこで配線密度が高い
印刷配線基板のように測定ポイントが多いものの
場合には、その使用スイツチ回路数が多くなるこ
とから、バイポーラトランジスタの使用は、装置
の小型化に貢献するのみならず、安価な装置を提
供できる利点がある。しかもバイポーラトランジ
スタを相補型として上流側のバイポーラトランジ
スタのドライブ回路の消費電力を抑えられるの
で、発熱が低くさらに小型の絶縁試験機を実現す
ることが可能となる。
以上説明したきたが、実施例では、上流側のバ
イポーラトランジスタをPNP型とし、下流側の
バイポーラトランジスタをNPN型としているが、
これは上流側をNPN型とし、下流側をPNP型と
してもよいことはもちろんである。
イポーラトランジスタをPNP型とし、下流側の
バイポーラトランジスタをNPN型としているが、
これは上流側をNPN型とし、下流側をPNP型と
してもよいことはもちろんである。
また、実施例では、ある上流側のバイポーラト
ランジスタ及びある下流側のバイポーラトランジ
スタを選択して“ON”状態としてテストを行う
場合について説明しているが、テストに当たつて
は、上流側のバイポーラトランジスタ又は下流側
のバイポーラトランジスタのうち複数のものを選
択してそれを“ON”状態とする場合が含まれる
ことはもちろんである。
ランジスタ及びある下流側のバイポーラトランジ
スタを選択して“ON”状態としてテストを行う
場合について説明しているが、テストに当たつて
は、上流側のバイポーラトランジスタ又は下流側
のバイポーラトランジスタのうち複数のものを選
択してそれを“ON”状態とする場合が含まれる
ことはもちろんである。
さらに、実施例では、印刷配線基板のパターン
の導通／絶縁試験の場合の測定を中心に説明して
いるが、この発明は、束線の絶縁検査（試験）を
はじめとして、バツクボードの布線等、各種の絶
縁検査の測定回路に対して適用できるものであつ
て、実施例に示す絶縁試験機に限定されるもので
ないことはもちろんである。
の導通／絶縁試験の場合の測定を中心に説明して
いるが、この発明は、束線の絶縁検査（試験）を
はじめとして、バツクボードの布線等、各種の絶
縁検査の測定回路に対して適用できるものであつ
て、実施例に示す絶縁試験機に限定されるもので
ないことはもちろんである。
［発明の効果］
以上の説明から理解できるように、この発明に
あつては、第１のバイポーラトランジスタを上流
側のスイツチ回路とし、第２のバイポーラトラン
ジスタを下流側のスイツチ回路としてこれらを直
列に接続した回路を１組として、この組を複数個
備えていて、ある組の第１のバイポーラトランジ
スタと他の組の第２のバイポーラトランジスタと
を“ON”状態にしてある組の第１のバイポーラ
トランジスタから２点を経て他の組の第２のバイ
ポーラトランジスタへと回路を形成して２点間の
絶縁試験を行うもので、第１のバイポーラトラン
ジスタと第２のバイポーラトランジスタとを相補
型のものとしているので、各スイツチ回路からの
リークが減少するのみならず、第１のバイポーラ
トランジスタのドライブ回路をフローテング電源
とすることができ、絶縁試験機全体の消費電力を
減少させることができる。
あつては、第１のバイポーラトランジスタを上流
側のスイツチ回路とし、第２のバイポーラトラン
ジスタを下流側のスイツチ回路としてこれらを直
列に接続した回路を１組として、この組を複数個
備えていて、ある組の第１のバイポーラトランジ
スタと他の組の第２のバイポーラトランジスタと
を“ON”状態にしてある組の第１のバイポーラ
トランジスタから２点を経て他の組の第２のバイ
ポーラトランジスタへと回路を形成して２点間の
絶縁試験を行うもので、第１のバイポーラトラン
ジスタと第２のバイポーラトランジスタとを相補
型のものとしているので、各スイツチ回路からの
リークが減少するのみならず、第１のバイポーラ
トランジスタのドライブ回路をフローテング電源
とすることができ、絶縁試験機全体の消費電力を
減少させることができる。
その結果、発熱が少なく小型で高電圧の測定に
適し、信頼性の高い絶縁試験機を実現できるもの
である。
適し、信頼性の高い絶縁試験機を実現できるもの
である。
第１図は、この発明を適用した一実施例である
印刷配線基板に対する導通／絶縁試験機のスイツ
チ回路を中心とした原理的な回路図、第２図は、
そのドライブ回路のブロツク図、第３図は、従来
の印刷配線基板に対する導通／絶縁試験機のスイ
ツチ回路を中心とした原理的な説明図である。 １……切り換えスイツチ、２，１４，１５，１
６……定電流源、３……電圧計、４……定電圧
源、５……電流計、１０，１２……アナログスイ
ツチ回路、１１，１３……デコーダ、１７……制
御回路、１８……操作パネル（キーボード）、
QU１，QU２，QUi，QUn，QL１，QL２，
QLi，QLn，QR１，QR２，QRi，QRn……バイ
ポーラトランジスタ、S1，S2，Si，Sn，R1，R2，
Ri，Rn，L1，L2，Li，Ln……MOSFETのスイ
ツチ回路、P1，P2，Pi，Pn……ンピン、D1，
D2，Di，Dn……ドライブ回路。
印刷配線基板に対する導通／絶縁試験機のスイツ
チ回路を中心とした原理的な回路図、第２図は、
そのドライブ回路のブロツク図、第３図は、従来
の印刷配線基板に対する導通／絶縁試験機のスイ
ツチ回路を中心とした原理的な説明図である。 １……切り換えスイツチ、２，１４，１５，１
６……定電流源、３……電圧計、４……定電圧
源、５……電流計、１０，１２……アナログスイ
ツチ回路、１１，１３……デコーダ、１７……制
御回路、１８……操作パネル（キーボード）、
QU１，QU２，QUi，QUn，QL１，QL２，
QLi，QLn，QR１，QR２，QRi，QRn……バイ
ポーラトランジスタ、S1，S2，Si，Sn，R1，R2，
Ri，Rn，L1，L2，Li，Ln……MOSFETのスイ
ツチ回路、P1，P2，Pi，Pn……ンピン、D1，
D2，Di，Dn……ドライブ回路。
Claims (1)
- １ 少なくとも２点間に電圧源から電流を供給
し、これら２点間に流れる電流値を測定して、こ
れら２点間の絶縁試験を行う絶縁試験機におい
て、第１のバイポーラトランジスタを上流側のス
イツチ回路とし、第２のバイポーラトランジスタ
を下流側のスイツチ回路としてこれらを直列に接
続した回路を１組として、この組を複数個備え、
ある組の第１のバイポーラトランジスタと他の組
の第２のバイポーラトランジスタとを“ON”状
態にして前記ある組の第１のバイポーラトランジ
スタから前記２点を経て前記他の組の第２のバイ
ポーラトランジスタへと回路を形成して前記２点
間の絶縁試験を行うものであつて、前記第１のバ
イポーラトランジスタと前記第２のバイポーラト
ランジスタとは相補型のものであることを特徴と
する絶縁試験機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173040A JPS6234075A (ja) | 1985-08-06 | 1985-08-06 | 絶縁試験機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173040A JPS6234075A (ja) | 1985-08-06 | 1985-08-06 | 絶縁試験機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6234075A JPS6234075A (ja) | 1987-02-14 |
| JPH0554631B2 true JPH0554631B2 (ja) | 1993-08-13 |
Family
ID=15953088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60173040A Granted JPS6234075A (ja) | 1985-08-06 | 1985-08-06 | 絶縁試験機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234075A (ja) |
-
1985
- 1985-08-06 JP JP60173040A patent/JPS6234075A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6234075A (ja) | 1987-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578637A (en) | Continuity/leakage tester for electronic circuits | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| US9470719B2 (en) | Testing semiconductor devices | |
| JP2010230668A (ja) | 試験装置およびドライバ回路 | |
| US5355082A (en) | Automatic transistor checker | |
| CN117590075A (zh) | 接触阻抗测试方法及系统、接触测试方法、测试治具 | |
| JPS6234075A (ja) | 絶縁試験機 | |
| JPH0577030B2 (ja) | ||
| CN116754991A (zh) | 多元件漏电流测量系统 | |
| US3370233A (en) | Test apparatus for determining beta and leakage current of an in-circuit or out-of-circuit transistor | |
| US8816708B2 (en) | Electronic test system and associated method | |
| JP3332120B2 (ja) | 検査回路および検査方法 | |
| JPS61126478A (ja) | 絶縁試験機 | |
| JP4581172B2 (ja) | 入力保護装置 | |
| KR100506969B1 (ko) | 반도체 소자의 리키지 테스트 방법 | |
| JPS62159061A (ja) | 導通／絶縁試験機 | |
| JPH06324105A (ja) | 半導体試験装置 | |
| TWM452525U (zh) | 通用測試轉接板 | |
| JP2691182B2 (ja) | 集積回路のラッチアップ測定方法 | |
| Lim et al. | Implementation of a 32-Channel Low-cost Low Current Measuring Circuit using Analog Devices ADA4530-1 on Automated Test Equipment for Parallel Leakage Current Test on Semiconductor Switch Test Platform Conversion | |
| JPH06308184A (ja) | 基板絶縁試験における浮遊電荷排出方法 | |
| JP2552753Y2 (ja) | 回路基板検査装置のガーディング回路 | |
| JPH0336748A (ja) | 半導体集積回路装置 | |
| US7940059B2 (en) | Method for testing H-bridge | |
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 |