JPH0336748A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0336748A JPH0336748A JP17270689A JP17270689A JPH0336748A JP H0336748 A JPH0336748 A JP H0336748A JP 17270689 A JP17270689 A JP 17270689A JP 17270689 A JP17270689 A JP 17270689A JP H0336748 A JPH0336748 A JP H0336748A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- internal
- line
- circuit
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体集積回路装置、特に外部周辺回路に係る外部ｉｉ
Ｒ線と内部回路に係る内部電源線とが短絡された装置の
電源供給試験に関し、 該外部電源線に供給することなく、しかも内部短絡線の
機能を損なうことなく、内部回路のみ供給される電流を
測定し、該内部回路の良否を判定することを目的とし、 電源供給端子に接続された外部′ｒ！ｌ源線と内部回路
に接続された内部電源線を具備する半導体集積回路装置
であって、前記外部電源線と内部電源線との間にスイッ
チング素子が設けられ、前記スイッチング素子は、内部
回路に流入する電流を測定するときには、外部電源線と
内部電源線とを分離するように制御することを含み、ｍ
或する。
Ｒ線と内部回路に係る内部電源線とが短絡された装置の
電源供給試験に関し、 該外部電源線に供給することなく、しかも内部短絡線の
機能を損なうことなく、内部回路のみ供給される電流を
測定し、該内部回路の良否を判定することを目的とし、 電源供給端子に接続された外部′ｒ！ｌ源線と内部回路
に接続された内部電源線を具備する半導体集積回路装置
であって、前記外部電源線と内部電源線との間にスイッ
チング素子が設けられ、前記スイッチング素子は、内部
回路に流入する電流を測定するときには、外部電源線と
内部電源線とを分離するように制御することを含み、ｍ
或する。
〔産業上の利用分野］
本発明は、半導体集積回路装置に関するものであり、更
に詳しく言えば、外部周辺回路に係る外部電源線と内部
回路に係る内部電源線とが短絡された装置の電源供給試
験に関するものである。
に詳しく言えば、外部周辺回路に係る外部電源線と内部
回路に係る内部電源線とが短絡された装置の電源供給試
験に関するものである。
近年、外部周辺回路に高駆動特性のバイポーラトランジ
スタを用い、内部回路に低消費電力特性のＣＭＯＳトラ
ンジスタを用いた半導体集積回路が開発されている。
スタを用い、内部回路に低消費電力特性のＣＭＯＳトラ
ンジスタを用いた半導体集積回路が開発されている。
これによれば、該装置の動作機能試験の際には、外部周
辺回路と内部回路とが分離されて、内部回路への供給電
流を測定することができ、それ以外は外部電源線と内部
電源とを接続することができる装置の要望がある。
辺回路と内部回路とが分離されて、内部回路への供給電
流を測定することができ、それ以外は外部電源線と内部
電源とを接続することができる装置の要望がある。
第５．６図は従来例に係る説明図である。
第５図は、従来例の半導体集積回路装置に係る構成図を
示している。
示している。
図において、半導体集積回路装置は、半導体チップ１内
に、ＣｕＯ２）ランジスタを主体に各種論理回路を組み
入れた内部回路２と、高駆動特性を生かして、人出力バ
ッファ（Ｉ１０ボート）等を組み入れた外部周辺回路３
と、内部回路２の電源幹線となる内部電源線Ｌ２と、外
部回路３の電源幹線となる外部電源線Ｌｌと、外部電源
線Ｌｌや内部電源線Ｌ２に接続された複数の電源パッド
１ａ〜１ｅと、内部を源線Ｌ１と外部電源線Ｌ２とを短
絡する内外部短絡線４から構成されている。
に、ＣｕＯ２）ランジスタを主体に各種論理回路を組み
入れた内部回路２と、高駆動特性を生かして、人出力バ
ッファ（Ｉ１０ボート）等を組み入れた外部周辺回路３
と、内部回路２の電源幹線となる内部電源線Ｌ２と、外
部回路３の電源幹線となる外部電源線Ｌｌと、外部電源
線Ｌｌや内部電源線Ｌ２に接続された複数の電源パッド
１ａ〜１ｅと、内部を源線Ｌ１と外部電源線Ｌ２とを短
絡する内外部短絡線４から構成されている。
内外部短絡線４は、電源パッド１ａ〜１ｅと内部回路２
との間の電圧降下を補償するため、および電流引き込み
を短時間に行うため、設けられている。
との間の電圧降下を補償するため、および電流引き込み
を短時間に行うため、設けられている。
第６図は、従来例の問題点を説明する試験回路図である
。
。
図において、半導体集積回路装置１０の動作機能試験に
係る電源電流の測定は、半導体試験用ブロービング装置
等の試験装置５により、電源パッド１ａ〜ＩＣに同時に
電圧を印加して、行われている。
係る電源電流の測定は、半導体試験用ブロービング装置
等の試験装置５により、電源パッド１ａ〜ＩＣに同時に
電圧を印加して、行われている。
このため、電源パッド１ａ〜１ｃを介して、半導体集積
回路装置１０に流入する電流、すなわち電流計６の指示
は、電源バッドｌａ、ｌｃに接続された外部１ｌｉｊＸ
線Ｌｌを介して外部周辺回路３等に供給される電流１１
＋１３と、電源バンド１ｂに接続された内部電源線Ｌ２
を介して内部回路２に供給されるＩ２との総和１１ ＋
Ｔ ２ ＋Ｔ ３となる。これにより、外部周辺回路３
に流入する電流１１＋１３と、内部周辺回路５に流入す
るｔ流１２とを区別することができない、仮に電源パッ
ドｌａ、ｌｃへの電流供給を停止して、電源パッド１ｂ
のみに電流を供給したとしても、内外部短絡線４を介し
て、該電流が外部電源線Ｌｌに流入し、先の供給電流の
総和１１ ＋ ［２＋ ｒ ３が流れることになる。
回路装置１０に流入する電流、すなわち電流計６の指示
は、電源バッドｌａ、ｌｃに接続された外部１ｌｉｊＸ
線Ｌｌを介して外部周辺回路３等に供給される電流１１
＋１３と、電源バンド１ｂに接続された内部電源線Ｌ２
を介して内部回路２に供給されるＩ２との総和１１ ＋
Ｔ ２ ＋Ｔ ３となる。これにより、外部周辺回路３
に流入する電流１１＋１３と、内部周辺回路５に流入す
るｔ流１２とを区別することができない、仮に電源パッ
ドｌａ、ｌｃへの電流供給を停止して、電源パッド１ｂ
のみに電流を供給したとしても、内外部短絡線４を介し
て、該電流が外部電源線Ｌｌに流入し、先の供給電流の
総和１１ ＋ ［２＋ ｒ ３が流れることになる。
これにより、ＣｕＯ２）ランジスタを主体として組み込
まれた内部回路２のみの供給電流を測定することができ
ないということから、半導体集積回路装置の良否判定が
不正確なものとなるという問題がある。
まれた内部回路２のみの供給電流を測定することができ
ないということから、半導体集積回路装置の良否判定が
不正確なものとなるという問題がある。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、外部電源線に供給することなく、しかも内部短絡
線の機能を損なうことなく、内部回路のみ供給される電
流を測定し、該内部回路の良否を判定することを可能と
する半導体集積回路の提供を目的とする。
あり、外部電源線に供給することなく、しかも内部短絡
線の機能を損なうことなく、内部回路のみ供給される電
流を測定し、該内部回路の良否を判定することを可能と
する半導体集積回路の提供を目的とする。
〔課題を解決するための手段］
第１図は、本発明の半導体集積回路装置に係る原理図を
示している。
示している。
その装置は、電源供給端子に接続された外部電源線Ｌｌ
と内部回路１２に接続された内部電源線Ｌ２を具備する
半導体集積回路装置であって、前記外部電源線Ｌｌと内
部電源線Ｌ２との間にスイッチング素子１４が設けられ
、前記スイッチング素子１４は、内部回路１２に流入す
る電流を測定するときには、外部電源＆？ｔＬ１と内部
電源線Ｌ２とを分離するように制御することを特徴とし
、上記目的を達成する。
と内部回路１２に接続された内部電源線Ｌ２を具備する
半導体集積回路装置であって、前記外部電源線Ｌｌと内
部電源線Ｌ２との間にスイッチング素子１４が設けられ
、前記スイッチング素子１４は、内部回路１２に流入す
る電流を測定するときには、外部電源＆？ｔＬ１と内部
電源線Ｌ２とを分離するように制御することを特徴とし
、上記目的を達成する。
（作用〕
本発明によれば、内部回路に注入する電流を測定すると
きには、外部電源線Ｌｌと内部電源線Ｌ２とを分離する
ように制御されるスイッチング素子１４が設けられてい
る。
きには、外部電源線Ｌｌと内部電源線Ｌ２とを分離する
ように制御されるスイッチング素子１４が設けられてい
る。
このため、第１図の原理図において、外部ｉ源線ＬＬと
内部電源線Ｌ２との間に設けられたスイッチング素子１
４の３１をＯＮすることにより、内外部両電源線ＬＬ、
Ｌ２を短絡して、従来例のような内外部短絡線の効果を
もたせることができる。また、スイッチング素子１４の
Ｓｌを、まず○ＦＦして、スイッチング素子１４のＳ２
をＯＮし、次いで該スイッチング素子１４の３２に接続
された電源供給端子１１を選択して電源を印加すること
により、内部回路１２に供給される電流のみを測定する
ことが可能となる。
内部電源線Ｌ２との間に設けられたスイッチング素子１
４の３１をＯＮすることにより、内外部両電源線ＬＬ、
Ｌ２を短絡して、従来例のような内外部短絡線の効果を
もたせることができる。また、スイッチング素子１４の
Ｓｌを、まず○ＦＦして、スイッチング素子１４のＳ２
をＯＮし、次いで該スイッチング素子１４の３２に接続
された電源供給端子１１を選択して電源を印加すること
により、内部回路１２に供給される電流のみを測定する
ことが可能となる。
これにより、内部回路１２の良否を判定することができ
ることから、従来例に比べて半導体集積回路装置の正確
な機能動作試験等を行うことが可能となる。
ることから、従来例に比べて半導体集積回路装置の正確
な機能動作試験等を行うことが可能となる。
次に、図を参照しながら本発明の実施例について説明す
る。
る。
第２．３図は、本発明の実施例に係る半導体集積回路装
置を説明する。
置を説明する。
（ｉ）第１の実施例の説明
第２図は、本発明の第１の実施例に係る半導体集積回路
装置に係る構成図を示している。
装置に係る構成図を示している。
図において、２０は半導体チップであり、半導体集積回
路を組み込んだものである。２１は電源供給端子１１の
一例となる電源パッド（以下ＰＡＤ１〜ＰＡＤ２という
）であり、電源電圧を印加する部分である。２２は内部
回路であり、ＣＭＯＳトランジスタを主体にした各種論
理回路等である。このＣＭＯＳトランジスタを主体にす
ることによって、半導体集積回路装置の低消費電力化を
図ることができる。内部回路２２は内部電源線Ｌ２に接
続されている。
路を組み込んだものである。２１は電源供給端子１１の
一例となる電源パッド（以下ＰＡＤ１〜ＰＡＤ２という
）であり、電源電圧を印加する部分である。２２は内部
回路であり、ＣＭＯＳトランジスタを主体にした各種論
理回路等である。このＣＭＯＳトランジスタを主体にす
ることによって、半導体集積回路装置の低消費電力化を
図ることができる。内部回路２２は内部電源線Ｌ２に接
続されている。
２３は外部周辺回路であり、バイポーラトランジスタを
主体にした入出力バッファ（１／○ポート）回路等であ
る。バイポーラトランジスタは、ＣＭＯ３）ランジスタ
に比べて電流増幅率ｈｒｅが大きく、その駆動力も高い
。従って、外部周辺回路２３は内部回路２２に比べて電
流流入量が多い。
主体にした入出力バッファ（１／○ポート）回路等であ
る。バイポーラトランジスタは、ＣＭＯ３）ランジスタ
に比べて電流増幅率ｈｒｅが大きく、その駆動力も高い
。従って、外部周辺回路２３は内部回路２２に比べて電
流流入量が多い。
なお、外部周辺回路２３は、外部１ｆ源線Ｌ１に接続さ
れている。外部電源線Ｌｌは本発明の実施例の場合、電
源パッドＰＡＤ１とＰＡＤ３に接続されている。
れている。外部電源線Ｌｌは本発明の実施例の場合、電
源パッドＰＡＤ１とＰＡＤ３に接続されている。
３１〜Ｓ５は、スイッチング素子１４の一実施例であり
、外部電源線Ｌｌと内部電源ｙＡＬ２との間に接続され
るスイッチング素子Ｓｌ、Ｓ２．Ｓ４、Ｓ５と、電源パ
ッドＰＡＤ２と内部電源線Ｌ２との間に接続されるスイ
ッチング素子Ｓ３の二つのタイプがある。いずれのスイ
ッチング素子Ｓ１〜Ｓ５も、制御線ＬＣに接続され、そ
の制御は電源パッドＰＡＤ １〜ＰＡＤ３を選択して、
例えば該電源パッドＰＡＤ２に電源を供給することによ
り行われるものである。この二つのタイプのスイッチン
グ素子Ｓｌ、Ｓ２．Ｓ４．Ｓ５とＳ３の機能については
、第３図を参照しながら説明する。
、外部電源線Ｌｌと内部電源ｙＡＬ２との間に接続され
るスイッチング素子Ｓｌ、Ｓ２．Ｓ４、Ｓ５と、電源パ
ッドＰＡＤ２と内部電源線Ｌ２との間に接続されるスイ
ッチング素子Ｓ３の二つのタイプがある。いずれのスイ
ッチング素子Ｓ１〜Ｓ５も、制御線ＬＣに接続され、そ
の制御は電源パッドＰＡＤ １〜ＰＡＤ３を選択して、
例えば該電源パッドＰＡＤ２に電源を供給することによ
り行われるものである。この二つのタイプのスイッチン
グ素子Ｓｌ、Ｓ２．Ｓ４．Ｓ５とＳ３の機能については
、第３図を参照しながら説明する。
第３図は、本発明の第１の実施例に係るスイッチング素
子の説明図であり、内部回路２２に流入する′Ｅｉ流を
測定する試験回路を示している。
子の説明図であり、内部回路２２に流入する′Ｅｉ流を
測定する試験回路を示している。
図において、Ｐｉ、Ｐ２は、スイッチング素子３１．３
２，３４．Ｓ５の一実施例となるスイッチングトランジ
スタ素子であり、本発明の実施例ではＰ型ＭＯ３）ラン
ジスタを用いている。Ｐ型ＭＯ５）ランジスタＰｉ、Ｐ
２のソースは外部電源綿Ｌｌに接続され、そのドレイン
は内部電源線Ｌ２に接続されている。また、それらのゲ
ートは制御線Ｃにより接続され、電源パッドＰＡＤ２に
接続されている。なお、制御ＬＣにはプルダウン抵抗Ｒ
１が接続される。
２，３４．Ｓ５の一実施例となるスイッチングトランジ
スタ素子であり、本発明の実施例ではＰ型ＭＯ３）ラン
ジスタを用いている。Ｐ型ＭＯ５）ランジスタＰｉ、Ｐ
２のソースは外部電源綿Ｌｌに接続され、そのドレイン
は内部電源線Ｌ２に接続されている。また、それらのゲ
ートは制御線Ｃにより接続され、電源パッドＰＡＤ２に
接続されている。なお、制御ＬＣにはプルダウン抵抗Ｒ
１が接続される。
ＤＩはスイッチング素子Ｓ３の一実施例となる弁別素子
であり、゛本発明の実施例ではダイオードを用いている
。ダイオードのアノードは電源バンドＰＡＤ２に接続さ
れ、そのカソードは内部電源線に接続されている。
であり、゛本発明の実施例ではダイオードを用いている
。ダイオードのアノードは電源バンドＰＡＤ２に接続さ
れ、そのカソードは内部電源線に接続されている。
また、２４は試験装置であり、半導体試験用ブロービン
グ装置等である。２５は電流計であり、ブロービング針
を流れる電流を検出するものである。
グ装置等である。２５は電流計であり、ブロービング針
を流れる電流を検出するものである。
従って、例えば電源が正１１ｉｔ源であって、内部回路
２２に流入する電流を測定する場合には、まず、電源バ
ッドＰＡＤ２にのみに電源を供給する。この際に、ダイ
オードＤＩにより、電源パッドＰＡＤ２と内部電源線Ｌ
２とが接続される。また、制御線ＬＣが「Ｈ」レベルと
なり、スイッチング素子ＰＩ、Ｐ２は「○ＦＦＪするこ
とから、外部電源線Ｌｌと内部電源線Ｌ２とが分離され
る。
２２に流入する電流を測定する場合には、まず、電源バ
ッドＰＡＤ２にのみに電源を供給する。この際に、ダイ
オードＤＩにより、電源パッドＰＡＤ２と内部電源線Ｌ
２とが接続される。また、制御線ＬＣが「Ｈ」レベルと
なり、スイッチング素子ＰＩ、Ｐ２は「○ＦＦＪするこ
とから、外部電源線Ｌｌと内部電源線Ｌ２とが分離され
る。
電源パッドＰＡＤ２から外部電源回路２３への電流供給
通路がスイッチング素子ＰＬ、Ｐ２により断たれる。こ
のことから、内部回路２２に流入する電流１１＋１２の
みが電流計２５に指示される。これによる電流測定結果
から、内部回路２２の良否判定をすることができる。
通路がスイッチング素子ＰＬ、Ｐ２により断たれる。こ
のことから、内部回路２２に流入する電流１１＋１２の
みが電流計２５に指示される。これによる電流測定結果
から、内部回路２２の良否判定をすることができる。
なお、試験時以外は、を源パッドＰＡＤ１とＰＡＤ３と
に電源を印加する。また１、電源パッドＰＡＤ２に電圧
が印加されないことから制御線ＬＣは「Ｌ」レベルとな
り、スイッチング素子ＰＩＰ２は「ＯＮ」となる、これ
により、外部１ｉ源線Ｌ１と内部電源線Ｌ２とを短絡す
ることができ、内部回路、外部周辺回路とともに通常動
作させることができる。
に電源を印加する。また１、電源パッドＰＡＤ２に電圧
が印加されないことから制御線ＬＣは「Ｌ」レベルとな
り、スイッチング素子ＰＩＰ２は「ＯＮ」となる、これ
により、外部１ｉ源線Ｌ１と内部電源線Ｌ２とを短絡す
ることができ、内部回路、外部周辺回路とともに通常動
作させることができる。
（ｉｉ）第２の実施例の説明
第４図は、本発明の第２の実施例に係るスイッチング素
子の説明図である。
子の説明図である。
図において、第１の実施例と異なるのは、第２の実施例
では、スイッチング素子Ｓｌ、Ｓ２．Ｓ４、Ｎ５にＮ型
ＭＯＳ）ランジスタを使用し、スイッチング素子Ｓ３に
保護ダイオードＤ２とＮ型ＭＯＳ）ランジスタとを使用
するものである。
では、スイッチング素子Ｓｌ、Ｓ２．Ｓ４、Ｎ５にＮ型
ＭＯＳ）ランジスタを使用し、スイッチング素子Ｓ３に
保護ダイオードＤ２とＮ型ＭＯＳ）ランジスタとを使用
するものである。
その他の構成物は、第１の実施例と同様であるので、説
明を省略する。
明を省略する。
即ち、スイッチング素子Ｓｌ、Ｓ２．Ｓ４．Ｎ５の一実
施例となるＮ型ＭＯＳ）ランジスタ（スイッチング素子
）Ｎｌ、Ｎ３は、そのソースとゲートが短絡されて外部
電源線Ｌｌに接続されている。
施例となるＮ型ＭＯＳ）ランジスタ（スイッチング素子
）Ｎｌ、Ｎ３は、そのソースとゲートが短絡されて外部
電源線Ｌｌに接続されている。
スイッチング素子Ｓ３の一実施例となるダイオードＤ２
とＮ型ＭＯＳ）ランジスタ（スイッチング素子）Ｎ２は
、ダイオードＤ２のアノードが電源パッドＰＡＤ２に接
続され、カソードがＮ型ＭＯＳ）ランジス、りＮ２のソ
ースとゲートとを短絡した点に接続され、そのドレイン
が内部電源！１ｔＬ２に接続されている。
とＮ型ＭＯＳ）ランジスタ（スイッチング素子）Ｎ２は
、ダイオードＤ２のアノードが電源パッドＰＡＤ２に接
続され、カソードがＮ型ＭＯＳ）ランジス、りＮ２のソ
ースとゲートとを短絡した点に接続され、そのドレイン
が内部電源！１ｔＬ２に接続されている。
従って、第１の実施例と同様に、電源が正電源であって
、内部回路２２に流入する電流を測定する場合には、ま
ず、電源バッドＰＡＤ２のみに電源を供給する。この際
に、ダイオードＤ２．スイッチング素子Ｎ２により、電
源パッドＰＡＤ２と内部電源線Ｌ２とが接続される。ま
た、他のスイッチング素子Ｎｌ、Ｎ３ば、ｒＯＦＦＪ
１．、ていることから、内部電ｆｌ線Ｌ１と外部電源線
とが分離される。
、内部回路２２に流入する電流を測定する場合には、ま
ず、電源バッドＰＡＤ２のみに電源を供給する。この際
に、ダイオードＤ２．スイッチング素子Ｎ２により、電
源パッドＰＡＤ２と内部電源線Ｌ２とが接続される。ま
た、他のスイッチング素子Ｎｌ、Ｎ３ば、ｒＯＦＦＪ
１．、ていることから、内部電ｆｌ線Ｌ１と外部電源線
とが分離される。
このため、電源パッドＰＡＤ２から外ｉｔ源回路２３へ
の電流供給通路がスイッチング素子により断たれる。こ
のことから内部回路２２に流入する電流のみを測定する
ことができる。この測定結果により、第１の実施例と同
様に内部回路２２の良否判定をすることができる。
の電流供給通路がスイッチング素子により断たれる。こ
のことから内部回路２２に流入する電流のみを測定する
ことができる。この測定結果により、第１の実施例と同
様に内部回路２２の良否判定をすることができる。
なお、試験以外は、電源パッドＰＡＤＩ〜ＰＡＤ３すべ
てに電源を供給することにより、スイッチング素子Ｎｌ
、Ｎ３が「ＯＮ」する、これにより、従来例のような内
外部短絡線４の効果をもたせることができる。
てに電源を供給することにより、スイッチング素子Ｎｌ
、Ｎ３が「ＯＮ」する、これにより、従来例のような内
外部短絡線４の効果をもたせることができる。
このようにして、本発明の各実施例によれば、スイッチ
ング素子Ｐｉ、Ｐ２．Ｎｌ〜Ｎ３およびダイオードＤＩ
、Ｄ２が設けられている。
ング素子Ｐｉ、Ｐ２．Ｎｌ〜Ｎ３およびダイオードＤＩ
、Ｄ２が設けられている。
このため、外部電源線Ｌｌと内部′；Ｓ、源線Ｌ２との
間に設けられたスイッチング素子ＰＬ、Ｐ２やＮｌ、Ｎ
３をＯＮすることにより、内外部両電源線Ｌｌ、Ｌ２を
短絡して、従来例のような内外部短絡１４４の効果をも
たせることができる。また、スイッチング素子ＰＩ、Ｐ
２やＮｌ、Ｎ３を、まず、ＯＦＦ状態にして、弁別素子
Ｄｉ、Ｄ２、スイッチング素子Ｎ３をＯＮする。次いで
該弁別素子ＤＩ、Ｄ２を接続した電源パッドＰＡＤ２に
電源を印加することにより、内部回路２２に供給される
電流のみを測定することが可能となる。
間に設けられたスイッチング素子ＰＬ、Ｐ２やＮｌ、Ｎ
３をＯＮすることにより、内外部両電源線Ｌｌ、Ｌ２を
短絡して、従来例のような内外部短絡１４４の効果をも
たせることができる。また、スイッチング素子ＰＩ、Ｐ
２やＮｌ、Ｎ３を、まず、ＯＦＦ状態にして、弁別素子
Ｄｉ、Ｄ２、スイッチング素子Ｎ３をＯＮする。次いで
該弁別素子ＤＩ、Ｄ２を接続した電源パッドＰＡＤ２に
電源を印加することにより、内部回路２２に供給される
電流のみを測定することが可能となる。
これにより、内部回路２２の良否を判定することができ
ることから、従来例に比べて半導体集積回路装置の正確
な機能動作試験等を行うことが可能となる。
ることから、従来例に比べて半導体集積回路装置の正確
な機能動作試験等を行うことが可能となる。
なお、本発明の各実施例では、正ｔａＩの場合について
説明したが、負電源の場合についても正電源と同様に内
部回路への供給電流のみを測定することができる。
説明したが、負電源の場合についても正電源と同様に内
部回路への供給電流のみを測定することができる。
Ｃ発明の効果〕
以上説明したように本発明によれば、スイッチング素子
によって電源パッドの選択することにより、外部電源線
と内部電源線とに流入する電流を区別することが可能と
なる。
によって電源パッドの選択することにより、外部電源線
と内部電源線とに流入する電流を区別することが可能と
なる。
このため、内部電源線のみに電流を流入することができ
ることから、試験時に内部回路への供給電流のみを測定
すること、および試験時以外は内外部電源線の接続をす
ることが可能となる。
ることから、試験時に内部回路への供給電流のみを測定
すること、および試験時以外は内外部電源線の接続をす
ることが可能となる。
これにより、内部論理ロジック回路等の動作機能試験等
を正確に行うことができることから、高信頼度の半導体
集積回路装置の製造に寄与するところが大きい。
を正確に行うことができることから、高信頼度の半導体
集積回路装置の製造に寄与するところが大きい。
第１図は、本発明の半導体集積回路装置に係る原理図、
第２図は、本発明の第１の実施例の半導体集積回路装置
に係るｔｌｌ同図 第３図は、本発明の第１の実施例に係るスイッチング素
子の説明図、 第４図は、本発明の第２の実施例に係るスイッチング素
子の説明図、 第５図は、従来例の半導体集積回路装置に係る構成国、 第６図は、従来例の問題点を説明する試験回路図である
。 〔符号の説明〕 １１・・・を源供給端子、 １２・・・内部回路、 １３・・・外部周辺回路、 １４・・・スイッチング素子、 Ｌｌ・・・外部電源線、 Ｌ２・・・内部電源線。
に係るｔｌｌ同図 第３図は、本発明の第１の実施例に係るスイッチング素
子の説明図、 第４図は、本発明の第２の実施例に係るスイッチング素
子の説明図、 第５図は、従来例の半導体集積回路装置に係る構成国、 第６図は、従来例の問題点を説明する試験回路図である
。 〔符号の説明〕 １１・・・を源供給端子、 １２・・・内部回路、 １３・・・外部周辺回路、 １４・・・スイッチング素子、 Ｌｌ・・・外部電源線、 Ｌ２・・・内部電源線。
Claims (1)
- 電源供給端子に接続された外部電源線（Ｌ１）と内部回
路（１２）に接続された内部電源線（Ｌ２）を具備する
半導体集積回路装置であって、前記外部電源線（Ｌ１）
と内部電源線（Ｌ２）との間にスイッチング素子（１４
）が設けられ、前記スイッチング素子（１４）は、内部
回路（１２）に流入する電流を測定するときには、外部
電源線（Ｌ１）と内部電源線（Ｌ２）とを分離するよう
に制御することを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17270689A JPH0336748A (ja) | 1989-07-03 | 1989-07-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17270689A JPH0336748A (ja) | 1989-07-03 | 1989-07-03 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336748A true JPH0336748A (ja) | 1991-02-18 |
Family
ID=15946834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17270689A Pending JPH0336748A (ja) | 1989-07-03 | 1989-07-03 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336748A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310578A (ja) * | 1993-04-26 | 1994-11-04 | Nec Corp | 半導体装置 |
| JP2009047473A (ja) * | 2007-08-15 | 2009-03-05 | Fujitsu Ltd | 半導体装置 |
| US8575952B2 (en) | 2009-01-15 | 2013-11-05 | Fujitsu Limited | Semiconductor device and test method |
-
1989
- 1989-07-03 JP JP17270689A patent/JPH0336748A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310578A (ja) * | 1993-04-26 | 1994-11-04 | Nec Corp | 半導体装置 |
| JP2009047473A (ja) * | 2007-08-15 | 2009-03-05 | Fujitsu Ltd | 半導体装置 |
| US8013625B2 (en) | 2007-08-15 | 2011-09-06 | Fujitsu Limited | Semiconductor device |
| US8593168B2 (en) | 2007-08-15 | 2013-11-26 | Fujitsu Limited | Semiconductor device |
| US8575952B2 (en) | 2009-01-15 | 2013-11-05 | Fujitsu Limited | Semiconductor device and test method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351307B2 (ja) | ||
| TW200805881A (en) | Method and apparatus to test the power-on-reset trip point of an integrated circuit | |
| US7050920B2 (en) | Semiconductor device having a test circuit for testing an output circuit | |
| JPH06500397A (ja) | センサ用検査回路 | |
| JPH0336748A (ja) | 半導体集積回路装置 | |
| JPH06331705A (ja) | マルチチップ半導体装置 | |
| US8217673B2 (en) | Method and circuit for testing integrated circuit | |
| JP2968642B2 (ja) | 集積回路装置 | |
| TWI241670B (en) | Semiconductor device | |
| JP3980560B2 (ja) | テスト可能なカスコード回路およびそれをテストする方法 | |
| JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
| JP3714260B2 (ja) | 半導体集積回路 | |
| JP2665054B2 (ja) | 半導体集積回路 | |
| JPH05259879A (ja) | 入出力バッファ | |
| US4686462A (en) | Fast recovery power supply | |
| JP3515440B2 (ja) | 出力トランジスタの測定方法 | |
| JPS62285076A (ja) | 半導体集積回路 | |
| JPH0553542A (ja) | 半導体集積回路 | |
| JPS63223577A (ja) | 半導体集積回路 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH05114636A (ja) | 半導体装置 | |
| JPH0231896B2 (ja) | ||
| JPH01152378A (ja) | 半導体装置 | |
| JPH063407A (ja) | 半導体装置 | |
| JPH02116140A (ja) | 半導体装置 |