JPH0554914B2 - - Google Patents
Info
- Publication number
- JPH0554914B2 JPH0554914B2 JP61136143A JP13614386A JPH0554914B2 JP H0554914 B2 JPH0554914 B2 JP H0554914B2 JP 61136143 A JP61136143 A JP 61136143A JP 13614386 A JP13614386 A JP 13614386A JP H0554914 B2 JPH0554914 B2 JP H0554914B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- majority decision
- signal
- fault diagnosis
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、大容量サイリスタ変換装置におけ
るサイリスタバルブの故障診断装置に係り、特に
複数の故障診断装置によりその出力信号の論理多
数決をとつて故障診断検出精度の向上を図つた多
数決判断方式に関する。
るサイリスタバルブの故障診断装置に係り、特に
複数の故障診断装置によりその出力信号の論理多
数決をとつて故障診断検出精度の向上を図つた多
数決判断方式に関する。
従来、電力系統などに接続される大容量サイリ
スタ変換装置の故障診断装置において、誤演算、
誤検出等の異常動作を防止する手段として、第３
図に示すような同一構成で同一機能を有する３台
の故障診断装置を用いて構成した多数決判断（２
out of ３）方式が知られている。すなわち、
第３図において、参照符号１０ａ，１０ｂ，１０
ｃはそれぞれマイクロコンピユータを使用した３
台の故障診断装置を示し、これらの故障診断装置
１０ａ，１０ｂ，１０ｃにはサイリスタバルブを
構成するサイリスタ素子に順または逆電圧が印加
れたことを監視する高圧側監視装置の監視信号Ａ
がそれぞれ並列に入力されるよう構成されてい
る。この場合、前記故障診断装置１０ａ，１０
ｂ，１０ｃは、同期信号等により作成された割り
込み信号Ｂをそれぞれ入力して起動し、前記監視
信号Ａに基づいて各サイリスタ素子の故障演算を
行い、素子電圧が印加されていないものにつき故
障と診断するよう構成する。さらに、これらの各
故障診断装置１０ａ，１０ｂ，１０ｃによる診断
結果を直接およびNOT回路１２ａ，１２ｂ，１
２ｃを介して反転しそれぞれ入力するJKフリツ
プフロツプ１４ａ，１４ｂ，１４ｃが接続配置さ
れ、これらのJKフリツプフロツプ１４ａ，１４
ｂ，１４ｃは前記割り込み信号Ｂに基づいて同期
的に出力するよう構成する。これらのJKフリツ
プフロツプ１４ａ，１４ｂ，１４ｃの各出力端は
共通の多数決判定回路１６に接続され、この多数
決判定回路１６は前記JKフリツプフロツプ１４
ａ，１４ｂ，１４ｃの出力信号を入力して多数決
判定演算を行い、多数決判定信号Ｃを出力するよ
う構成する。
スタ変換装置の故障診断装置において、誤演算、
誤検出等の異常動作を防止する手段として、第３
図に示すような同一構成で同一機能を有する３台
の故障診断装置を用いて構成した多数決判断（２
out of ３）方式が知られている。すなわち、
第３図において、参照符号１０ａ，１０ｂ，１０
ｃはそれぞれマイクロコンピユータを使用した３
台の故障診断装置を示し、これらの故障診断装置
１０ａ，１０ｂ，１０ｃにはサイリスタバルブを
構成するサイリスタ素子に順または逆電圧が印加
れたことを監視する高圧側監視装置の監視信号Ａ
がそれぞれ並列に入力されるよう構成されてい
る。この場合、前記故障診断装置１０ａ，１０
ｂ，１０ｃは、同期信号等により作成された割り
込み信号Ｂをそれぞれ入力して起動し、前記監視
信号Ａに基づいて各サイリスタ素子の故障演算を
行い、素子電圧が印加されていないものにつき故
障と診断するよう構成する。さらに、これらの各
故障診断装置１０ａ，１０ｂ，１０ｃによる診断
結果を直接およびNOT回路１２ａ，１２ｂ，１
２ｃを介して反転しそれぞれ入力するJKフリツ
プフロツプ１４ａ，１４ｂ，１４ｃが接続配置さ
れ、これらのJKフリツプフロツプ１４ａ，１４
ｂ，１４ｃは前記割り込み信号Ｂに基づいて同期
的に出力するよう構成する。これらのJKフリツ
プフロツプ１４ａ，１４ｂ，１４ｃの各出力端は
共通の多数決判定回路１６に接続され、この多数
決判定回路１６は前記JKフリツプフロツプ１４
ａ，１４ｂ，１４ｃの出力信号を入力して多数決
判定演算を行い、多数決判定信号Ｃを出力するよ
う構成する。
このように構成された従来の多数決判断方式を
採用した故障診断装置の動作特性を示せば、第４
図に示す通りである。すなわち、第４図におい
て、高圧側監視装置の監視信号Ａを入力した故障
診断装置１０ａ，１０ｂ，１０ｃは、所定の割り
込みタイミングａにおいて故障演算を開始する
〔第４図１〕。一般的には、これら故障診断装置１
０ａ，１０ｂ，１０ｃは、同一のハードウエアお
よびソフトウエアで構成されているため、故障診
断は略同一時刻で終了し、その時点における診断
結果をJKフリツプフロツプ１４ａ，１４ｂ，１
４ｃへそれぞれ出力する。ところが、この故障演
算に際して、雑音等による誤動作または各故障診
断装置間の固体差等により、演算時間に誤差を生
じ、同一の割り込みタイミングａで演算を開始し
ても終了時刻にa1，a2，a3のように差異を生じる
場合がある〔第４図２〜４〕。このため、これら
の診断結果を直接には多数決判定回路１６へ入力
せず、一旦JKフリツプフロツプ１４ａ，１４ｂ，
１４ｃへ入力し〔第４図５〜７〕、これらのJKフ
リツプフロツプ１４ａ，１４ｂ，１４ｃによつて
各故障診断装置１０ａ，１０ｂ，１０ｃの故障演
算が確実に終了する次の割り込みタイミングｂで
前記各診断結果を同期的に出力し〔第４図８〜１
０〕、前記多数決判定回路１６へ入力して多数決
判定を行うよう設定されている〔第４図１１〕。
採用した故障診断装置の動作特性を示せば、第４
図に示す通りである。すなわち、第４図におい
て、高圧側監視装置の監視信号Ａを入力した故障
診断装置１０ａ，１０ｂ，１０ｃは、所定の割り
込みタイミングａにおいて故障演算を開始する
〔第４図１〕。一般的には、これら故障診断装置１
０ａ，１０ｂ，１０ｃは、同一のハードウエアお
よびソフトウエアで構成されているため、故障診
断は略同一時刻で終了し、その時点における診断
結果をJKフリツプフロツプ１４ａ，１４ｂ，１
４ｃへそれぞれ出力する。ところが、この故障演
算に際して、雑音等による誤動作または各故障診
断装置間の固体差等により、演算時間に誤差を生
じ、同一の割り込みタイミングａで演算を開始し
ても終了時刻にa1，a2，a3のように差異を生じる
場合がある〔第４図２〜４〕。このため、これら
の診断結果を直接には多数決判定回路１６へ入力
せず、一旦JKフリツプフロツプ１４ａ，１４ｂ，
１４ｃへ入力し〔第４図５〜７〕、これらのJKフ
リツプフロツプ１４ａ，１４ｂ，１４ｃによつて
各故障診断装置１０ａ，１０ｂ，１０ｃの故障演
算が確実に終了する次の割り込みタイミングｂで
前記各診断結果を同期的に出力し〔第４図８〜１
０〕、前記多数決判定回路１６へ入力して多数決
判定を行うよう設定されている〔第４図１１〕。
しかしながら、前述したような構成からなる従
来の多数決判断方式においては、割り込み信号と
して利用している同期信号が非常に低い周波数で
ある場合（例えば電動機駆動用の周波数変換装置
として利用している場合に、電動機を低速領域で
運転している時等）、各故障診断装置１０ａ，１
０ｂ，１０ｃが故障演算を終了してからJKフリ
ツプフロツプ１４ａ，１４ｂ，１４ｃが次の割り
込み信号を入力して診断結果を出力するまでの時
間が非常に長くなり、多数決判定回路への故障診
断信号の入力が遅れてしまう難点がある。
来の多数決判断方式においては、割り込み信号と
して利用している同期信号が非常に低い周波数で
ある場合（例えば電動機駆動用の周波数変換装置
として利用している場合に、電動機を低速領域で
運転している時等）、各故障診断装置１０ａ，１
０ｂ，１０ｃが故障演算を終了してからJKフリ
ツプフロツプ１４ａ，１４ｂ，１４ｃが次の割り
込み信号を入力して診断結果を出力するまでの時
間が非常に長くなり、多数決判定回路への故障診
断信号の入力が遅れてしまう難点がある。
そこで、本発明の目的は、各故障診断回路の出
力情報が全て有効であることを検出して同期信号
を発生する論理回路を設け、この同期信号からな
る割り込み信号に基づいて故障診断信号を多数決
判定回路に入力することにより、故障診断遅れを
防止することができるサイリスタバルブ故障診断
装置の多数決判断方式を提供するにある。
力情報が全て有効であることを検出して同期信号
を発生する論理回路を設け、この同期信号からな
る割り込み信号に基づいて故障診断信号を多数決
判定回路に入力することにより、故障診断遅れを
防止することができるサイリスタバルブ故障診断
装置の多数決判断方式を提供するにある。
本発明に係るサイリスタバルブ故障診断装置の
多数決判断方式は、複数個の故障診断装置に複数
個のサイリスタにより構成されるサイリスタバル
ブの各素子状態を示す監視信号を並列的に入力
し、それぞれサイリスタバルブの故障診断を行
い、前記各故障診断装置の出力信号を多数決判定
回路に入力して多数決判定を行うサイリスタバル
ブ故障診断装置において、各故障診断装置は故障
診断出力と共にその出力が有効であることを示す
出力有力信号を出力し、前記故障診断出力をそれ
ぞれ入力すると共に前記出力有効信号が全て有効
であることを検出して得られる同期信号を入力
し、かつこの同期信号に基づくタイミングで前記
故障診断出力を論理信号として出力する論理回路
をそれぞれ設け、これらの論理回路の出力信号を
多数決判定回路に入力して多数決判定を行うこと
を特徴とする。
多数決判断方式は、複数個の故障診断装置に複数
個のサイリスタにより構成されるサイリスタバル
ブの各素子状態を示す監視信号を並列的に入力
し、それぞれサイリスタバルブの故障診断を行
い、前記各故障診断装置の出力信号を多数決判定
回路に入力して多数決判定を行うサイリスタバル
ブ故障診断装置において、各故障診断装置は故障
診断出力と共にその出力が有効であることを示す
出力有力信号を出力し、前記故障診断出力をそれ
ぞれ入力すると共に前記出力有効信号が全て有効
であることを検出して得られる同期信号を入力
し、かつこの同期信号に基づくタイミングで前記
故障診断出力を論理信号として出力する論理回路
をそれぞれ設け、これらの論理回路の出力信号を
多数決判定回路に入力して多数決判定を行うこと
を特徴とする。
前記の多数決判断方式において、多数決判定回
路へ故障診断出力を入力する論理回路は、各故障
診断装置の出力有効信号を入力してそのAND条
件を求めるAND回路と、各故障診断装置の故障
診断出力とAND回路の出力信号とを入力するJK
フリツプフロツプとから構成し、前記AND回路
の出力信号を前記JKフリツプフロツプの割り込
み信号として入力し、それぞれ同期化された論理
信号として故障診断信号を多数決判定回路に入力
するよう構成することができる。
路へ故障診断出力を入力する論理回路は、各故障
診断装置の出力有効信号を入力してそのAND条
件を求めるAND回路と、各故障診断装置の故障
診断出力とAND回路の出力信号とを入力するJK
フリツプフロツプとから構成し、前記AND回路
の出力信号を前記JKフリツプフロツプの割り込
み信号として入力し、それぞれ同期化された論理
信号として故障診断信号を多数決判定回路に入力
するよう構成することができる。
本発明に係るサイリスタバルブ故障診断装置の
多数決判断方式によれば、各故障診断装置の出力
情報が全て有効であることを検出して同期信号を
発生する論理回路を設け、この同期信号からなる
割り込み信号に基づいて前記各故障診断装置の診
断信号を多数決判定回路に入力することにより、
各故障診断装置での故障演算のサイクルを短縮し
て診断遅れを防止することができ、サイリスタバ
ルブの故障を迅速かつ確実に判定することができ
る。
多数決判断方式によれば、各故障診断装置の出力
情報が全て有効であることを検出して同期信号を
発生する論理回路を設け、この同期信号からなる
割り込み信号に基づいて前記各故障診断装置の診
断信号を多数決判定回路に入力することにより、
各故障診断装置での故障演算のサイクルを短縮し
て診断遅れを防止することができ、サイリスタバ
ルブの故障を迅速かつ確実に判定することができ
る。
次に、本発明に係るサイリスタバルブ故障診断
装置の多数決判断方式の実施例につき、添付図面
を参照しながら以下詳細に説明する。
装置の多数決判断方式の実施例につき、添付図面
を参照しながら以下詳細に説明する。
第１図は本発明多数決判断方式の一実施例を示
す故障診断装置のブロツク回路図である。なお、
説明の便宜上、第３図に示す従来の多数決判断を
行う回路と同一の構成部分については同一の参照
符号を付してその詳細な説明は省略する。
す故障診断装置のブロツク回路図である。なお、
説明の便宜上、第３図に示す従来の多数決判断を
行う回路と同一の構成部分については同一の参照
符号を付してその詳細な説明は省略する。
第１図において、３台の故障診断装置１０ａ，
１０ｂ，１０ｃを設け、これら故障診断装置１０
ａ，１０ｂ，１０ｃに対し、サイリスタバルブの
監視信号Ａおよび同期信号等からなる割り込み信
号Ｂをそれぞれ並列的に入力するよう構成した点
は従来の故障診断装置と同一である。従つて、各
故障診断装置１０ａ，１０ｂ，１０ｃはそれぞれ
前記割り込み信号Ｂを入力して起動し、前記監視
信号Ａに基づいて素子故障を発生している各サイ
リスタ素子の故障診断を行い、診断が終了した時
点で診断結果を出力する。
１０ｂ，１０ｃを設け、これら故障診断装置１０
ａ，１０ｂ，１０ｃに対し、サイリスタバルブの
監視信号Ａおよび同期信号等からなる割り込み信
号Ｂをそれぞれ並列的に入力するよう構成した点
は従来の故障診断装置と同一である。従つて、各
故障診断装置１０ａ，１０ｂ，１０ｃはそれぞれ
前記割り込み信号Ｂを入力して起動し、前記監視
信号Ａに基づいて素子故障を発生している各サイ
リスタ素子の故障診断を行い、診断が終了した時
点で診断結果を出力する。
そこで、本実施例回路においては、前記各故障
診断装置１０ａ，１０ｂ，１０ｃにおいて、前記
診断結果が出力されたことを示す出力有効信号
Sa，Sb，Scを出力するよう設定し、この出力有
効信号Sa，Sb，Scを入力してそのAND条件を求
めるAND回路１８を設ける。従つて、このAND
回路１８は、前記３台の故障診断装置１０ａ，１
０ｂ，１０ｃが全て出力を完了したことを示す信
号を出力することになる。
診断装置１０ａ，１０ｂ，１０ｃにおいて、前記
診断結果が出力されたことを示す出力有効信号
Sa，Sb，Scを出力するよう設定し、この出力有
効信号Sa，Sb，Scを入力してそのAND条件を求
めるAND回路１８を設ける。従つて、このAND
回路１８は、前記３台の故障診断装置１０ａ，１
０ｂ，１０ｃが全て出力を完了したことを示す信
号を出力することになる。
しかるに、前記各故障診断装置１０ａ，１０
ｂ，１０ｃより出力される診断結果は、従来と同
様に、これを直接およびNOT回路１２ａ，１２
ｂ，１２ｃを介して反転し、それぞれJKフリツ
プフロツプ１４ａ，１４ｂ，１４ｃに入力する。
そこで、この場合、各JKフリツプフロツプ１４
ａ，１４ｂ，１４ｃの割り込み信号入力端CLK
に、前記AND回路１８の出力信号を入力するよ
う設定する。
ｂ，１０ｃより出力される診断結果は、従来と同
様に、これを直接およびNOT回路１２ａ，１２
ｂ，１２ｃを介して反転し、それぞれJKフリツ
プフロツプ１４ａ，１４ｂ，１４ｃに入力する。
そこで、この場合、各JKフリツプフロツプ１４
ａ，１４ｂ，１４ｃの割り込み信号入力端CLK
に、前記AND回路１８の出力信号を入力するよ
う設定する。
このように接続配置された各JKフリツプフロ
ツプ１４ａ，１４ｂ，１４ｃは、各故障診断装置
１０ａ，１０ｂ，１０ｃの出力有効信号Sa，Sb，
Scに基づくAND回路１８の出力信号により、診
断結果の出力信号の同期をとり、多数決判定回路
１６へ入力する論理信号を出力し、そして前記多
数決判定回路１６で多数決判定を行うよう構成さ
れる。
ツプ１４ａ，１４ｂ，１４ｃは、各故障診断装置
１０ａ，１０ｂ，１０ｃの出力有効信号Sa，Sb，
Scに基づくAND回路１８の出力信号により、診
断結果の出力信号の同期をとり、多数決判定回路
１６へ入力する論理信号を出力し、そして前記多
数決判定回路１６で多数決判定を行うよう構成さ
れる。
次に、前述したように構成した本実施例回路に
よる多数決判断方式の動作について、第２図に示
すタイミングチヤートを参照しながら説明する。
よる多数決判断方式の動作について、第２図に示
すタイミングチヤートを参照しながら説明する。
まず、各故障診断装置１０ａ，１０ｂ，１０ｃ
は同期信号等からなる割り込み信号Ｂを受けて所
定の割り込みタイミングａで故障診断を開始する
〔第２図１〕。これらの各故障診断装置の演算時間
は、雑音等による誤動作によりそれぞれ異なる場
合があり、例えば本実施例においてはa1，a2，a3
のように差異を生じる〔第２図２〜４〕。そこで、
この時刻a1，a2，a3において故障診断装置１０
ａ，１０ｂ，１０ｃはそれぞれJKフリツプフロ
ツプ１４ａ，１４ｂ，１４ｃに対して診断結果を
出力する〔第２図５〜７〕と共に、AND回路１
８に対して出力有効信号Sa，Sb，Scを出力する
〔第２図８〜１０〕。このAND回路１８は、前記
各故障診断装置１０ａ，１０ｂ，１０ｃからの出
力有効信号を全て入力した時点でAND条件を満
し、時刻a3において各JKフリツプフロツプ１４
ａ，１４ｂ，１４ｃに対し、それぞれ割り込み信
号を出力する〔第２図１１〕。
は同期信号等からなる割り込み信号Ｂを受けて所
定の割り込みタイミングａで故障診断を開始する
〔第２図１〕。これらの各故障診断装置の演算時間
は、雑音等による誤動作によりそれぞれ異なる場
合があり、例えば本実施例においてはa1，a2，a3
のように差異を生じる〔第２図２〜４〕。そこで、
この時刻a1，a2，a3において故障診断装置１０
ａ，１０ｂ，１０ｃはそれぞれJKフリツプフロ
ツプ１４ａ，１４ｂ，１４ｃに対して診断結果を
出力する〔第２図５〜７〕と共に、AND回路１
８に対して出力有効信号Sa，Sb，Scを出力する
〔第２図８〜１０〕。このAND回路１８は、前記
各故障診断装置１０ａ，１０ｂ，１０ｃからの出
力有効信号を全て入力した時点でAND条件を満
し、時刻a3において各JKフリツプフロツプ１４
ａ，１４ｂ，１４ｃに対し、それぞれ割り込み信
号を出力する〔第２図１１〕。
そして、これらJKフリツプフロツプ１４ａ，
１４ｂ，１４ｃは、前記割り込み信号を受けて、
同期的に前記各診断結果を出力し〔第２図１２〜
１４〕、多数決判定回路１６へ診断結果を入力し
て多数決判定が行われる〔第２図１５〕。なお、
各故障診断装置１０ａ，１０ｂ，１０ｃの出力有
効信号Sa，Sb，Scは、それぞれ次の演算開始タ
イミングｂでリセツトされ、その後同様の動作を
繰り返す。
１４ｂ，１４ｃは、前記割り込み信号を受けて、
同期的に前記各診断結果を出力し〔第２図１２〜
１４〕、多数決判定回路１６へ診断結果を入力し
て多数決判定が行われる〔第２図１５〕。なお、
各故障診断装置１０ａ，１０ｂ，１０ｃの出力有
効信号Sa，Sb，Scは、それぞれ次の演算開始タ
イミングｂでリセツトされ、その後同様の動作を
繰り返す。
このようにして、本実施例回路によれば、３台
の各故障診断装置１０ａ，１０ｂ，１０ｃの出力
を同期化することができ、多数決判定回路１６の
入力時間差による誤動作を防止しかつ同期化によ
る演算時間の遅れを最小限に抑制することができ
る。
の各故障診断装置１０ａ，１０ｂ，１０ｃの出力
を同期化することができ、多数決判定回路１６の
入力時間差による誤動作を防止しかつ同期化によ
る演算時間の遅れを最小限に抑制することができ
る。
また、本実施例においては、各故障診断装置１
０ａ，１０ｂ，１０ｃの出力信号の同期化を各
JKフリツプフロツプ１４ａ，１４ｂ，１４ｃに
よつて行つているが、これに限定されることな
く、その他種々の論理回路によつて構成できるこ
とは勿論である。
０ａ，１０ｂ，１０ｃの出力信号の同期化を各
JKフリツプフロツプ１４ａ，１４ｂ，１４ｃに
よつて行つているが、これに限定されることな
く、その他種々の論理回路によつて構成できるこ
とは勿論である。
前述した実施例から明らかなように、本発明に
よれば、同一構成で同一機能を持つ複数の故障診
断装置を用いた多数決判断方式において、各故障
診断装置の出力信号が全て有効であることを検出
して同期信号を出力する論理回路を設け、この同
期信号を割り込み信号としてこれに基づき前記各
故障診断装置による診断結果を同期的に多数決判
定回路に入力して、多数決判定を行うことによ
り、各故障診断装置の演算時間の偏差による多数
決判定回路の誤動作を防止することができると共
に同期化に伴う故障判定遅れを最小限に抑制する
ことができ、サイリスタ素子の故障を迅速かつ確
実に判定することができる。
よれば、同一構成で同一機能を持つ複数の故障診
断装置を用いた多数決判断方式において、各故障
診断装置の出力信号が全て有効であることを検出
して同期信号を出力する論理回路を設け、この同
期信号を割り込み信号としてこれに基づき前記各
故障診断装置による診断結果を同期的に多数決判
定回路に入力して、多数決判定を行うことによ
り、各故障診断装置の演算時間の偏差による多数
決判定回路の誤動作を防止することができると共
に同期化に伴う故障判定遅れを最小限に抑制する
ことができ、サイリスタ素子の故障を迅速かつ確
実に判定することができる。
以上、本発明の好適な実施例について説明した
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
第１図は本発明に係るサイリスタバルブ故障診
断装置の多数決判断方式の一実施例を示すブロツ
ク回路図、第２図１〜１５は第１図に示す多数決
判断方式の動作特性を示すタイミングチヤート
図、第３図は従来の多数決判断方式による故障診
断装置の構成例を示すブロツク回路図、第４図１
〜１１は第３図に示す多数決判断方式の動作特性
を示すタイミングチヤート図である。 １０ａ，１０ｂ，１０ｃ……故障診断装置、１
２ａ，１２ｂ，１２ｃ……NOT回路、１４ａ，
１４ｂ，１４ｃ……JKフリツプフロツプ、１６
……多数決判定回路、１８……AND回路、Ａ…
…監視信号、Ｂ……割り込み信号、Ｊ，Ｋ……入
力端子、CLK……割り込み信号入力端子、Sa，
Sb，Sc……出力有効信号。
断装置の多数決判断方式の一実施例を示すブロツ
ク回路図、第２図１〜１５は第１図に示す多数決
判断方式の動作特性を示すタイミングチヤート
図、第３図は従来の多数決判断方式による故障診
断装置の構成例を示すブロツク回路図、第４図１
〜１１は第３図に示す多数決判断方式の動作特性
を示すタイミングチヤート図である。 １０ａ，１０ｂ，１０ｃ……故障診断装置、１
２ａ，１２ｂ，１２ｃ……NOT回路、１４ａ，
１４ｂ，１４ｃ……JKフリツプフロツプ、１６
……多数決判定回路、１８……AND回路、Ａ…
…監視信号、Ｂ……割り込み信号、Ｊ，Ｋ……入
力端子、CLK……割り込み信号入力端子、Sa，
Sb，Sc……出力有効信号。
Claims (1)
- 【特許請求の範囲】 １ 複数個の故障診断装置に複数個のサイリスタ
により構成されるサイリスタバルブの各素子状態
を示す監視信号を並列的に入力し、それぞれサイ
リスタバルブの故障診断を行い、前記各故障診断
装置の出力信号を多数決判定回路に入力して多数
決判定を行うサイリスタバルブ故障診断装置にお
いて、各故障診断装置は故障診断出力と共にその
出力が有効であることを示す出力有効信号を出力
し、前記故障診断出力をそれぞれ入力すると共に
前記出力有効信号が全て有効であることを検出し
て得られる同期信号を入力し、かつこの同期信号
に基づくタイミングで前記故障診断出力を論理信
号として出力する論理回路をそれぞれ設け、これ
らの論理回路の出力信号を多数決判定回路に入力
して多数決判定を行うことを特徴とするサイリス
タバルブ故障診断装置の多数決判断方式。 ２ 特許請求の範囲第１項記載の多数決判断方式
において、多数決判定回路へ故障診断出力を入力
する論理回路は、各故障診断装置の出力有効信号
を入力してそのAND条件を求めるAND回路と、
各故障診断装置の故障診断出力とAND回路の出
力信号とを入力するJKフリツプフロツプとから
構成し、前記AND回路の出力信号を前記JKフリ
ツプフロツプの割り込み信号として入力し、それ
ぞれ同期化された論理信号として故障診断信号を
多数決判定回路に入力するよう構成してなるサイ
リスタバルブ故障診断装置の多数決判断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136143A JPS62293170A (ja) | 1986-06-13 | 1986-06-13 | サイリスタバルブ故障診断装置の多数決判断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136143A JPS62293170A (ja) | 1986-06-13 | 1986-06-13 | サイリスタバルブ故障診断装置の多数決判断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293170A JPS62293170A (ja) | 1987-12-19 |
| JPH0554914B2 true JPH0554914B2 (ja) | 1993-08-13 |
Family
ID=15168310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136143A Granted JPS62293170A (ja) | 1986-06-13 | 1986-06-13 | サイリスタバルブ故障診断装置の多数決判断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293170A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105703481B (zh) * | 2016-03-03 | 2018-03-30 | 南京南瑞继保电气有限公司 | 一种换流阀均压状态一致性统计方法 |
-
1986
- 1986-06-13 JP JP61136143A patent/JPS62293170A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293170A (ja) | 1987-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0554914B2 (ja) | ||
| JPH08241217A (ja) | 情報処理装置 | |
| JP3535691B2 (ja) | 後退検知装置 | |
| SU881682A1 (ru) | Дублированное устройство | |
| SU1716517A1 (ru) | Устройство дл контрол парафазных логических блоков | |
| JP3036223B2 (ja) | クロック乗換回路 | |
| JPS63121999A (ja) | Ｓ／ｄ変換器の出力判定回路 | |
| JPH0767081B2 (ja) | パルス計数回路診断方法 | |
| JPS63283345A (ja) | クロスコネクト装置の診断方式 | |
| SU961155A1 (ru) | Резервированный делитель частоты следовани импульсов | |
| SU1457147A1 (ru) | Устройство дл контрол резервированного генератора | |
| JPS63169580A (ja) | スキヤンデザイン回路 | |
| JPH11250791A (ja) | 遅延装置 | |
| JPS6361350A (ja) | 情報処理方式 | |
| JPS62269436A (ja) | 自己診断モジユ−ル構成方式 | |
| JPH03217137A (ja) | 自己診断回路 | |
| JPS6379121A (ja) | クロツク分配システム | |
| JPH0567185B2 (ja) | ||
| JPS6257051A (ja) | 多重系の相互同期方法 | |
| JPH0541643A (ja) | クロツク障害検出方式 | |
| JPS5952858B2 (ja) | ステ−シヨン自動バイパス装置 | |
| JP2000163275A (ja) | 同期フラグ合わせ回路及びその同期フラグ合わせ方法 | |
| JPS61262853A (ja) | 高信頼性コンピユ−タ | |
| JPH0397010A (ja) | 制御装置 | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 |