JPH0555324A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 生産段階（組立て前）においてスタンバイ電
流のモニタが容易に行え、信頼性の低下のない半導体記
憶装置を得る。 【構成】 メモリセル領域への電源電圧供給配線とその
他の周辺回路領域への電源電圧供給配線とを分離し、メ
モリセル領域への電源電圧供給配線に電源電圧を与える
パッドと接地電位を与えるパッドを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体記憶装置に関
し、特に生産段階でテストエレメント素子（以下、ＴＥ
Ｇと称す）を用いることなくスタンバイ電流のモニタを
行うことができる半導体記憶装置に関するものである。

【０００２】

【従来の技術】図２は、従来の半導体記憶装置において
複数行及び複数列にマトリクス状に配設されたメモリセ
ルの回路構成を示す図であり、図２(a) は完全ＣＭＯＳ
型のメモリセル，図２(b) は高抵抗負荷型のメモリセル
を示している。図において、８はワード線、９はビット
線、１０は／ビット線、１１は負荷素子、１２はＮチャ
ンネル型トランジスタからなるドライバトランジスタ、
１３はＮチャンネル型トランジスタからなるアクセスト
ランジスタ、１４はｐチャンネル型トランジスタ、１
５，１６は記憶ノードである。

【０００３】また、図３は上記メモリセルを適用した従
来のスタティックＲＡＭにおけるシーリング前の基板上
での回路構成を模式的に示した図であり、１は高抵抗負
荷型メモリセルからなるメモリセルマトリクス領域、２
は周辺回路領域、３は接地電位を与えるパッド、４は電
源電圧を与えるパッド、５は基板、６は電源電圧を与え
る配線、７は接地電位を与える配線である。

【０００４】図２(b) に示す高抵抗負荷型のメモリセル
は、１つのメモリセル内にＮチャンネルトランジスタの
みを形成し、高抵抗素子をポリシリコンで形成するた
め、メモリセルの面積が完全ＣＭＯＳ型のメモリセルに
比べ小さくでき、近年、大容量スタティックＲＡＭのメ
モリセルとして多く使用されている。

【０００５】次に、動作について説明する。一般にスタ
ティックＲＡＭはチップセレクト入力を備えており、チ
ップセレクト入力の状態によって、スタンバイ状態とア
クティブ状態に分かれる。スタンバイ状態とは、メモリ
セルがデータを保持しているだけの状態で、読み出しも
書き込みも不可能な状態である。一方、アクティブ状態
とは、メモリセルにデータを書き込むこともメモリセル
からデータを読み出すことも可能な状態である。そし
て、スタティックＲＡＭにおける消費電流はメモリセル
部分を流れる電流とそれ以外の周辺回路部分とを流れる
電流の和に相当するが、一般に、スタンバイ状態では消
費電流を小さくするため、周辺回路を流れる電流は非常
に小さくなっており、スタンバイ時はメモリセル部分を
流れる電流が支配的になっている。

【０００６】図２(b) で示した高抵抗負荷型のメモリセ
ルを備えたスタティックＲＡＭでは、メモリアレイ１と
周辺回路領域２に配線６，７を介してそれぞれ接続され
た電源電圧を与えるパッドと接地電位を与えるパッドと
で、メモリセルアレイ１とこのメモリセルアレイ１に対
する周辺回路２にそれぞれ電源電圧が与えられ、メモリ
セルアレイ１の各メモリセルに電流が流れるが、各メモ
リセルでは、高抵抗素子１１が配設されているため、こ
の部分を流れる電流が支配的となり、上記高抵抗素子１
１を流れる電流の総和がスタンバイ電流となる。

【０００７】

【発明が解決しようとする課題】ところで、上述したス
タティックＲＡＭ等の半導体記憶素子の量産工場では、
スタンバイ電流をモニタするために、上記高抵抗素子の
ＴＥＧを作成し、このＴＥＧによって測定している。し
かしながら、記憶容量が大容量化し、メモリセル内の高
抵抗素子の値が大きくなるにつれて、ＴＥＧを流れる電
流が小さくなって、高精度な測定が行えなくなり、ま
た、ＴＥＧを流れる電流を増やすためにＴＥＧ内の高抵
抗素子の数を増やすとそれ自体の面積が大きくなり、コ
スト面において不利益が増すという問題点がある。そこ
で、前述したように、スタティックＲＡＭのスタンバイ
状態では、メモリセル部分を流れる電流が支配的になっ
ているため、量産工場において、図３に示すシーリング
前のスタティックＲＡＭにおいて、メモリセルアレイ領
域１と周辺回路領域２にそれぞれ電源電圧と接地電位を
与える電源電圧供給用配線１６、１７に接続されたパッ
ド４，３から電源電圧と接地電位を与え、メモリセルマ
トリクス領域１における消費電流を測定することによっ
てスタンバイ電流のモニタを行うことが考えられるが、
周辺回路領域２がフローティング状態にあると、電流が
周辺回路や他の図示しない制御回路に漏れてしまい、ス
タンバイ電流を正確にモニタすることができず、また、
モニタに使用したパッド３，４に傷がつくため、外部の
電源電圧と該パッド３，４をワイヤボンディングし、シ
ーリング等を行って得られる最終製品の信頼性が低下す
るという問題を生じてしまう。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、量産工場においてＴＥＧを用い
ることなくスタンバイ電流のモニタを容易に行うことが
でき、しかも装置自体の信頼性が低下しない半導体記憶
装置を得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明にかかる半導体
記憶装置は、メモリセルへの電源電圧供給配線と周辺回
路への電源電圧供給配線とを分離して配線し、さらにメ
モリセルへの電源電圧供給配線に電源電圧を与えるパッ
ドと接地電位を与えるパッドとを設けたものである。

【００１０】

【作用】この発明の半導体記憶装置においては、周辺回
路とメモリセルへの電源電圧供給配線がそれぞれ周辺回
路用とメモリセル用とに分けて形成されているので、半
導体記憶装置を組み立てる前に、電源電圧を与えるパッ
ドと接地電位を与えるパッドを用いて、メモリセルへ電
圧を印加することにより、周辺回路からの電流漏れの影
響を受けることなく、スタンバイ電流のモニタを行うこ
とができる。

【００１１】

【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例によるスタティック
ＲＡＭにおける半導体基板上にメモリセルマトリクス領
域とその他の周辺回路領域とを形成し、これらメモリセ
ルマトリクス領域とその他の周辺回路領域へ電源電圧配
線を形成した状態を示す模式図であり、図において、１
〜５は図３の同一符号に相当する部分を示し、６ａ，６
ｂはそれぞれメモリアレイ領域１と周辺回路領域２に電
源電圧を与えるための電源電圧供給用配線、７ａ，７ｂ
はそれぞれメモリアレイ領域１と周辺回路領域２に接地
電位を与えるための電源電圧供給用配線、３ａは接地電
位を与えるための電源電圧供給配線７ｂに接続され、周
辺回路領域２に接地電位を与えるためのバッド、３ｂ，
３ｃは接地電位を与えるための電源電圧供給配線７ｂに
接続され、メモリアレイ領域１に接地電位を与えるため
のバッド、４ａは電源電圧を与えるための電源電圧供給
配線６ｂに接続され、周辺回路領域２に電源電圧を与え
るためのバッド、４ｂ，４ｃは電源電圧を与えるための
電源電圧供給配線７ａに接続され、メモリアレイ領域１
に電源電圧を与えるためのバッドである。尚、図１で示
すスタティックＲＡＭは組立途上にあるもので、この状
態から、更に、ワイヤボンディング，シーリングを行っ
て、最終製品としての半導体記憶装置（スタティックＲ
ＡＭ）が得られる。

【００１２】次に、スタンバイ電流をモニタする動作に
ついて説明する。メモリセルマトリクス領域１につなが
っている電源電圧側の配線６ａと接地電位側の配線７ａ
にそれぞれ２つずつ設けられた電源電圧を与えるパッド
４，接地電位を与えるパッド３のうち、それぞれ１つず
つを用い（１組の電源電圧を与えるパッド４，接地電位
を与えるパッド３を用い）、これらに電圧を印加するこ
とにより、メモリセルマトリクス領域１における消費電
流を測定する。これにより、前述したようにスタンバイ
時のメモリセルの消費電流がスタティックＲＡＭにおけ
るスタンバイ電流となる関係から、スタンバイ電流がモ
ニタできる。尚、この際、電源電圧側の配線６ａと接地
電位側の配線７ａはそれぞれ、メモリセルマトリクス領
域１にのみ接続されており、周辺回路領域２への電源電
圧側の配線６ｂ，接地電位側の配線７ｂ及び周辺回路領
域２とは繋がっていないため、周辺回路のフローティン
グ状態による電流漏れ等の影響は全くなく、メモリセル
マトリクス領域における消費電流のみを正確に測定でき
る。

【００１３】このようにして上記のスタンバイ電流のモ
ニタを行った後、スタンバイ電流のモニタに使用しなか
ったメモリセルマトリクス領域１につながっているもう
１組のパッドを使用し、ワイヤボンディングによって半
導体記憶装置外部の電源電圧に接続し、樹脂封止等のシ
ーリングを行って、スタティックＲＡＭが組み立てられ
て完成する。

【００１４】このような本実施例のスタティックＲＡＭ
では、高抵抗負荷型メモリセルからなるメモリセルマト
リクス領域１に電源電圧を与える電源電圧供給用配線６
ａと接地電位を与える電源電圧供給用配線７ａを接続
し、これらの配線６ａ、７ａにそれぞれ２つのパッドを
設け、更に、周辺回路領域２に電源電圧を与える電源電
圧供給用配線６ｂ，接地電位を与える電源電圧供給用配
線７ｂを接続し、これらの配線６ｂ、７ｂにそれぞれ２
つのパッドを設けたので、樹脂封止等の組立て技術を施
す前の段階で、上記配線６ａ，７ａとこれらにそれぞれ
設けられた２つのパッドの内の各々１つのパッドを用い
て、メモリセルマトリクス領域１における消費電流を測
定することから、周辺回路のフローティング状態による
電流漏れ等が影響することなく、スタティックＲＡＭに
おけるスタンバイ電流をモニタすることができ、しか
も、このモニタを終えた後に、スタティックＲＡＭの組
立てに際して、上記スタンバイ電流のモニタで使用しな
かった、傷のついていないもう一方のパッドを外部電源
電圧との接続に使用するため，このパッドへのワイヤボ
ンディングにおける信頼性の低下がなく、組立て後に完
成するスタティックＲＡＭの信頼性を維持できる。

【００１５】

【発明の効果】以上のように、この発明の半導体記憶装
置によれば、メモリセルへの電源電圧供給配線とその他
の周辺回路への電源電圧供給配線とを分離して配線した
ので、半導体記憶装置のスタンバイ電流をＴＥＧを使用
することなく生産途上（組立て前）でモニタすることが
可能になり、生産途上でスタンバイ電流のモニタを行う
ことできる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体記憶装置の回
路構成図。

【図２】図１及び図３で示す半導体記憶装置に適用され
るメモリセルの回路図。

【図３】従来の半導体記憶装置の回路構成図。

【符号の説明】 １ メモリセルアレイ領域 ２ 周辺回路領域 ３ａ，３ｂ，３ｃ 接地電位を与えるパッド ４ａ，４ｂ，４ｃ 電源電圧を与えるパッド ５ 基板 ６ａ，６ｂ 電源電圧を伝える電源電圧供給用配線 ７ａ，７ｂ 接地電位を伝える電源電圧供給用配線 ８ ワード線 ９ ビット線 １０ ／ビット線 １１ 高抵抗素子 １２ ドライバトランジスタ １３ アクセストランジスタ １４ Ｐチャンネルトランジスタ １５，１６ 記憶ノード

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数行に配列された複数のワード線と、 複数列に配列された複数のビット線と、 第１及び第２の記憶ノードと、 上記第１の記憶ノードと接地ノードとの間に接続され、
   ゲート電極が上記第２の記憶ノードに接続された第１の
   ドライバトランジスタと、上記第２の記憶ノードと上記
   接地ノードとの間に接続され、ゲート電極が上記第１の
   記憶ノードに接続された第２のドライバトランジスタ
   と、電源ノードと上記第１の記憶ノードとの間に接続さ
   れた第１の負荷素子と、上記電源ノードと上記第２の記
   憶ノードとの間に接続された第２の負荷素子と、対応し
   た列に配列されたビット線対の一方と上記第１の記憶ノ
   ードとの間に接続され、ゲート電極が対応した行に配設
   されたワード線に接続された第１のアクセストランジス
   タと、対応した列に配設されたビット線対の他方と上記
   第２の記憶ノードとの間に接続され、ゲート電極が対応
   した行に配列されたワード線に接続された第２のアクセ
   ストランジスタとからなるメモリセルが複数行及び複数
   列にマトリクス状に配設されたメモリアレイと、 このメモリアレイに対する周辺回路と、 この周辺回路に電源電圧を供給するための第１の電源電
   圧用パッドと、 上記メモリアレイにおける各メモリセルに対する上記電
   源ノードに接続され、上記第１の電源電圧用パッドと異
   なる第２の電源電圧用パッドとを備えたことを特徴とす
   る半導体記憶回路。