JPH0555443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0555443A JPH0555443A JP3214937A JP21493791A JPH0555443A JP H0555443 A JPH0555443 A JP H0555443A JP 3214937 A JP3214937 A JP 3214937A JP 21493791 A JP21493791 A JP 21493791A JP H0555443 A JPH0555443 A JP H0555443A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- wire
- insulating plate
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/581—Auxiliary members, e.g. flow barriers
- H10W72/585—Alignment aids, e.g. alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置中の半導体素子１が小サイズ化し金
属細線３が長尺化しても、樹脂封止等の半導体装置製造
時に金属細線３がショートすることを防止し、小サイズ
の半導体素子１に対応可能な半導体装置を提供する。 【構成】ワイヤボンディング用金属細線３の少なくとも
一部が接着剤６あるいは熱可塑性樹脂を介して電気的絶
縁板５に固着され、かつ、電気的絶縁板５は、複数のリ
ード先端７に固着されている。
属細線３が長尺化しても、樹脂封止等の半導体装置製造
時に金属細線３がショートすることを防止し、小サイズ
の半導体素子１に対応可能な半導体装置を提供する。 【構成】ワイヤボンディング用金属細線３の少なくとも
一部が接着剤６あるいは熱可塑性樹脂を介して電気的絶
縁板５に固着され、かつ、電気的絶縁板５は、複数のリ
ード先端７に固着されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ワイヤボンディング用の金属細線により構成される半導
体装置に関する。
ワイヤボンディング用の金属細線により構成される半導
体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図３に示すよう
に、半導体素子１を搭載する半導体素子搭載台２とワイ
ヤボンディング用の金属細線３により半導体素子１に接
続される複数のリード４を有しており、半導体素子１を
リードフレームの半導体素子搭載台２にＡｇペースト等
により固着させたのち、半導体素子１とリードフレーム
４とを金属細線３で接続して製造される。また、半導体
素子１を搭載する半導体素子搭載台２の端部表面と複数
のリード４の金属細線３接続部のリード先端７表面には
絶縁板５が固着されている。絶縁板５としては、例えば
セラミックスやポリイミド等の薄板を用いている（例え
ば、特願昭６０−１４１７１２号公報参照）。
に、半導体素子１を搭載する半導体素子搭載台２とワイ
ヤボンディング用の金属細線３により半導体素子１に接
続される複数のリード４を有しており、半導体素子１を
リードフレームの半導体素子搭載台２にＡｇペースト等
により固着させたのち、半導体素子１とリードフレーム
４とを金属細線３で接続して製造される。また、半導体
素子１を搭載する半導体素子搭載台２の端部表面と複数
のリード４の金属細線３接続部のリード先端７表面には
絶縁板５が固着されている。絶縁板５としては、例えば
セラミックスやポリイミド等の薄板を用いている（例え
ば、特願昭６０−１４１７１２号公報参照）。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
は、半導体素子を搭載する半導体素子搭載台の端部表面
と複数のリード先端部表面に絶縁板を固着したのみであ
るので、トランスファモールド法等により樹脂注入され
て半導体装置を成形する際に金属細線が変形を生じ、お
互いにショートしてしまうというような問題点があっ
た。
は、半導体素子を搭載する半導体素子搭載台の端部表面
と複数のリード先端部表面に絶縁板を固着したのみであ
るので、トランスファモールド法等により樹脂注入され
て半導体装置を成形する際に金属細線が変形を生じ、お
互いにショートしてしまうというような問題点があっ
た。
【０００４】本発明の目的は、金属細線の変形によるシ
ョートのない半導体装置を提供することにある。
ョートのない半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、複数の電極パ
ッドと、該複数の電極パッドに金属細線を介して接続す
るリードとを有する半導体装置において、前記金属細線
との接続部の前記リード先端に電気的絶縁物が固着さ
れ、前記金属細線の少くとも一部が接着剤と熱可塑性樹
脂とのうちのいずれか一方を介して前記絶縁板に固着さ
れている。
ッドと、該複数の電極パッドに金属細線を介して接続す
るリードとを有する半導体装置において、前記金属細線
との接続部の前記リード先端に電気的絶縁物が固着さ
れ、前記金属細線の少くとも一部が接着剤と熱可塑性樹
脂とのうちのいずれか一方を介して前記絶縁板に固着さ
れている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１（ａ），（ｂ）は本発明の第１の実施
例の平面図およびそのＡ−Ａ′線断面図である。
例の平面図およびそのＡ−Ａ′線断面図である。
【０００８】第１の実施例は、図１（ａ），（ｂ）に示
すように、半導体素子１を搭載する半導体素子搭載台２
とワイヤボンディング用の金属細線３により半導体素子
１に接続される複数のリード４のリード先端７がセラミ
ックスやポリイミド等の絶縁板５とエポキシ系の接着剤
等により固着されており、さらに、絶縁板５の表面の接
着剤６により金線等の金属細線３の少なくとも一部が絶
縁板５に固着されている。
すように、半導体素子１を搭載する半導体素子搭載台２
とワイヤボンディング用の金属細線３により半導体素子
１に接続される複数のリード４のリード先端７がセラミ
ックスやポリイミド等の絶縁板５とエポキシ系の接着剤
等により固着されており、さらに、絶縁板５の表面の接
着剤６により金線等の金属細線３の少なくとも一部が絶
縁板５に固着されている。
【０００９】これにより、リードフレームのリード４の
ピッチを微細化するか、金属細線３を長尺化しなければ
搭載が従来不可能であった比較的サイズの小さい半導体
素子１も搭載可能となる。
ピッチを微細化するか、金属細線３を長尺化しなければ
搭載が従来不可能であった比較的サイズの小さい半導体
素子１も搭載可能となる。
【００１０】例えば、従来のエッチング技術で、リード
フレームの板厚が０．１５ｍｍの場合、製造可能なリー
ドピッチの最小値は０．２２ｍｍ程度であり、ボンディ
ング可能な最長金属細線３の長さを３．５ｍｍとした場
合、２９６ピンのプラスチックＱＦＰ（Ｑｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅ）では、１４ｍｍ角以下の半導体
素子１の搭載は不可能であったが、本実施例により１４
ｍｍ角以下でも搭載可能となった。また、樹脂封止時の
金属細線の変形によるショートもなくなった。
フレームの板厚が０．１５ｍｍの場合、製造可能なリー
ドピッチの最小値は０．２２ｍｍ程度であり、ボンディ
ング可能な最長金属細線３の長さを３．５ｍｍとした場
合、２９６ピンのプラスチックＱＦＰ（Ｑｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅ）では、１４ｍｍ角以下の半導体
素子１の搭載は不可能であったが、本実施例により１４
ｍｍ角以下でも搭載可能となった。また、樹脂封止時の
金属細線の変形によるショートもなくなった。
【００１１】図２（ａ），（ｂ）は本発明の第２の実施
例の平面図およびそのＢ−Ｂ′線断面図である。第２の
実施例は、図２（ａ），（ｂ）に示すように、ワイヤボ
ンディング用金属細線３を電気的絶縁板５に熱可塑性樹
脂９で固着し、かつ、図１（ａ），（ｂ）の半導体素子
搭載台２が取り除かれた例であり、より薄型の半導体装
置が製作可能となっている。熱可塑性樹脂は２００℃程
度以上のワイヤボンディング時に軟化し、ワイヤボンデ
ィング後の温度で硬化するようにしている。
例の平面図およびそのＢ−Ｂ′線断面図である。第２の
実施例は、図２（ａ），（ｂ）に示すように、ワイヤボ
ンディング用金属細線３を電気的絶縁板５に熱可塑性樹
脂９で固着し、かつ、図１（ａ），（ｂ）の半導体素子
搭載台２が取り除かれた例であり、より薄型の半導体装
置が製作可能となっている。熱可塑性樹脂は２００℃程
度以上のワイヤボンディング時に軟化し、ワイヤボンデ
ィング後の温度で硬化するようにしている。
【００１２】このことにより、複数のワイヤボンディン
グ用金属細線３で半導体素子１を保持することが可能と
なる。
グ用金属細線３で半導体素子１を保持することが可能と
なる。
【００１３】
【発明の効果】以上説明したように本発明は、ワイヤボ
ンディング用金属細線の少なくとも一部をリード先端部
に固着した電気的絶縁板に接着剤、あるいは、熱可塑性
樹脂を介して固着したので、樹脂注入による半導体装置
製造時における金属細線の変形によるショートを防止
し、かつ、サイズの小さい半導体素子も金属細線の長さ
にかかわらず同一のリードパターンで搭載が可能である
という効果を有する。
ンディング用金属細線の少なくとも一部をリード先端部
に固着した電気的絶縁板に接着剤、あるいは、熱可塑性
樹脂を介して固着したので、樹脂注入による半導体装置
製造時における金属細線の変形によるショートを防止
し、かつ、サイズの小さい半導体素子も金属細線の長さ
にかかわらず同一のリードパターンで搭載が可能である
という効果を有する。
【００１４】また、半導体素子搭載台部を取り除くこと
も可能で、より薄型の半導体装置に対応できるという効
果も有する。
も可能で、より薄型の半導体装置に対応できるという効
果も有する。
【図１】本発明の第１の実施例の平面図およびそのＡ−
Ａ′線断面図である。
Ａ′線断面図である。
【図２】本発明の第２の実施例の平面図およびそのＢ−
Ｂ′線断面図である。
Ｂ′線断面図である。
【図３】従来の半導体装置の一例の平面図およびそのＣ
−Ｃ′線断面図である。
−Ｃ′線断面図である。
１ 半導体素子 ２ 半導体素子搭載台 ３ 金属細線 ４ リード ５ 絶縁板 ６ 接着剤 ７ リード先端 ８ 搭載台リード ９ 熱可塑性樹脂
Claims (1)
- 【請求項１】 複数の電極パッドと、該複数の電極パッ
ドに金属細線を介して接続するリードとを有する半導体
装置において、前記金属細線との接続部の前記リード先
端に電気的絶縁物が固着され、前記金属細線の少くとも
一部が接着剤と熱可塑性樹脂とのうちのいずれか一方を
介して前記絶縁板に固着されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214937A JPH0555443A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214937A JPH0555443A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555443A true JPH0555443A (ja) | 1993-03-05 |
Family
ID=16664045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214937A Pending JPH0555443A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555443A (ja) |
-
1991
- 1991-08-27 JP JP3214937A patent/JPH0555443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454920B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US6593169B2 (en) | Method of making hybrid integrated circuit device | |
| US6645844B2 (en) | Methods for high density direct connect LOC assembly | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR19990029648A (ko) | 반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법 | |
| JPH11135682A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH08139257A (ja) | 面実装型半導体装置 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0574831A (ja) | 半導体装置 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JP2570584B2 (ja) | 半導体装置 | |
| JP2001068582A (ja) | 半導体装置及びその製造方法 | |
| JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6148952A (ja) | 半導体装置 | |
| JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JPH03255655A (ja) | 半導体装置 | |
| JP4614579B2 (ja) | 混成集積回路装置の製造方法 | |
| KR0120186B1 (ko) | 버퍼칩을 이용한 반도체 장치 및 그 제조방법 | |
| JP3336328B2 (ja) | 樹脂封止型半導体装置およびその製造に用いられるリードフレーム | |
| JPS6214698Y2 (ja) | ||
| JP2734977B2 (ja) | 半導体装置並びにその実装構造及び製造方法 | |
| JPH0661371A (ja) | 半導体装置 | |
| JPH0637131A (ja) | 半導体集積回路装置 | |
| KR980012384A (ko) | 내부리드 선단이 차별화된 리드프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000111 |