JPS6148952A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6148952A
JPS6148952A JP59170596A JP17059684A JPS6148952A JP S6148952 A JPS6148952 A JP S6148952A JP 59170596 A JP59170596 A JP 59170596A JP 17059684 A JP17059684 A JP 17059684A JP S6148952 A JPS6148952 A JP S6148952A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor pellet
wires
semiconductor device
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59170596A
Other languages
English (en)
Inventor
Shiyuuzou Akishima
周三 明島
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59170596A priority Critical patent/JPS6148952A/ja
Publication of JPS6148952A publication Critical patent/JPS6148952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置、特にモールド樹脂によって封止さ
れた外部端子数の多い半導体装置に関する。
〔発明の技術的背景−とその問題点〕
従来の半導体装置において、モールド樹脂封止型のもの
は、一般にトランスファモールドによって′Ａ迄される
ため、外部端子が外囲器の周囲に配置されたＤＩＰ型、
ＦＰ型に代表される。しかしながら外部端子数、が増え
、例えば２００　ｐｉｎ以上のものになると、これらの
型のものはその構造上外囲器が非常に大きくなり、また
製造も非常に困難となる。外囲器をできるだけ小さくし
ようどすると、各外部端子間の間隙および端子幅を狭め
ざるを（３ず、各端子の曲がり、接触不良等の問題が生
ずる。
このため、従来、外部端子数の多い半導体装置では、モ
ールド樹脂封止型のものではなく、セラミックパッケー
ジのＰ、Ｇ、Ａ、やデツプキャリアといったものが用い
られている。しかしながらセラミックパッケージの半導
体装置には、製造工程が複雑になり、またコストが高く
なるという欠点がある。
〔発明の目的〕
そこで本発明は、外部端子数を多くしても外囲器が大ぎ
くなることがなく、かつ製造が容易であるモールド樹脂
封止型の半導体装置を提供することを目的とする。
〔発明の概要〕
本発明の特徴は、モールド樹脂封止型の半導体装置にお
いて、半す体ペレットと、この半導体ペレットにワイヤ
ボンディングされたインナリードとを、導電性の細線を
多ｒｉ埋設した絶縁性基板にのせ、この絶縁性基板の少
なくとも一面が露出し、かつ、前記導電性の細線の一端
が前記露出面から突出し、前記導電性の細線の一部の他
端が前記インナリードに電気的接触するようにモールド
樹ｎａ封止して、外部端子数が多くても外囲器を大きく
する必要をなくし、しかも製造を容易にした点にある。
〔発明の実施例〕 以下本発明を図示する実施例に基づき説明する。
第１図はこの実施例に係る半導体装置の断面図である。
半導体ペレット１はベッド２の上にのせられ、更にベッ
ド２は絶縁性基板３の上にのせられる。半導体ペレット
１とインナリード４とは、従来の方法でボンディングワ
イヤ５により接続される。半導体ベレ”ット１、ベッド
２、絶縁性基板３、インナリード４、ボンディングワイ
ヤ５は、モールド樹脂６によって封止されるが、この際
、絶縁性基板３の一面が露出するようにする。第２図に
絶縁性基板３の部分断面図を示ず、この絶縁性基板３は
導電性の細線７を多数埋設しており、例えば金めつぎし
たステンレスワイヤを埋設したシリコンゴムで形成する
ことができる。また、市販のエラスヂックコネクタをそ
のまま利用することもできる。導電性ＩｌＩ線７は絶縁
性基板の両面かられずかに先端が突出するようにする。
第３図は第２図に示す絶縁性基板３の上面図である。導
電性口１２７の直径は１２μｍ程度、埋設間隔は０．３
ｍｍ程度、先端突出部の長さは０．１５ｒＮｎＰｉ！度
にするのが好ましい。
このような構造により、各インナリードは絶縁性基板３
の露出面から突出している導電性細線７のいずれかに電
気的に接触することになり、この導電性細線７を介して
外部と電気的に接続可能となる。実際のプリント基板に
この半導体装置を実装する場合、インナリードの配置に
対応したパターンをプリント基板に作り、この半導体装
置をプリント基板に圧着ずればよい。このとき、実装位
置が多少ずれても、電気的接触に関しては何ら問題がな
い。
なお、モールド樹脂封止は従来のトランスファモールド
によって行うことができるが、この際絶縁性基板３とリ
ードフレームとをエポキシ樹脂のような接着剤で仮留め
するのが好ましい。
〔発明の効果〕
以上のとおり本発明によれば、モールド樹脂封止型の半
導体装置において、半導体ペレットと、この半導体ペレ
ットにワイヤボンディングされたインナリードとを、導
電性の細線を多数埋設した絶縁性基板にのせ、この導電
性のｗＪＦＡによってインナリードを外部と電気的に接
続できるようにしたため、外部端子数が多くても外囲器
を大きくする必要はなくなり、しかも製造が容易になる
。
【図面の簡単な説明】
第１図は本発明に係る半導体装置の断面図、第２図は第
１図に示す絶縁性基板の拡大図、第３図は第１図に示す
絶縁性基板の上面図である。 １・・・半導体ペレット、２・・・ベッド、３・・・絶
縁性基板、４・・・インナリード、５・・・ボンディン
グヮイＡ７．６・・・モールド樹脂、７・・・導電性の
５ｆｆｌ線。

Claims (1)

  1. 【特許請求の範囲】 １、半導体ペレットと、この半導体ペレットにワイヤボ
    ンディングされたインナリードと、厚み方向に沿つて導
    電性の細線を多数埋設した絶縁性基板と、前記半導体ペ
    レット、前記インナリード、および前記絶縁性基板を埋
    設したモールド樹脂と、を有し、 前記絶縁性基板の少なくとも一面が前記モールド樹脂か
    ら露出し、前記導電性の細線の各一端が前記露出面から
    突出し、前記導電性の細線の一部の他端が前記インナリ
    ードに電気的に接触していることを特徴とする半導体装
    置。 ２、絶縁性基板がシリコンゴムから成り、導電性の細線
    が金めっきしたステンレスワイヤであることを特徴とす
    る特許請求の範囲第１項記載の半導体装置。
JP59170596A 1984-08-16 1984-08-16 半導体装置 Pending JPS6148952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59170596A JPS6148952A (ja) 1984-08-16 1984-08-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59170596A JPS6148952A (ja) 1984-08-16 1984-08-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS6148952A true JPS6148952A (ja) 1986-03-10

Family

ID=15907768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170596A Pending JPS6148952A (ja) 1984-08-16 1984-08-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS6148952A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072289A (en) * 1988-11-09 1991-12-10 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
EP0811245A4 (en) * 1995-09-27 1998-11-18 Texas Instruments Inc MICROELECTRONIC ARRANGEMENT WITH Z-AXIS CONDUCTIVE LAYER
EP0875936A3 (en) * 1997-05-02 1999-05-26 Shinko Electric Industries Co. Ltd. Wiring substrate having vias

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072289A (en) * 1988-11-09 1991-12-10 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
US6031280A (en) * 1992-06-02 2000-02-29 Fujitsu Limited Semiconductor device having resin encapsulated package structure
US6271583B1 (en) 1992-06-02 2001-08-07 Fujitsu Limited Semiconductor device having resin encapsulated package structure
EP0811245A4 (en) * 1995-09-27 1998-11-18 Texas Instruments Inc MICROELECTRONIC ARRANGEMENT WITH Z-AXIS CONDUCTIVE LAYER
EP0875936A3 (en) * 1997-05-02 1999-05-26 Shinko Electric Industries Co. Ltd. Wiring substrate having vias
US6093476A (en) * 1997-05-02 2000-07-25 Shinko Electric Industries Co., Ltd. Wiring substrate having vias
KR100285113B1 (ko) * 1997-05-02 2001-06-01 모기 쥰이찌 배선기판

Similar Documents

Publication Publication Date Title
KR960004562B1 (ko) 반도체 장치 패키지
US4984059A (en) Semiconductor device and a method for fabricating the same
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
MY114547A (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board
KR940007649B1 (ko) 반도체 패키지
KR920001689A (ko) 반도체장치 및 그 제조방법
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPS60244035A (ja) 半導体装置の製造方法
KR960005965A (ko) 반도체 장치
JPH0574831A (ja) 半導体装置
JPH02133942A (ja) セラミックチップキャリア型半導体装置
JP2782870B2 (ja) リードフレーム
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPS6046038A (ja) 集積回路装置
KR0163524B1 (ko) 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPS6336699Y2 (ja)
JPS6276661A (ja) 樹脂封止型半導体装置
MY106858A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin.
JPH06105729B2 (ja) キヤリアテープ
JPS58142551A (ja) 樹脂封止半導体装置
JPS61194861A (ja) 樹脂封止型半導体装置
JPS6236299Y2 (ja)
JPH0661371A (ja) 半導体装置
JPS6151953A (ja) 半導体装置