JPH0555787U - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 他励式スイッチングレギュレータのＰＷＭパ
ルスをコンパレータを使用しないで形成してコストの低
減を図る。 【構成】 トランスの１次巻線３にＦＥＴ４を直列に接
続する。ＦＥＴ４をオン・オフ制御するためのＰＷＭパ
ルスを形成するために、電流検出抵抗５、電圧制御回路
１２、方形波発振器１３、ラッチ回路１５、ＡＮＤゲー
ト１６を設ける。ラッチ回路１５のラッチ状態は電流検
出電圧と電圧制御信号との和によって制御する。ＡＮＤ
ゲート１６は方形波パルスとラッチ出力との論理積出力
を発生し、ＦＥＴ４を制御する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はスイッチング素子の断続制御によって安定化した出力電圧を得るスイ ッチング電源装置に関する。

【０００２】

【従来の技術】

直流電源にトランスの１次巻線とスイッチング素子との直列回路を接続し、ト ランスの２次巻線に出力整流平滑回路を接続し、トランスの３次巻線をスイッチ ング素子の制御端子に接続した構成の一石型自励式スイッチングレギュレータは 種々の分野で使用されている。この自励式スイッチングレギュレータは構成が簡 単であるという特長を有する半面、負荷が変動すると発振周波数が変化するとい う欠点を有する。なお、発振周波数が変化するとノイズ対策が困難になる。

【０００３】 この欠点を解決するために、三角波発生回路で三角波を形成し、この三角波と 出力電圧の誤差出力とをコンパレータで比較してＰＷＭパルスを形成し、これで スイッチング素子を断続制御する他励式のスイッチングレギュレータを使用する ことがある。

【０００４】

【考案が解決しようとする課題】

しかし、従来の他励式スイッチングレギュレータはコンパレータを使用するた めにコスト高になった。

【０００５】 そこで、本考案は他励式スイッチング電源装置のコストの低減を図ることを目 的とする。

【０００６】

【課題を解決するための手段】

上記目的を達成するための本考案は、直流電源と、トランスを含む出力回路と 、前記トランスを前記直流電源に断続的に接続するために前記トランスに直列に 接続されたスイッチング素子と、前記出力回路から安定化した出力電圧を得るた めに前記スイッチング素子を断続制御する制御回路とを備えたスイッチング電源 装置において、前記制御回路が、一定周期で方形波パルスを発生する方形波発振 器と、前記出力回路の出力電圧に基づいて変化する電圧制御信号を発生する電圧 制御回路と、前記スイッチング素子に流れる電流を検出する電流検出器と、前記 電流検出器の出力と前記電圧制御回路の出力に基づいて前記スイッチング素子の ターンオフ時点を決定するオフ時点決定回路と、前記方形波発振器から発生した 方形波パルスの前縁又は後縁に応答して第１の出力電圧状態から第２の出力電圧 状態に転換し、前記オフ時点決定回路から発生したオフ時点を示す信号に応答し て第２の出力電圧状態から第１の出力電圧状態に転換するラッチ回路と、前記方 形波発振器から発生した方形波パルスと前記ラッチ回路の出力との論理出力に基 づいて前記スイッチング素子の制御信号を制御する論理回路とから成ることを特 徴とするスイッチング電源装置に係わるものである。

【０００７】

【作用】

方形波発振器は一定周期で方形波を発生するので、スイッチング素子の断続の 繰返し周波数も一定になる。論理回路の出力パルスは方形波パルスに同期して発 生し、ラッチ回路の出力状態の転換に同期して消滅する。

【０００８】

【実施例】

次に、図１及び図２を参照して本考案の実施例に係わるスイッチングレギュレ ータを説明する。 図１において、例えば整流回路と平滑回路から成る直流電源１には出力回路を 構成するためのトランス２の１次巻線３がスイッチング素子としての絶縁ゲート 型ＦＥＴ（電界効果トランジスタ）４と電流検出器としての抵抗５を介して接続 されている。出力回路を構成するために、トランス２には２次巻線６が設けられ 、この２次巻線６に整流ダイオード７と平滑用コンデンサ８とから成る出力整流 平滑回路９を介して出力端子１０、１１が接続されている。

【０００９】 出力端子１０、１１に出力電圧を一定にするようにＦＥＴ４をオン・オフ制御 するための制御回路として、電流検出抵抗５と、電圧制御回路１２と、方形波発 振器１３と、オフ時点決定回路１４と、ラッチ回路１５と、ＡＮＤゲート１６と が設けられている。

【００１０】 電圧制御回路１２は、分圧用抵抗１７、１８と、基準電圧源１９と、誤差増幅 器２０と、発光ダイオード２１と、フォトトランジスタ２２と、直流電源２３と 、コンデンサ２４と、抵抗２５とから成る。分圧用抵抗１７、１８は出力端子１ ０、１１間に接続され、分圧点から出力検出電圧を誤差増幅器２０の正入力端子 に与える。誤差増幅器２０は、負入力端子に基準電圧源１９から与えられた基準 電圧と出力検出電圧との差に対応する出力電圧を発生する。誤差増幅器２０に接 続された発光ダイオード２１は誤差出力に対応して発光し、これに光結合された フォトトランジスタ２２に光入力を与える。フォトトランジスタ２２と電源２３ とコンデンサ２４とは互いに直列に接続されている。従って、コンデンサ２４の 電圧Ｖc はフォトトランジスタ２２の抵抗値変化に応じて変化する。抵抗２５は コンデンサ２４に並列に接続され、フォトトランジスタ２２と分圧回路を構成し ていると共にコンデンサ２４の放電抵抗として機能する。

【００１１】 オフ時点決定回路１４はトランジスタ２６とこの負荷抵抗２７とから成る。ト ランジスタ２６のベースはコンデンサ２４の上側の端子に接続され、エミッタは 電流検出抵抗５の下側端子に接続され、コンデンサ２４の下側端子と電流検出抵 抗５の上側端子とが相互に接続されている。この結果、トランジスタ２６のベー ス・エミッタ間と電流検出抵抗５とコンデンサ２４との閉回路が形成され、電流 検出抵抗５の検出電圧Ｖa とコンデンサ２４の電圧Ｖc との和の電圧Ｖb がトラ ンジスタ２６のベース・エミッタ間に印加される。トランジスタ２６のコレクタ は抵抗２７を介してバイアス電源２３に接続されている。

【００１２】 方形波発振器１３は、２つのＮＯＴ回路２８、２９と、時定数用コンデンサ３ ０と、時定数用抵抗３１とから成る周知の回路であり、この実施例では図２の（ Ａ）に示すデューティ比が５０％の方形波パルスＶr を一定周期で発生する。

【００１３】 ラッチ回路１５は２つのＮＡＮＤゲート３２、３３から成る周知のＲＳフリッ プフロップ回路であり、一方のＮＡＮＤゲート３２の一方の入力端子から成るリ セット端子Ｒが方形波発振器１３に接続され、他方のＮＡＮＤゲート３３の一方 の入力端子から成るセット端子Ｓがトランジスタ２６のコレクタに接続されてい る。

【００１４】 論理回路としてのＡＮＤゲート１６の一方の入力端子は方形波発振器１３に接 続され、他方の入力端子はラッチ回路１５の反転出力端子即ちＮＡＮＤゲート３ ３の出力端子に接続され、出力端子はＦＥＴ４のゲートに接続されている。

【００１５】

【動作】

方形波発振器１３からの方形波パルスが図２の（Ａ）のｔ1 時点で発生し、こ の時ラッチ回路１５の出力が図２の（Ｆ）に示すように高レベルであるとすれば 、ＡＮＤゲート１６の出力が図２の（Ｇ）に示すように高レベルになり、ＦＥＴ ４がオンになる。ＦＥＴ４のオン期間には直流電源１と１次巻線３とＦＥＴ４と 電流検出抵抗５とから成る閉回路に電流が流れる。この電流は１次巻線３がイン ダクタンスを有するために時間の変化に応じて徐々に増大するように流れ、電流 検出抵抗５に得られる電圧Ｖa は図２の（Ｂ）に示すように三角波になる。

【００１６】 出力整流平滑回路９のダイオード７はＦＥＴ４のオフ期間にオンになり、トラ ンス２に蓄積されたエネルギーを放出する。平滑用コンデンサ８の出力は出力端 子１０、１１に接続される負荷（図示せず）に供給される。出力端子１０、１１ の電圧は負荷変動及び入力電圧変動によって変化する。今、出力検出電圧が基準 電圧源１９の電圧よりも高くなったと仮定すれば、誤差増幅器２０の出力電圧が 高くなり、発光ダイオード２１の発光量が多くなり、フォトトランジスタ２２の 抵抗値が低下し、結果としてコンデンサ２４の充電電圧Ｖc が図２の（Ｃ）の実 線から破線に変化する。従って、コンデンサ２４には出力電圧に対応した電圧が 得られる。

【００１７】 トランジスタ２６のベース・エミッタ間には図２の（Ｂ）に示す電流検出電圧 Ｖa と図２の（Ｃ）に示すコンデンサ２４の電圧Ｖc との和の電圧Ｖb が印加さ れる。トランジスタ２６はしきい値電圧Ｖthを有するので、図２の（Ｄ）に示す ように和の電圧Ｖb がｔ2 時点でしきい値電圧Ｖthに交差した時にオンになる。 この結果、トランジスタ２６のコレクタが図２の（Ｅ）に示すように瞬間的に低 レベル（グランド）になり、ラッチ回路１５にセットトリガ信号が与えられ、こ の出力が図２の（Ｆ）に示すように低レベルになる。これにより、ＡＮＤゲート １６の出力も低レベルになり、ＦＥＴ４がターンオフする。ＦＥＴ４がターンオ フすると電流検出抵抗５の電圧Ｖa が零になるので、トランジスタ２６は再びオ フに戻る。ｔ3 時点で図２の（Ａ）に示す方形波パルスが高レベル状態（第２の 状態）から低レベル状態（第１の状態）に立下ると、図２の（Ｆ）に示すように ラッチ回路１５がリセットされる。ｔ4 時点で方形波パルスが低レベル（第１の 状態）から高レベル（第２の状態）に転換すると再び同一の動作が繰返される。 なお、ＦＥＴ４の最大オン時間幅は図２の（Ａ）の方形波パルスの幅と同一で ある。従って、方形波パルスのデューティ比を変えると、ＦＥＴ４の最大オン時 間幅が変化する。

【００１８】

【変形例】

本考案は上述の実施例に限定されるものでなく、例えば次の変形が可能なもの である。 （１） ＡＮＤゲート１６の代りに、ＮＡＮＤゲート、ＯＲゲート、ＮＯＲゲ ート、ＥＸ−ＯＲゲート、ＥＸ−ＮＯＲゲート等の１つ又は複数又はこれ等とＡ ＮＤゲートの組み合せを使用した論理回路とすることができる。 （２） ラッチ回路１５をＲＳ−フリップフロップ以外のＤフリップフロップ 、Ｊ−Ｋフリップフロップ、トリガフリップフロップ等で構成することができる 。 （３）フォワード方式のスイッチングレギュレータ、プッシュプル方式のイ ンバータ回路、ブリッジ方式のインバータ回路、又はトランスの１次巻線の両側 にスイッチング素子を接続し、同時にオン・オフする形式のスイッチングレギュ レータにも本考案を適用することができる。

【００１９】

【考案の効果】

上述から明らかなように本考案によればコンパレータよりも安価な論理回路に よってスイッチング素子の制御信号を形成してコストの低減を図ることができる

【提出日】平成４年１０月２９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】

【考案の効果】

上述から明らかなように本考案によればコンパレータよりも安価な論理回路に よってスイッチング素子の制御信号を形成してコストの低減を図ることができる 。

【図面の簡単な説明】

【図１】本考案の実施例に係わるスイッチングレギュレ
ータを示す回路図である。

【図２】図１の各部の状態を示す波形図である。

【符号の説明】

１ 直流電源 ２ トランス ３ １次巻線 ４ ＦＥＴ ５ 電流検出抵抗 １２ 電圧制御回路 １３ 方形波発振器 １４ オフ時点決定回路、 １５ ラッチ回路 １６ ＡＮＤゲート

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月２９日

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】本考案の実施例に係わるスイッチングレギュレ
ータを示す回路図である。

【図２】図１の各部の状態を示す波形図である。

【符号の説明】 １ 直流電源 ２ トランス ３ １次巻線 ４ ＦＥＴ ５ 電流検出抵抗 １２ 電圧制御回路 １３ 方形波発振器 １４ オフ時点決定回路、 １５ ラッチ回路 １６ ＡＮＤゲート

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 直流電源と、 トランスを含む出力回路と、 前記トランスを前記直流電源に断続的に接続するために
   前記トランスに直列に接続されたスイッチング素子と、 前記出力回路から安定化した出力電圧を得るために前記
   スイッチング素子を断続制御する制御回路とを備えたス
   イッチング電源装置において、前記制御回路が、 一定周期で方形波パルスを発生する方形波発振器と、 前記出力回路の出力電圧に基づいて変化する電圧制御信
   号を発生する電圧制御回路と、 前記スイッチング素子に流れる電流を検出する電流検出
   器と、 前記電流検出器の出力と前記電圧制御回路の出力に基づ
   いて前記スイッチング素子のターンオフ時点を決定する
   オフ時点決定回路と、 前記方形波発振器から発生した方形波パルスの前縁又は
   後縁に応答して第１の出力電圧状態から第２の出力電圧
   状態に転換し、前記オフ時点決定回路から発生したオフ
   時点を示す信号に応答して第２の出力電圧状態から第１
   の出力電圧状態に転換するラッチ回路と、 前記方形波発振器から発生した方形波パルスと前記ラッ
   チ回路の出力との論理出力に基づいて前記スイッチング
   素子の制御信号を制御する論理回路とから成ることを特
   徴とするスイッチング電源装置。