JPH0555836A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0555836A JPH0555836A JP20928891A JP20928891A JPH0555836A JP H0555836 A JPH0555836 A JP H0555836A JP 20928891 A JP20928891 A JP 20928891A JP 20928891 A JP20928891 A JP 20928891A JP H0555836 A JPH0555836 A JP H0555836A
- Authority
- JP
- Japan
- Prior art keywords
- transconductor
- current
- terminal
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、差動出力タイプの高利得増幅器や
プッシュプル構成の多段増幅器の初段あるいは中間段に
用いて好適な増幅回路を提供することを目的とする。 【構成】 複数段で構成される増幅器１において、少な
くとも初段或いは中間段を構成する増幅段２は、入力信
号の電位変化を差動の電流変化に変換するトランスコン
ダクター２ａと、前記トランスコンダクター２ａの各々
の出力に接続される（１／ｇm3）の値を持つ負荷２ｂ及
び２ｃと、前記トランスコンダクター２ａの差動出力を
入力とし正帰還ループを形成するように前記トランスコ
ンダクター２ａの差動出力に接続されたｇm2のトランス
コンダクタンスを持つ差動入力差動出力のトランスコン
ダクター２ｄにより構成される。
プッシュプル構成の多段増幅器の初段あるいは中間段に
用いて好適な増幅回路を提供することを目的とする。 【構成】 複数段で構成される増幅器１において、少な
くとも初段或いは中間段を構成する増幅段２は、入力信
号の電位変化を差動の電流変化に変換するトランスコン
ダクター２ａと、前記トランスコンダクター２ａの各々
の出力に接続される（１／ｇm3）の値を持つ負荷２ｂ及
び２ｃと、前記トランスコンダクター２ａの差動出力を
入力とし正帰還ループを形成するように前記トランスコ
ンダクター２ａの差動出力に接続されたｇm2のトランス
コンダクタンスを持つ差動入力差動出力のトランスコン
ダクター２ｄにより構成される。
Description
【０００１】
【産業上の利用分野】本発明は、高利得の増幅器に関す
る。
る。
【０００２】
【従来の技術】従来差動出力タイプの増幅器は、Sudhir
M. Mallyaらが、“Design Procedu-res for a Fully D
ifferential Folded-Dascode CMOS Operational Amplif
ier”、IEEE JSSC Vol.24, Dec, 1989 のFig. 1（第１
の従来例）に示しているように、１段構成をしており、
高利得を実現するために負荷のトランジスタをカスコー
ド接続の構成にしている。この時、カスコード接続して
いるトランジスタのゲート電位を発生させるバイアス回
路が必要となるだけでなく、最大出力振幅が小さくなる
という欠点を有していた。最大出力振幅は、Rinaldo Ca
stelloらが、“A High-Perrormance Micropower Switch
ed- Capacitor Filter”、IEEE JSSCVol.20, Dec, 1985
のFig. 7及びFig. 8（第２の従来例）で説明している
ようなダイナミック・バイアスの手法を用いて改善され
るが、回路規模が大きくなるという欠点があった。
M. Mallyaらが、“Design Procedu-res for a Fully D
ifferential Folded-Dascode CMOS Operational Amplif
ier”、IEEE JSSC Vol.24, Dec, 1989 のFig. 1（第１
の従来例）に示しているように、１段構成をしており、
高利得を実現するために負荷のトランジスタをカスコー
ド接続の構成にしている。この時、カスコード接続して
いるトランジスタのゲート電位を発生させるバイアス回
路が必要となるだけでなく、最大出力振幅が小さくなる
という欠点を有していた。最大出力振幅は、Rinaldo Ca
stelloらが、“A High-Perrormance Micropower Switch
ed- Capacitor Filter”、IEEE JSSCVol.20, Dec, 1985
のFig. 7及びFig. 8（第２の従来例）で説明している
ようなダイナミック・バイアスの手法を用いて改善され
るが、回路規模が大きくなるという欠点があった。
【０００３】また、従来の２段構成の増幅器は、駆動能
力を上げるために、John A. Fisherが、“A High-Perfo
rmance CMOS Power Amplifier ”、IEEE JSSC Vol.20,D
ec, 1985 のFig. 2（ａ）で説明しているようなＡＢ級
ソース・フォロワを２段目（出力段）に一般的に用いて
いるが、最大出力振幅が小さくなるという欠点があっ
た。これを避けるために、USP4383223のFig. 2（第３の
従来例）に示されるような、プッシュプル構成が提案さ
れている。しかしながら、第３の従来例の回路では、入
力から、第１の出力トランジスタ１８までの経路は２段
構成であるが、入力から、第２のトランジスタ１６まで
の経路は１段構成であり、完全なプッシュプル構成とは
なっていない。
力を上げるために、John A. Fisherが、“A High-Perfo
rmance CMOS Power Amplifier ”、IEEE JSSC Vol.20,D
ec, 1985 のFig. 2（ａ）で説明しているようなＡＢ級
ソース・フォロワを２段目（出力段）に一般的に用いて
いるが、最大出力振幅が小さくなるという欠点があっ
た。これを避けるために、USP4383223のFig. 2（第３の
従来例）に示されるような、プッシュプル構成が提案さ
れている。しかしながら、第３の従来例の回路では、入
力から、第１の出力トランジスタ１８までの経路は２段
構成であるが、入力から、第２のトランジスタ１６まで
の経路は１段構成であり、完全なプッシュプル構成とは
なっていない。
【０００４】
【発明が解決しようとする課題】以上述べたように、従
来の差動出力タイプの高利得増幅器やプッシュプル構成
の増幅器に適した初段或いは中間段に用いて好適な増幅
回路は無く、所望の利得や出力振幅を得るためには回路
規模が大きくなったり、また、疑似的なプッシュプル構
成となっていた。
来の差動出力タイプの高利得増幅器やプッシュプル構成
の増幅器に適した初段或いは中間段に用いて好適な増幅
回路は無く、所望の利得や出力振幅を得るためには回路
規模が大きくなったり、また、疑似的なプッシュプル構
成となっていた。
【０００５】よって、本発明は差動出力型の高利得増幅
器やプッシュプル増幅器の初段或いは中間段に適した増
幅回路を提供することを目的とする。
器やプッシュプル増幅器の初段或いは中間段に適した増
幅回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明の増幅器は、入力電圧信号のレベルに応じてレベ
ルが相補的に変化する一対の電流出力を正及び負出力端
子から出力するｇm1のトランスコンダクタンスを有する
第１トランスコンダクタ２ａと、上記第１トランスコン
ダクタの正及び負出力端子と接地間に夫々接続された
（１／ｇm3）の値を有する第１及び第２負荷２ｂ，２ｃ
と、一対の入力端子が上記記第１トランスコンダクタの
正及び負出力端子に夫々接続されて入力端子間の電圧差
に応じてレベルが相補的に変化する一対の電流出力を発
生するｇm2のトランスコンダクタンスを持つ第２トラン
スコンダクタ２ｄと、上記第２トランスコンダクタの一
対の電流出力の各々を上記第２トランスコンダクタの一
対の入力端子の各々に同相で帰還する正帰還ループとを
備えることを特徴とする。
本発明の増幅器は、入力電圧信号のレベルに応じてレベ
ルが相補的に変化する一対の電流出力を正及び負出力端
子から出力するｇm1のトランスコンダクタンスを有する
第１トランスコンダクタ２ａと、上記第１トランスコン
ダクタの正及び負出力端子と接地間に夫々接続された
（１／ｇm3）の値を有する第１及び第２負荷２ｂ，２ｃ
と、一対の入力端子が上記記第１トランスコンダクタの
正及び負出力端子に夫々接続されて入力端子間の電圧差
に応じてレベルが相補的に変化する一対の電流出力を発
生するｇm2のトランスコンダクタンスを持つ第２トラン
スコンダクタ２ｄと、上記第２トランスコンダクタの一
対の電流出力の各々を上記第２トランスコンダクタの一
対の入力端子の各々に同相で帰還する正帰還ループとを
備えることを特徴とする。
【０００７】
【作用】本発明によると、トランスコンダクタ２ｄは正
帰還のループを形成し、トランスコンダクタ２ａのトラ
ンスコンダクタンスをｇm1とすると、トランスコンダク
タ２ａの入力からトランスコンダクタ２ｄの出力に至る
ｄｃの伝達特性は±ｇm1／（ｇm2−ｇm3）となる。この
（ｇm2−ｇm3）を制御することにより、所望利得の差動
出力が得られる。よって、各差動出力端に出力段を付加
することにより回路規模を著しく増大させることなく容
易に差動出力タイプの高利得増幅器を構成することがで
きる。また、一方の出力を反転及びレベルシフトしてＰ
チャネルＦＥＴＰ１のゲートに、他方の出力をＮチャネ
ルＦＥＴ Ｎ１のゲートに接続し、Ｐ１とＮ１のドレイ
ン同士を接続して簡単にプッシュプル構成を実現でき
る。
帰還のループを形成し、トランスコンダクタ２ａのトラ
ンスコンダクタンスをｇm1とすると、トランスコンダク
タ２ａの入力からトランスコンダクタ２ｄの出力に至る
ｄｃの伝達特性は±ｇm1／（ｇm2−ｇm3）となる。この
（ｇm2−ｇm3）を制御することにより、所望利得の差動
出力が得られる。よって、各差動出力端に出力段を付加
することにより回路規模を著しく増大させることなく容
易に差動出力タイプの高利得増幅器を構成することがで
きる。また、一方の出力を反転及びレベルシフトしてＰ
チャネルＦＥＴＰ１のゲートに、他方の出力をＮチャネ
ルＦＥＴ Ｎ１のゲートに接続し、Ｐ１とＮ１のドレイ
ン同士を接続して簡単にプッシュプル構成を実現でき
る。
【０００８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明に係る差動出力型の高利得増幅器
のブロック図を示しており、多段増幅器の例えば初段を
構成する増幅段２は、トランスコンダクタ２ａ及び２
ｄ、負荷２ｂ及び２ｃによって構成される。各トランス
コンダクタは、供給される差動入力信号の電位変化を差
動の電流変化に変換する電圧信号−電流信号変換器であ
り、例えば電流出力型差動増幅器によって構成される。
トランスコンダクタ２ａの正及び負入力端子間には入力
信号Ｖin- 及びＶin+ による差動入力信号が供給され
る。トランスコンダクタ２ａの正及び負出力端子には
（１／ｇm3）の値を持つ負荷２ｂ及び２ｃが夫々接続さ
れる。トランスコンダクタ２ａの正出力端子にはトラン
スコンダクタ２ｄの負入力端子及び負出力端子が接続さ
れる。トランスコンダクタ２ａの負出力端子にはトラン
スコンダクタ２ｄの正入力端子及び正出力端子が接続さ
れる。従って、トランスコンダクタ２ｄはトランスコン
ダクタ２ａの差動出力を入力とする正帰還ループを形成
する。また、トランスコンダクタ２ａの正及び負出力端
子は増幅器２の出力端子となり、次段の出力増幅器３ａ
及び３ｂが夫々接続される。 かかる構成において、ト
ランスコンダクタ２ａのトランスコンダクタンスを
ｇm1、トランスコンダクタ２ｄのトランスコンダクタン
スをｇm2とすると、増幅器２のｄｃの伝達特性は後述す
るように±ｇm1／（ｇm2−ｇm3）として表される。よっ
て、（ｇm2−ｇm3）を制御することによって所望の利得
の差動出力が得られる。
する。図１は、本発明に係る差動出力型の高利得増幅器
のブロック図を示しており、多段増幅器の例えば初段を
構成する増幅段２は、トランスコンダクタ２ａ及び２
ｄ、負荷２ｂ及び２ｃによって構成される。各トランス
コンダクタは、供給される差動入力信号の電位変化を差
動の電流変化に変換する電圧信号−電流信号変換器であ
り、例えば電流出力型差動増幅器によって構成される。
トランスコンダクタ２ａの正及び負入力端子間には入力
信号Ｖin- 及びＶin+ による差動入力信号が供給され
る。トランスコンダクタ２ａの正及び負出力端子には
（１／ｇm3）の値を持つ負荷２ｂ及び２ｃが夫々接続さ
れる。トランスコンダクタ２ａの正出力端子にはトラン
スコンダクタ２ｄの負入力端子及び負出力端子が接続さ
れる。トランスコンダクタ２ａの負出力端子にはトラン
スコンダクタ２ｄの正入力端子及び正出力端子が接続さ
れる。従って、トランスコンダクタ２ｄはトランスコン
ダクタ２ａの差動出力を入力とする正帰還ループを形成
する。また、トランスコンダクタ２ａの正及び負出力端
子は増幅器２の出力端子となり、次段の出力増幅器３ａ
及び３ｂが夫々接続される。 かかる構成において、ト
ランスコンダクタ２ａのトランスコンダクタンスを
ｇm1、トランスコンダクタ２ｄのトランスコンダクタン
スをｇm2とすると、増幅器２のｄｃの伝達特性は後述す
るように±ｇm1／（ｇm2−ｇm3）として表される。よっ
て、（ｇm2−ｇm3）を制御することによって所望の利得
の差動出力が得られる。
【０００９】トランスコンダクタ２ａの両出力に寄生の
コンダクタンスｇ0があるときは、ｄｃの伝達特性は±
ｇm1／（ｇm2−ｇm3−ｇ0 ）となるが、同様に（ｇm2−
ｇm3）を制御することにより、利得の調節が可能であ
る。この時はｇm2＝ｇm3で利得が最大となる。よって、
出力増幅段３ａ及び３ｂを介して増幅段２の差動出力を
取り出すことにより、回路規模を著しく増大させること
なく、また、カスコード接続を用いないので出力振幅を
大きくとれる差動出力タイプの高利得増幅器を構成する
ことが出来る。
コンダクタンスｇ0があるときは、ｄｃの伝達特性は±
ｇm1／（ｇm2−ｇm3−ｇ0 ）となるが、同様に（ｇm2−
ｇm3）を制御することにより、利得の調節が可能であ
る。この時はｇm2＝ｇm3で利得が最大となる。よって、
出力増幅段３ａ及び３ｂを介して増幅段２の差動出力を
取り出すことにより、回路規模を著しく増大させること
なく、また、カスコード接続を用いないので出力振幅を
大きくとれる差動出力タイプの高利得増幅器を構成する
ことが出来る。
【００１０】図２は、増幅器２の等価回路を示してお
り、例えば、“Analysis and Designof Analog Integra
ted Circuits"の第3.4.4 章で紹介されているHalfCircu
it Conceptを用いて導出される。図２において、ｖidは
差動入力（＝Ｖin+ −Ｖin- ）、ｖodを差動出力とする
と、 （ｖod／2)＝{(−ｖidｇm1／2)＋( ｖidｇm2／2)} ／(
ｇm3＋ｇ0 ）が成立し、ｄｃゲインは、 ｖod／ｖid＝−ｇm1／（ｇm3−ｇm2＋ｇ0 ） により
求められる。よって、コンダクタンスｇ0 がないときｄ
ｃゲインは、−ｇm1／（ｇm3−ｇm2）となり、ｇm2＝ｇ
m3のとき、ゲインは−ｇm1／ｇ0 で最大になる。
り、例えば、“Analysis and Designof Analog Integra
ted Circuits"の第3.4.4 章で紹介されているHalfCircu
it Conceptを用いて導出される。図２において、ｖidは
差動入力（＝Ｖin+ −Ｖin- ）、ｖodを差動出力とする
と、 （ｖod／2)＝{(−ｖidｇm1／2)＋( ｖidｇm2／2)} ／(
ｇm3＋ｇ0 ）が成立し、ｄｃゲインは、 ｖod／ｖid＝−ｇm1／（ｇm3−ｇm2＋ｇ0 ） により
求められる。よって、コンダクタンスｇ0 がないときｄ
ｃゲインは、−ｇm1／（ｇm3−ｇm2）となり、ｇm2＝ｇ
m3のとき、ゲインは−ｇm1／ｇ0 で最大になる。
【００１１】図３は、図１に示した実施例の具体例であ
る。同図において電流源ｉ1 とトランジスタＭ1 及びＭ
2 はトランスコンダクタ２ａを構成し、ゲート・ドレイ
ン間を接続したトランジスタＭ3 ，Ｍ4 は各々（１／ｇ
m3）の値を持つ負荷２ｂ及び２ｃを構成している。トラ
ンジスタＭ５及びＭ６と電流源ｉ2,ｉ4a, ｉ4bはトラン
スコンダクタ２ｄを構成している。トランジスタＭ8 と
電流源ｉ3aは出力段３ａを構成し、トランジスタＭ7 と
電流源ｉ3bは出力段３ｂを構成している。トランジスタ
Ｍ7 のゲート・ドレイン間に接続されたコンデンサＣc1
及びトランジスタＭ8 のゲート・ドレイン間に接続され
たコンデンサＣc2はいずれも位相補償用のコンデンサで
ある。
る。同図において電流源ｉ1 とトランジスタＭ1 及びＭ
2 はトランスコンダクタ２ａを構成し、ゲート・ドレイ
ン間を接続したトランジスタＭ3 ，Ｍ4 は各々（１／ｇ
m3）の値を持つ負荷２ｂ及び２ｃを構成している。トラ
ンジスタＭ５及びＭ６と電流源ｉ2,ｉ4a, ｉ4bはトラン
スコンダクタ２ｄを構成している。トランジスタＭ8 と
電流源ｉ3aは出力段３ａを構成し、トランジスタＭ7 と
電流源ｉ3bは出力段３ｂを構成している。トランジスタ
Ｍ7 のゲート・ドレイン間に接続されたコンデンサＣc1
及びトランジスタＭ8 のゲート・ドレイン間に接続され
たコンデンサＣc2はいずれも位相補償用のコンデンサで
ある。
【００１２】このように図１で説明した通り、回路規模
を著しく増大させることなく容易に差動出力タイプの高
利得増幅器を構成することができる。また、出力段３ａ
あるいは３ｂのどちらかを省いて単一出力の増幅器とし
て用いることもできる。また、トランスコンダクタ２ｄ
の電流源ｉ4a，ｉ4bは省略することが可能である。
を著しく増大させることなく容易に差動出力タイプの高
利得増幅器を構成することができる。また、出力段３ａ
あるいは３ｂのどちらかを省いて単一出力の増幅器とし
て用いることもできる。また、トランスコンダクタ２ｄ
の電流源ｉ4a，ｉ4bは省略することが可能である。
【００１３】更に、負荷２ｂ及び２ｃのコンダクタンス
ｇm3は、夫々トランジスタＭ3 及びＭ4 のｇm であり、
トランジスタのチャネルの幅Ｗと長さＬの比であるＷ／
Ｌと入力Ｖin- とＶin+とがバランスしたときにトラン
ジスタＭ3 及びＭ4 に流れる電流で決定される。トラン
スコンダクタ２ｄのコンダクタンスｇm2はトランジスタ
Ｍ5 及びＭ6 のコンダクタンスｇm で、Ｗ／Ｌとトラン
ジスタＭ5 及びＭ6 に流れる電流で決定されるので、ｇ
m3とｇm2の制御は容易になされる。
ｇm3は、夫々トランジスタＭ3 及びＭ4 のｇm であり、
トランジスタのチャネルの幅Ｗと長さＬの比であるＷ／
Ｌと入力Ｖin- とＶin+とがバランスしたときにトラン
ジスタＭ3 及びＭ4 に流れる電流で決定される。トラン
スコンダクタ２ｄのコンダクタンスｇm2はトランジスタ
Ｍ5 及びＭ6 のコンダクタンスｇm で、Ｗ／Ｌとトラン
ジスタＭ5 及びＭ6 に流れる電流で決定されるので、ｇ
m3とｇm2の制御は容易になされる。
【００１４】図３の実施例では、トランスコンダクタ２
ａを構成しているトランジスタＭ1及びＭ2 のドレイン
に付加する出力コンダクタンスや、トランスコンダクタ
２ｄを構成しているトランジスタＭ５及びＭ６のドレイ
ンに付加する出力コンダクタンスがあるので、ｇm2＝ｇ
m3の時に、図１で説明した通り利得は最大となる。
ａを構成しているトランジスタＭ1及びＭ2 のドレイン
に付加する出力コンダクタンスや、トランスコンダクタ
２ｄを構成しているトランジスタＭ５及びＭ６のドレイ
ンに付加する出力コンダクタンスがあるので、ｇm2＝ｇ
m3の時に、図１で説明した通り利得は最大となる。
【００１５】図４の実施例は、負荷２ｂ及び２ｃを構成
しているトランジスタＭ3 、Ｍ4 をＰチャネルＦＥＴで
構成した変形例であり、図３に示された実施例と同様の
効果が得られる。
しているトランジスタＭ3 、Ｍ4 をＰチャネルＦＥＴで
構成した変形例であり、図３に示された実施例と同様の
効果が得られる。
【００１６】図５は、本発明の増幅器をプッシュプル構
成に適用した例を示している。図５において、２つの入
力端子から増幅段２の２つの出力端子に至る２つの信号
経路の利得は等しく、位相は１８０度異なっている。増
幅段２の一方の出力を反転レベルシフト手段３ｃを介し
てトランジスタＰ1 のゲートに接続し、増幅段２の他方
の出力をトランジスタＮ1 のゲートに接続し、トランジ
スタＰ1 及びＮ1 のドレイン同士を接続し、また、トラ
ンジスタＰ1 及びＮ1 のソースを各々電源Ｖdd及びＶss
に接続することにより、入力端子からＮ1 のドレイン
（出力端子）までの経路も、入力端子からＰ1 のドレイ
ン（出力端子）までの経路も共に２段構成となりプッシ
ュプル構成を容易に実現できる。
成に適用した例を示している。図５において、２つの入
力端子から増幅段２の２つの出力端子に至る２つの信号
経路の利得は等しく、位相は１８０度異なっている。増
幅段２の一方の出力を反転レベルシフト手段３ｃを介し
てトランジスタＰ1 のゲートに接続し、増幅段２の他方
の出力をトランジスタＮ1 のゲートに接続し、トランジ
スタＰ1 及びＮ1 のドレイン同士を接続し、また、トラ
ンジスタＰ1 及びＮ1 のソースを各々電源Ｖdd及びＶss
に接続することにより、入力端子からＮ1 のドレイン
（出力端子）までの経路も、入力端子からＰ1 のドレイ
ン（出力端子）までの経路も共に２段構成となりプッシ
ュプル構成を容易に実現できる。
【００１７】図６に図５で示した実施例の具体例を示
す。図３で説明したように、トランジスタＭ1 〜Ｍ6 及
び電流源ｉ1,ｉ2,ｉ4a及びｉ4bで増幅段２を構成してい
る。トランジスタＭ3c1 とＭ3c2 は反転レベルシフト手
段３ｃを構成しており、トランジスタＰ1 とＮ1 はプッ
シュプルの出力段を構成している。コンデンサＣc3は位
相補償用コンデンサである。
す。図３で説明したように、トランジスタＭ1 〜Ｍ6 及
び電流源ｉ1,ｉ2,ｉ4a及びｉ4bで増幅段２を構成してい
る。トランジスタＭ3c1 とＭ3c2 は反転レベルシフト手
段３ｃを構成しており、トランジスタＰ1 とＮ1 はプッ
シュプルの出力段を構成している。コンデンサＣc3は位
相補償用コンデンサである。
【００１８】ここで、電流源ｉ1 ，ｉ2 ，ｉ4a及びｉ4b
により供給される電流Ｉ1 ，Ｉ2 ，Ｉ4a及びＩ4bを、 Ｉ2 ／２＝Ｉ4a＝Ｉ4b と設定し、また、トランジスタＭ1 〜Ｍ6 （Ｗ／Ｌ）M1＝（Ｗ／Ｌ）M2 （Ｗ／Ｌ）M3＝（Ｗ／Ｌ）M4 （Ｗ／Ｌ）M5＝（Ｗ／Ｌ）M6 で、更に、 ［(W/L) M3c1＊(W/L) P1/(W/L)M3/(W/L)M3c2］＝［(W/L) N1/(W/L)M4］ であるので、Ｖin- ＝Ｖin+ の時は、トランジスタＭ5
，Ｍ6 にはＩ2 ／２の等しい電流が流れて電流源ｉ4a
及びｉ4bに吸入され、トランジスタＭ1 〜Ｍ4 にはＩ1
／２の等しい電流が流れるので、出力トランジスタＮ1
及びＰ1 には、 ［（Ｗ／Ｌ）N1／（Ｗ／Ｌ）M4］＊Ｉ1 ／２ なる電流が流れている。
により供給される電流Ｉ1 ，Ｉ2 ，Ｉ4a及びＩ4bを、 Ｉ2 ／２＝Ｉ4a＝Ｉ4b と設定し、また、トランジスタＭ1 〜Ｍ6 （Ｗ／Ｌ）M1＝（Ｗ／Ｌ）M2 （Ｗ／Ｌ）M3＝（Ｗ／Ｌ）M4 （Ｗ／Ｌ）M5＝（Ｗ／Ｌ）M6 で、更に、 ［(W/L) M3c1＊(W/L) P1/(W/L)M3/(W/L)M3c2］＝［(W/L) N1/(W/L)M4］ であるので、Ｖin- ＝Ｖin+ の時は、トランジスタＭ5
，Ｍ6 にはＩ2 ／２の等しい電流が流れて電流源ｉ4a
及びｉ4bに吸入され、トランジスタＭ1 〜Ｍ4 にはＩ1
／２の等しい電流が流れるので、出力トランジスタＮ1
及びＰ1 には、 ［（Ｗ／Ｌ）N1／（Ｗ／Ｌ）M4］＊Ｉ1 ／２ なる電流が流れている。
【００１９】Ｖin- ＞＞Ｖin+ のときは、電流源ｉ1 か
らの電流Ｉ1 は全てトランジスタＭ2 側に流れ、このと
きトランジスタＭ5 のゲート電位がトランジスタＭ6 の
ゲート電位より低いので、トランジスタＭ4 には、Ｉ1
＋Ｉ2 ／２の電流が流れ、トランジスタＭ3 には電流は
流れない。トランジスタＭ3 とカレントミラーの関係に
あるトランジスタＭ5 にも電流は流れず、トランジスタ
Ｐ1 には電流は流れない。一方、トランジスタＮ1 には
［（Ｗ／Ｌ）N1／（Ｗ／Ｌ）M4］＊（Ｉ1 ＋Ｉ2／２）
の電流の電流が流れる。これはＶin- ＝Ｖin＋であると
きの２倍以上の電流値である。
らの電流Ｉ1 は全てトランジスタＭ2 側に流れ、このと
きトランジスタＭ5 のゲート電位がトランジスタＭ6 の
ゲート電位より低いので、トランジスタＭ4 には、Ｉ1
＋Ｉ2 ／２の電流が流れ、トランジスタＭ3 には電流は
流れない。トランジスタＭ3 とカレントミラーの関係に
あるトランジスタＭ5 にも電流は流れず、トランジスタ
Ｐ1 には電流は流れない。一方、トランジスタＮ1 には
［（Ｗ／Ｌ）N1／（Ｗ／Ｌ）M4］＊（Ｉ1 ＋Ｉ2／２）
の電流の電流が流れる。これはＶin- ＝Ｖin＋であると
きの２倍以上の電流値である。
【００２０】同様に、Ｖin- ＜＜Ｖin+ のときは、トラ
ンジスタＮ1 には電流は流れず、トランジスタＰ1 には （Ｗ／Ｌ）M3c1＊（Ｗ／Ｌ）P1／（Ｗ／Ｌ）M3／（Ｗ
Ｌ）M3c2＊ (Ｉ1 ＋Ｉ2 ／２) の電流とＶin- ＝Ｖin+
のときの２倍以上の電流が流れる。トランスコンダクタ
２ｄの無い、すなわち、トランジスタＭ5 及びＭ6 と電
流源ｉ2 ，ｉ4a及びｉ4bの無い従来の１段構成の増幅器
の場合は、Ｖin- ＜＜Ｖin+ のとき、或いはＶin- ＞＞
Ｖin+ のときに、トランジスタＰ1 あるいはＮ1 に流れ
る電流はＶin- ＝Ｖin+ のときの２倍なので、本実施例
によると利得が増大するだけでなく駆動能力も増大でき
るという利点もある。
ンジスタＮ1 には電流は流れず、トランジスタＰ1 には （Ｗ／Ｌ）M3c1＊（Ｗ／Ｌ）P1／（Ｗ／Ｌ）M3／（Ｗ
Ｌ）M3c2＊ (Ｉ1 ＋Ｉ2 ／２) の電流とＶin- ＝Ｖin+
のときの２倍以上の電流が流れる。トランスコンダクタ
２ｄの無い、すなわち、トランジスタＭ5 及びＭ6 と電
流源ｉ2 ，ｉ4a及びｉ4bの無い従来の１段構成の増幅器
の場合は、Ｖin- ＜＜Ｖin+ のとき、或いはＶin- ＞＞
Ｖin+ のときに、トランジスタＰ1 あるいはＮ1 に流れ
る電流はＶin- ＝Ｖin+ のときの２倍なので、本実施例
によると利得が増大するだけでなく駆動能力も増大でき
るという利点もある。
【００２１】また、Ｖin- ＝Ｖin+ のときに、トランジ
スタＰ1 あるいはＮ1 に流れる電流が多くなるが、電流
源ｉ4a及びｉ4bは、 (Ｉ2 ／２) ＞＞Ｉ4a＝Ｉ4bとして
良い。また、電流源ｉ4a及びｉ4bは省略することが可能
である。
スタＰ1 あるいはＮ1 に流れる電流が多くなるが、電流
源ｉ4a及びｉ4bは、 (Ｉ2 ／２) ＞＞Ｉ4a＝Ｉ4bとして
良い。また、電流源ｉ4a及びｉ4bは省略することが可能
である。
【００２２】図７は、フォールディッド・カスコード構
成の増幅器に本発明を適用した例を示す。図７におい
て、ゲートが接地されているトランジスタＭ3 ，Ｍ4 の
入力インピーダンスが負荷２ａ，２ｂに対応している。
こうした場合は、出力振幅に関しては改善できないが、
増幅段が２段構成となるので、より高利得が得られる。
また、図６で説明したように、 （Ｉ1 ＋Ｉ2)／２＝Ｉ5a＝Ｉ5b と電流源を設定することにより、駆動能力の増大を可能
とする。図７に示すように、ゲート・ドレイン同士を接
続したトランジスタＭＮＬ1 ，ＭＮＬ2をトランジスタ
Ｍ3 及びＭ4 のソース間に差動振幅制限用に接続するこ
とにより動作点のより一層の安定化を図ることもでき
る。
成の増幅器に本発明を適用した例を示す。図７におい
て、ゲートが接地されているトランジスタＭ3 ，Ｍ4 の
入力インピーダンスが負荷２ａ，２ｂに対応している。
こうした場合は、出力振幅に関しては改善できないが、
増幅段が２段構成となるので、より高利得が得られる。
また、図６で説明したように、 （Ｉ1 ＋Ｉ2)／２＝Ｉ5a＝Ｉ5b と電流源を設定することにより、駆動能力の増大を可能
とする。図７に示すように、ゲート・ドレイン同士を接
続したトランジスタＭＮＬ1 ，ＭＮＬ2をトランジスタ
Ｍ3 及びＭ4 のソース間に差動振幅制限用に接続するこ
とにより動作点のより一層の安定化を図ることもでき
る。
【００２３】図８に他の増幅器の例を示す。これは、Ri
naldo Casterllo 等が提案した、“A High-Performance
Micropower Switched-Capacitor Filter",IEEE JSSC V
ol.20,Dec.1985 のFig.４に示されるＡＢ級増幅器に本
発明を適用した例である。増幅回路の基本的な動作は上
記文献に述べられている通りである。トランジスタＭＮ
1 、ＭＮ2 、ＭＰ1 、ＭＰ2 はトランスコンダクタ２ａ
を構成しおり、電流の流出方向と電流の吸込方向の両方
向について、差動出力を有している。トランジスタＭＮ
Ｂ1 、ＭＮＢ2 、ＭＰＢ1 及びＭＰＢ2 と電流源ｉB1及
びｉB2はレベルシフト回路を形成する。このレベルシフ
ト回路はトランスコンダクタ２ａのトランジスタＭＮ1
及びＭＮ2 のゲートに入力される差動入力電圧をダイオ
ード２個相当のレベルシフトを行ってトランジスタＭＰ
1 及びＭＰ2 のゲートに与える。トランジスタＭＰ3 と
ＭＰ4 はトランスコンダクタ２ａの電流の吸込方向の差
動出力側の負荷であり、トランジスタＭＮ3 とＭＮ4 は
電流の流出方向の差動出力側の負荷である。トランジス
タＭＰ3 とＭＰ5 は第１電流ミラー回路、トランジスタ
ＭＰ4 とＭＰ6 は第２電流ミラー回路、トランジスタＭ
Ｎ3 とＭＮ5 は第３電流ミラー回路、トランジスタＭＮ
4 とＭＮ6 は第４電流ミラー回路を構成する。第１及び
第３電流ミラー回路の出力差はトランスコンダクタ２ａ
のＭＰ2 出力端子に正帰還される。第２及び第４電流ミ
ラー回路の出力差はトランスコンダクタ２ａのＭＰ1 出
力端子に正帰還される。この結果、第１〜第４電流ミラ
ー回路は帰還回路としてトランスコンダクタ２ｄと同様
の機能を果たす。コンデンサＣc1は位相補償用である。
naldo Casterllo 等が提案した、“A High-Performance
Micropower Switched-Capacitor Filter",IEEE JSSC V
ol.20,Dec.1985 のFig.４に示されるＡＢ級増幅器に本
発明を適用した例である。増幅回路の基本的な動作は上
記文献に述べられている通りである。トランジスタＭＮ
1 、ＭＮ2 、ＭＰ1 、ＭＰ2 はトランスコンダクタ２ａ
を構成しおり、電流の流出方向と電流の吸込方向の両方
向について、差動出力を有している。トランジスタＭＮ
Ｂ1 、ＭＮＢ2 、ＭＰＢ1 及びＭＰＢ2 と電流源ｉB1及
びｉB2はレベルシフト回路を形成する。このレベルシフ
ト回路はトランスコンダクタ２ａのトランジスタＭＮ1
及びＭＮ2 のゲートに入力される差動入力電圧をダイオ
ード２個相当のレベルシフトを行ってトランジスタＭＰ
1 及びＭＰ2 のゲートに与える。トランジスタＭＰ3 と
ＭＰ4 はトランスコンダクタ２ａの電流の吸込方向の差
動出力側の負荷であり、トランジスタＭＮ3 とＭＮ4 は
電流の流出方向の差動出力側の負荷である。トランジス
タＭＰ3 とＭＰ5 は第１電流ミラー回路、トランジスタ
ＭＰ4 とＭＰ6 は第２電流ミラー回路、トランジスタＭ
Ｎ3 とＭＮ5 は第３電流ミラー回路、トランジスタＭＮ
4 とＭＮ6 は第４電流ミラー回路を構成する。第１及び
第３電流ミラー回路の出力差はトランスコンダクタ２ａ
のＭＰ2 出力端子に正帰還される。第２及び第４電流ミ
ラー回路の出力差はトランスコンダクタ２ａのＭＰ1 出
力端子に正帰還される。この結果、第１〜第４電流ミラ
ー回路は帰還回路としてトランスコンダクタ２ｄと同様
の機能を果たす。コンデンサＣc1は位相補償用である。
【００２４】この実施例の場合、図５の反転レベルシフ
ト手段３ｃは必要なく、トランスコンダクタ２ａの電流
の流出方向と電流の吸込方向の両側の出力をトランジス
タＰ1 及びＮ1 のゲートに各々接続すれば良く、前述し
た実施例と同様の効果が得られる。
ト手段３ｃは必要なく、トランスコンダクタ２ａの電流
の流出方向と電流の吸込方向の両側の出力をトランジス
タＰ1 及びＮ1 のゲートに各々接続すれば良く、前述し
た実施例と同様の効果が得られる。
【００２５】図９は、図８に示された実施例において正
帰還用のトランスコンダクタ２ｄ及び２ｅをトランジス
タＭＰ5 とＭＰ6 と、トランスコンダクタ２ａのトラン
ジスタＭＰ1 及びＭＰ2 のゲート入力用のレベルシフト
回路を構成している電流源ｉB1及びｉB2からの電流ＩB1
及びＩB2とを用いて変形した例であり、同様の効果が得
られる。
帰還用のトランスコンダクタ２ｄ及び２ｅをトランジス
タＭＰ5 とＭＰ6 と、トランスコンダクタ２ａのトラン
ジスタＭＰ1 及びＭＰ2 のゲート入力用のレベルシフト
回路を構成している電流源ｉB1及びｉB2からの電流ＩB1
及びＩB2とを用いて変形した例であり、同様の効果が得
られる。
【００２６】なお、上述した各実施例では、ＦＥＴを用
いた構成で説明しているが、バイポーラトランジスタを
用いても同様に構成することができる。
いた構成で説明しているが、バイポーラトランジスタを
用いても同様に構成することができる。
【００２７】
【発明の効果】以上説明したように、多段増幅器の初段
あるいは中間段にトランスコンダクタを用いた正帰還ル
ープを有する増幅段を用いることにより、差動出力タイ
プの高利得増幅器や、プッシュプル構成の増幅器を小さ
な回路規模で実現することが可能となる。
あるいは中間段にトランスコンダクタを用いた正帰還ル
ープを有する増幅段を用いることにより、差動出力タイ
プの高利得増幅器や、プッシュプル構成の増幅器を小さ
な回路規模で実現することが可能となる。
【図１】本発明の実施例を示すブロック図。
【図２】図１の等価回路を示す回路図。
【図３】図１に示された実施例の具体回路を示す回路
図。
図。
【図４】図１に示された実施例の他の具体回路を示す回
路図。
路図。
【図５】本発明をプッシュプル構成の増幅器に適用した
例を示すブロック図。
例を示すブロック図。
【図６】図５に示された実施例の具体例回路を示す回路
図。
図。
【図７】本発明をフォールディド・カスコード構成の増
幅器に適用した例を示す回路図。
幅器に適用した例を示す回路図。
【図８】本発明の他の実施例を示す回路図。
【図９】本発明の他の実施例を示す回路図。
２ 増幅段 ２ａ 増幅段を構成するトランスコンダクタ ２ｂ 増幅段を構成する負荷 ２ｃ 増幅段を構成する負荷 ２ｄ 増幅段を構成する正帰還用のトランスコンダクタ ２ｆ 増幅段に存在する出力コンダクタンス ２ｇ 増幅段に存在する出力コンダクタンス ３ａ 出力段 ３ｂ 出力段 ３ｃ 反転レベルシフト手段 Ｐ1 プッシュプル構成の出力段を構成するＰチャネル
ＦＥＴ Ｎ1 プッシュプル構成の出力段を構成するＮチャネル
ＦＥＴ Ｐ2 プッシュプル構成の出力段を構成するＰチャネル
ＦＥＴ Ｎ2 プッシュプル構成の出力段を構成するＮチャネル
ＦＥＴ Ｖin+ 正入力端子 Ｖin- 負入力端子 Ｖout 出力端子 Ｖout+ 正出力端子 Ｖout- 負出力端子 ＶB バイアス電位
ＦＥＴ Ｎ1 プッシュプル構成の出力段を構成するＮチャネル
ＦＥＴ Ｐ2 プッシュプル構成の出力段を構成するＰチャネル
ＦＥＴ Ｎ2 プッシュプル構成の出力段を構成するＮチャネル
ＦＥＴ Ｖin+ 正入力端子 Ｖin- 負入力端子 Ｖout 出力端子 Ｖout+ 正出力端子 Ｖout- 負出力端子 ＶB バイアス電位
Claims (5)
- 【請求項１】入力電圧信号のレベルに応じてレベルが相
補的に変化する一対の電流出力を正及び負出力端子から
出力する第１トランスコンダクタと、 前記第１トランスコンダクタの正及び負出力端子と接地
間に夫々接続された第１及び第２負荷と、 一対の入力端子が前記第１トランスコンダクタの正及び
負出力端子に夫々接続されて入力端子間の電圧差に応じ
てレベルが相補的に変化する一対の電流出力を発生する
第２トランスコンダクタと、 前記第２トランスコンダクタの一対の電流出力の各々を
前記第２トランスコンダクタの一対の入力端子の各々に
同相で帰還する正帰還ループと、 を備えることを特徴とする増幅器。 - 【請求項２】前記第１及び第２負荷のコンダクタンス値
と前記第２トランスコンダクタのコンダクタンス値が異
なることを特徴とする請求項１記載の増幅器。 - 【請求項３】前記第１及び第２トランスコンダクタは差
動トランジスタ対によって構成されることを特徴とする
請求項１記載の増幅器。 - 【請求項４】第１端子から第４端子に流れる第１電流路
の電流値と第２端子から第３端子に流れる第２電流路の
電流値とを入力電圧信号のレベルに応じて相補的に変化
させる第１トランスコンダクタと、 前記第１トランスコンダクタの第１及び第２端子と接地
間に夫々接続された第１及び第２負荷と、 前記第１トランスコンダクタの第３及び第４端子と接地
間に夫々接続された第３及び第４負荷と、 前記第１端子に流入する電流と前記第３端子から流出す
る電流の差電流を前記第２若しくは前記第４端子に与
え、前記第２端子に流入する電流と前記第４端子から流
出する電流の差電流を前記第１若しくは前記第３端子に
与える帰還回路を備えたことを特徴とする増幅器。 - 【請求項５】前記負荷はダイオード接続された能動素子
あるいは制御端子が接地された能動素子であることを特
徴とする請求項１または４記載の増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20928891A JPH0555836A (ja) | 1991-08-21 | 1991-08-21 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20928891A JPH0555836A (ja) | 1991-08-21 | 1991-08-21 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555836A true JPH0555836A (ja) | 1993-03-05 |
Family
ID=16570465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20928891A Pending JPH0555836A (ja) | 1991-08-21 | 1991-08-21 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555836A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249946A (ja) * | 1994-01-19 | 1995-09-26 | Japan Radio Co Ltd | Ａｂ級プッシュプル駆動回路、その駆動方法及びこれを用いたａｂ級電子回路 |
| JP2004180268A (ja) * | 2002-09-30 | 2004-06-24 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
| JP2013012870A (ja) * | 2011-06-29 | 2013-01-17 | Toshiba Corp | 差動増幅回路及びコンパレータ |
| JP2016149596A (ja) * | 2015-02-10 | 2016-08-18 | ローム株式会社 | 差動回路 |
| JP2016149597A (ja) * | 2015-02-10 | 2016-08-18 | ローム株式会社 | 差動回路 |
| JP2017076942A (ja) * | 2015-10-16 | 2017-04-20 | ローム株式会社 | チョッパ安定化アンプ |
-
1991
- 1991-08-21 JP JP20928891A patent/JPH0555836A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249946A (ja) * | 1994-01-19 | 1995-09-26 | Japan Radio Co Ltd | Ａｂ級プッシュプル駆動回路、その駆動方法及びこれを用いたａｂ級電子回路 |
| JP2004180268A (ja) * | 2002-09-30 | 2004-06-24 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
| JP2013012870A (ja) * | 2011-06-29 | 2013-01-17 | Toshiba Corp | 差動増幅回路及びコンパレータ |
| JP2016149596A (ja) * | 2015-02-10 | 2016-08-18 | ローム株式会社 | 差動回路 |
| JP2016149597A (ja) * | 2015-02-10 | 2016-08-18 | ローム株式会社 | 差動回路 |
| JP2017076942A (ja) * | 2015-10-16 | 2017-04-20 | ローム株式会社 | チョッパ安定化アンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3875392B2 (ja) | 演算増幅器 | |
| EP0493335A1 (en) | Differential output, power, CMOS, operational amplifier | |
| US6891433B2 (en) | Low voltage high gain amplifier circuits | |
| JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
| EP0996996A2 (en) | A high speed and high gain operational amplifier | |
| JP2004248014A (ja) | 電流源および増幅器 | |
| JPH10510963A (ja) | 低電圧の線形出力バッファの演算増幅器 | |
| CN107078700B (zh) | 放大器电路和放大器布置 | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| KR101014945B1 (ko) | 증폭 회로 | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| JP2599575B2 (ja) | 演算相互コンダクタンス増幅器 | |
| US5406220A (en) | Pole/zero compensation in cascode amplifiers | |
| US11496105B2 (en) | Multi-stage amplifier circuit | |
| JPH0555836A (ja) | 増幅器 | |
| JP3332115B2 (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| US6937100B2 (en) | Amplifier circuit with common mode feedback | |
| JP4180411B2 (ja) | トランスコンダクタンス増幅器 | |
| GB2400997A (en) | A CMOS differential amplifier with a common-mode feedback circuit acting on the output nodes. | |
| JP2000278058A (ja) | 増幅回路 | |
| JPH07142941A (ja) | 増幅器出力段 | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| US7315210B2 (en) | Differential operational amplifier | |
| JP3123089B2 (ja) | 演算増幅回路 |